JP2020170448A - 情報処理システム - Google Patents
情報処理システム Download PDFInfo
- Publication number
- JP2020170448A JP2020170448A JP2019072861A JP2019072861A JP2020170448A JP 2020170448 A JP2020170448 A JP 2020170448A JP 2019072861 A JP2019072861 A JP 2019072861A JP 2019072861 A JP2019072861 A JP 2019072861A JP 2020170448 A JP2020170448 A JP 2020170448A
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic processing
- communication
- processing units
- communication path
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010365 information processing Effects 0.000 title claims abstract description 36
- 238000004891 communication Methods 0.000 claims abstract description 148
- 238000012545 processing Methods 0.000 claims abstract description 78
- 230000008859 change Effects 0.000 claims abstract description 20
- 230000015654 memory Effects 0.000 claims description 83
- 230000004044 response Effects 0.000 claims description 16
- 230000005540 biological transmission Effects 0.000 description 12
- 230000007704 transition Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000012546 transfer Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
Description
前記複数の演算処理装置間で相互に情報を伝達可能な複数の通信経路と、を備え、
前記複数の演算処理装置のうちの少なくとも1つが電源オフ状態となった場合、前記複数の演算処理装置のうちの電源オフ状態となった演算処理装置以外の複数の演算処理装置が、使用する通信経路を消費電力が少ない通信経路に変更するような処理を行う情報処理システムである。
前記複数の演算処理装置のうちの電源オフ状態となった演算処理装置以外の複数の演算処理装置は、第1のメモリを経由する通信経路を前記第1のメモリよりも消費電力の少ない第2のメモリを経由する通信経路に変更する請求項1記載の情報処理システムである。
そして、CPU13は、ステップS212において、読み出した要求コマンドに対する応答として、サブメモリ22の特定の領域に応答コマンドを書き込む。
なお、上記で説明した実施形態では、3つのCPU11〜13を備えた情報処理システム10に対して本発明を適用した場合を用いて説明したが、少なくとも3つ以上の複数のCPUを備えた情報処理システムであれば本発明を同様に適用することが可能である。
11〜13 CPU
21 メインメモリ
22 サブメモリ
Claims (7)
- 少なくとも3つ以上の複数の演算処理装置と、
前記複数の演算処理装置間で相互に情報を伝達可能な複数の通信経路と、を備え、
前記複数の演算処理装置のうちの少なくとも1つが電源オフ状態となった場合、前記複数の演算処理装置のうちの電源オフ状態となった演算処理装置以外の複数の演算処理装置が、使用する通信経路を消費電力が少ない通信経路に変更するような処理を行う情報処理システム。 - 前記複数の通信経路は、それぞれ消費電力が異なる複数のメモリを経由した通信経路であり、
前記複数の演算処理装置のうちの電源オフ状態となった演算処理装置以外の複数の演算処理装置は、第1のメモリを経由する通信経路を前記第1のメモリよりも消費電力の少ない第2のメモリを経由する通信経路に変更する請求項1記載の情報処理システム。 - 前記複数の演算処理装置は、通信経路として経由するメモリの特定のアドレスに他の演算処理装置に送信したい情報を書き込み他の演算処理装置は前記特定のアドレスに書き込まれた情報を読み出すことにより複数の演算処理装置間においてメモリ経由による通信を行う請求項2記載の情報処理システム。
- 前記複数の演算処理装置のうちの電源オフ状態となった演算処理装置以外の複数の演算処理装置は、演算処理装置間で行われる通信に必要な通信速度または通信データ容量が確保されるような通信経路に変更する請求項1記載の情報処理システム。
- 前記複数の演算処理装置のうちの電源オフ状態となった演算処理装置以外の複数の演算処理装置は、電源オフ状態なった演算処理装置が電源オフ状態となる前に変更前の通信経路経由で受信した他の演算処理装置からの通信に対しては、変更前の通信経路経由にて応答を送信する請求項1記載の情報処理システム。
- 前記複数の演算処理装置のうちの電源オフ状態となった演算処理装置以外の複数の演算処理装置は、電源オフ状態なった演算処理装置が電源オフ状態となる前に変更前の通信経路経由で他の演算処理装置から通信を受信した場合であっても、受信した通信に応答するためには予め設定された時間以上が必要な通信の場合には、当該通信を送信してきた演算処理装置に対して再送信を要求する請求項5記載の情報処理システム。
- 前記複数の演算処理装置のうちの電源オフ状態となった演算処理装置以外の複数の演算処理装置は、変更前の通信経路を経由する全ての通信が完了すると、変更前の通信経路を電源オフ状態とする請求項5または6記載の情報処理システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019072861A JP7283191B2 (ja) | 2019-04-05 | 2019-04-05 | 情報処理システム |
US16/585,047 US11188140B2 (en) | 2019-04-05 | 2019-09-27 | Information processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019072861A JP7283191B2 (ja) | 2019-04-05 | 2019-04-05 | 情報処理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020170448A true JP2020170448A (ja) | 2020-10-15 |
JP7283191B2 JP7283191B2 (ja) | 2023-05-30 |
Family
ID=72663434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019072861A Active JP7283191B2 (ja) | 2019-04-05 | 2019-04-05 | 情報処理システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US11188140B2 (ja) |
JP (1) | JP7283191B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080104429A1 (en) * | 2006-10-31 | 2008-05-01 | Stephen Ejner Horvath | Multiprocessor system with selective processor power down of core and inter-processor communications ports |
JP2010034792A (ja) * | 2008-07-28 | 2010-02-12 | Keio Gijuku | ネットワークの電源制御方法及びネットワークの電源制御装置 |
JP2018045310A (ja) * | 2016-09-12 | 2018-03-22 | キヤノン株式会社 | 情報処理装置及びその制御方法、コンピュータプログラム |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4259718A (en) * | 1977-03-10 | 1981-03-31 | Digital Equipment Corporation | Processor for a data processing system |
JP2695017B2 (ja) * | 1989-11-08 | 1997-12-24 | 富士通株式会社 | データ転送方式 |
US6973594B2 (en) * | 2000-12-29 | 2005-12-06 | Intel Corporation | Method and apparatus for disabling a computer system bus upon detection of a power fault |
US7114038B2 (en) * | 2001-12-28 | 2006-09-26 | Intel Corporation | Method and apparatus for communicating between integrated circuits in a low power mode |
US6985972B2 (en) * | 2002-10-03 | 2006-01-10 | International Business Machines Corporation | Dynamic cache coherency snooper presence with variable snoop latency |
JP5214537B2 (ja) * | 2009-05-25 | 2013-06-19 | 株式会社東芝 | マルチプロセッサシステム |
WO2011055406A1 (en) * | 2009-11-04 | 2011-05-12 | Hitachi, Ltd. | Data storage system and method therefor |
JP2011227598A (ja) | 2010-04-16 | 2011-11-10 | Fuji Xerox Co Ltd | 情報処理装置及び情報処理プログラム |
US20130332764A1 (en) * | 2012-06-08 | 2013-12-12 | Apple Inc. | Intelligent inter-processor communication with power optimization |
CN106406492B (zh) * | 2015-07-30 | 2019-10-25 | 华为技术有限公司 | 混合存储设备、计算机、控制设备、及降低功耗的方法 |
US10416910B1 (en) * | 2016-09-20 | 2019-09-17 | Altera Corporation | Apparatus and method to reduce memory subsystem power dynamically |
JP2018200646A (ja) * | 2017-05-29 | 2018-12-20 | 株式会社沖データ | 情報処理装置および画像形成装置 |
WO2019001418A1 (zh) * | 2017-06-26 | 2019-01-03 | 上海寒武纪信息科技有限公司 | 数据共享系统及其数据共享方法 |
-
2019
- 2019-04-05 JP JP2019072861A patent/JP7283191B2/ja active Active
- 2019-09-27 US US16/585,047 patent/US11188140B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080104429A1 (en) * | 2006-10-31 | 2008-05-01 | Stephen Ejner Horvath | Multiprocessor system with selective processor power down of core and inter-processor communications ports |
JP2010034792A (ja) * | 2008-07-28 | 2010-02-12 | Keio Gijuku | ネットワークの電源制御方法及びネットワークの電源制御装置 |
JP2018045310A (ja) * | 2016-09-12 | 2018-03-22 | キヤノン株式会社 | 情報処理装置及びその制御方法、コンピュータプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP7283191B2 (ja) | 2023-05-30 |
US20200319697A1 (en) | 2020-10-08 |
US11188140B2 (en) | 2021-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8848703B2 (en) | On-chip router and multi-core system using the same | |
JP2002304328A (ja) | マルチプロセッサシステム用コヒーレンスコントローラ、およびそのようなコントローラを内蔵するモジュールおよびマルチモジュールアーキテクチャマルチプロセッサシステム | |
JPWO2008155806A1 (ja) | バリア同期方法、装置、及びマルチコアプロセッサ | |
CN111080510B (zh) | 数据处理装置、方法、芯片、处理器、设备及存储介质 | |
CN114546913A (zh) | 一种基于pcie接口的多主机之间数据高速交互的方法和装置 | |
US6154785A (en) | Inter-processor communication system | |
US20150074316A1 (en) | Reflective memory bridge for external computing nodes | |
CN108616598B (zh) | 数据同步方法、装置和分布式存储系统 | |
JP7283191B2 (ja) | 情報処理システム | |
US6978391B2 (en) | Asynchronous bus interface circuit, method of controlling the circuit, microcomputer, and device controlling method | |
US20060129714A1 (en) | Method and apparatus for transferring data | |
EP1358565B1 (en) | Method and apparatus for preventing starvation in a multi-node architecture | |
US7336657B2 (en) | Inter-nodal data transfer system and data transfer apparatus | |
USRE38514E1 (en) | System for and method of efficiently controlling memory accesses in a multiprocessor computer system | |
JP2003022248A (ja) | バスブリッジ回路及びデータ転送方法 | |
CN101833523B (zh) | 数据存取方法 | |
JP4030951B2 (ja) | データ二重化装置及び方法 | |
JP2001243209A (ja) | 分散共有メモリシステム及び分散共有メモリシステム制御方法 | |
CN113127399B (zh) | 一种通用串列汇流排装置以及存取方法 | |
KR20050004157A (ko) | 다중 코히런시 단위들을 지원하는 데이터 전송 유닛 | |
JPH05233440A (ja) | バッファ機能を備えたデータ転送方式 | |
JP4969054B2 (ja) | 情報処理装置 | |
CN116521587A (zh) | 数据处理系统及分布式存储系统 | |
CN117331689A (zh) | 数据处理方法、网卡及计算设备 | |
JP2021140415A (ja) | 情報処理装置、情報処理方法及び情報処理装置用プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20201102 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230418 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230501 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7283191 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |