JP2003022248A - バスブリッジ回路及びデータ転送方法 - Google Patents

Abstract

(57)【要約】 【課題】 煩雑な処理を必要とせずに高速なデータ転送
を行なう。 【解決手段】 データ転送開始時、バッファＡ（１１）
はシステム１、バッファＢ（１２）はシステム２と接続
されている。この状態から、システム１は、転送データ
をバッファＡ（１１）に書込み、完了すると制御レジス
タ１（１６）の書込み完了ビットをセットする。また、
初期化時、制御レジスタ２（１７）の読出し完了ビット
はセットされているとする。切替え制御回路１５は、双
方のビットがセットされたことを検出すると、切替えス
イッチ１（１３）及び切替えスイッチ２（１４）の接続
状態を切替え、システム１、２に対して割込み信号１、
２を発生させる。続いて、システム１は、次の転送デー
タバッファＢ（１２）に書込む。一方、システム２は、
バッファＡ（１１）のデータを読出し、完了すると制御
レジスタ２（１７）の読出し完了ビットをセットする。
切替え制御回路１５は、双方のビットがセットされたこ
とを検出すると、再び、接続状態を切替える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はバスブリッジ回路及
びそのデータ転送方法に関し、特に独立して動作するシ
ステム間でデータ転送を行なうバスブリッジ回路及びそ
のデータ転送方法に関する。

【０００２】

【従来の技術】従来、例えば、プロセッサが接続された
プロセッサバスと外部デバイスが接続された外部バスと
いうように、それぞれのホストとメモリが接続された２
つのシステムバスを備えたコンピュータシステムにおい
て、２つのバス間をバスブリッジ回路で接続してデータ
転送を行なう技術が知られている。

【０００３】このように２つのシステム間でデータ転送
を行なうバスブリッジ回路においては、双方のシステム
バスからバスブリッジ回路へのアクセスが衝突しないよ
うに、ハードウェアあるいはソフトウェアを用いたアク
セス制御が行なわれている。

【０００４】例えば、ソフトウェアでアクセス制御を行
なう場合、データ転送を開始する前に、それぞれのシス
テムのソフトウェア同士がハンドシェイクを行なう。す
なわち、ハンドシェイクによりデータ転送元のシステム
以外のバスブリッジへのアクセスを禁止した上で、バス
ブリッジ回路にデータを転送し、データ転送先のシステ
ム以外のバスブリッジへのアクセスを禁止した上で、バ
スブリッジ回路からデータを転送する。

【０００５】また、ハードウェアでの制御が取り入れら
れたシステムには、ソフトウェアの場合と同様にそれぞ
れのシステム間のハンドシェイクを行なう。それに従っ
てバスブリッジのアクセスをハードウェア的にどちらか
一方に固定するスイッチを内蔵しているものもある。こ
の場合、例えば、内部バッファとシステムバスとの接続
をどちらか一方に切替えて他方のシステムからは内部バ
ッファへアクセスができないようにしている。

【０００６】

【発明が解決しようとする課題】しかし、従来のバスブ
リッジ回路及びこのバスブリッジ回路を用いたデータ転
送方法には、煩雑な処理が必要である、データ転送効率
が悪くなる等という問題がある。

【０００７】ソフトウェアによりハンドシェイクを行な
う場合、それぞれのシステムがバスブリッジへのアクセ
ス権を得るために、割込みを伴う通信(ハンドシェイク)
で相手のシステムとのやり取りが必要で、非常に煩雑な
制御フローとなっている。またそれぞれのシステムが相
手の状態を知っておく必要があり、制御ソフトも複雑に
なるという問題がある。さらに、ソフトウェアでの制御
が不完全な場合、誤って双方のシステムのバスブリッジ
へのアクセスが衝突してバスブリッジに転送したデータ
を破壊する危険性もある。

【０００８】また、ハードウェアでの制御を行なう場
合、接続を切替えるためにアクセスが衝突することはな
いが、一方のシステムからしかアクセスできないため
に、データ転送の効率が非常に悪くなるという問題があ
る。データの転送効率を上げるため、ハードウェアの構
成をダブルバッファにして、双方のシステムから同時に
アクセスができるようにすることも可能である。しかし
ながら、この場合はソフトウェアのハンドシェイクが必
要で、かつ内部バッファとシステムバスの接続の切替え
には煩雑な処理と、割込み処理等が必要になる。

【０００９】本発明はこのような点に鑑みてなされたも
のであり、煩雑な処理を必要とせずに高速なデータ転送
を行なうことが可能なバスブリッジ回路及びそのデータ
転送方法を提供することを目的とする。

【００１０】

【課題を解決するための手段】本発明では上記課題を解
決するために、独立して動作するシステム間でデータ転
送を行なうバスブリッジ回路において、前記システム間
で転送するデータを一時的に保存する第１のバッファ及
び第２のバッファとから成るデータ記憶回路と、前記第
１のバッファあるいは前記第２のバッファのいずれかを
選択して前記データ転送時の送信側である送信側システ
ムのシステムバスと接続する第１の切替え回路と、前記
第１の切替え回路が選択していない前記第１のバッファ
あるいは前記第２のバッファと前記データ転送時の受信
側である受信側システムのシステムバスとを接続する第
２の切替え回路と、前記送信側システム及び前記受信側
システムによる前記第１のバッファあるいは前記第２の
バッファへのアクセスがともに完了した時点で前記第１
の切替え回路及び前記第２の切替え回路の接続状態を切
替える切替え制御回路と、を備えたことを特徴とするバ
スブリッジ回路、が提供される。

【００１１】このような構成のバスブリッジ回路では、
転送するデータを一時的に保存する第１のバッファと第
２のバッファとから成るデータ記憶回路を備えている。
データ転送時に送信側となる送信側システムは、システ
ムバスに接続する第１の切替え回路を介して第１のバッ
ファあるいは第２のバッファのいずれか一方と接続す
る。また、データ転送時に受信側となる受信側システム
のシステムバスは、第２の切替え回路を介して、第１の
バッファあるいは第２のバッファのうち送信側システム
に接続していないバッファに接続する。すなわち、送信
側システムが第１のバッファと接続している場合は、受
信側システムは第２のバッファと接続しており、送信側
システムが第２のバッファと接続している場合は、受信
側システムは第１のバッファと接続している。切替え制
御回路は、送信側システムと受信側システムによる第１
のバッファと第２のバッファへのアクセスがともに完了
した時点で、第１の切替え回路と第２の切替え回路の接
続状態を切替える。

【００１２】また、上記課題を解決するために、独立し
て動作するシステム間でバスブリッジ回路を用いてデー
タ転送を行なうデータ転送方法において、前記システム
間で転送するデータを一時的に保存する第１のバッファ
及び第２のバッファと、前記第１のバッファあるいは前
記第２のバッファのいずれかを選択して前記データ転送
時の送信側である送信側システムのシステムバスと接続
する第１の切替え回路と、前記第１の切替え回路が選択
していない前記第１のバッファあるいは前記第２のバッ
ファと前記データ転送時の受信側である受信側システム
のシステムバスとを接続する第２の切替え回路と、を備
えたバスブリッジ回路が、前記送信側システムのシステ
ムバスと前記第１のバッファあるいは前記第２のバッフ
ァのいずれかを前記第１の切替え回路により接続し、前
記送信側システムと接続していない前記第１のバッファ
あるいは前記第２のバッファと前記受信側システムのシ
ステムバスとを接続するステップと、前記送信側システ
ムのデータ書込み及び前記受信側システムのデータ読出
しの完了を監視するステップと、前記送信側システムの
データ書込み及び前記受信側システムのデータ読出しが
ともに完了したことを検出した時点で前記第１の切替え
回路及び前記第２の切替え回路の接続状態を切替えるス
テップと、必要に応じて前記送信側システム及び前記受
信側システムに対して前記第１のバッファあるいは前記
第２のバッファへの接続状態を切替えたことを通知する
ステップと、を有し、前記データ転送が終了するまで前
記送信側システムのデータ書込み及び前記受信側システ
ムのデータ読出しの完了を監視するステップからの処理
を繰り返し行なうことを特徴とするデータ転送方法、が
提供される。

【００１３】このような手順のデータ転送方法では、転
送するデータを一時的に保存する第１のバッファと第２
のバッファと、それぞれのバッファと送信側システムの
システムバスとを接続する第１の切替え回路と、同様に
バッファを受信側システムのシステムバスと接続する第
２の切替え回路と、を有するバスブリッジ回路を用い
る。送信側システムとのシステムバスを第１の切替え回
路を介して第１のバッファあるいは第２のバッファのい
ずれか一方と接続し、受信側システムのシステムバスを
送信側システムに接続していないバッファに接続する。
続いて送信側システムのデータ書込みと受信側システム
のデータ読出しが完了するのを監視し、ともに完了した
ことを検出した場合には、第１の切替え回路と第２の切
替え回路の接続状態を切替え、切替えたことを必要に応
じて送信側システムと受信側システムに通知する。デー
タ転送が終了するまで、監視からの処理を繰り返し行な
う。

【００１４】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。まず、２つの独立したシステムで
あるシステム１とシステム２とを１対１で接続するバス
ブリッジ回路について説明する。図１は、本発明の一実
施の形態であるバスブリッジ回路の構成図である。

【００１５】ここで、システム１は、ホスト１（２１）
とメモリ１（２２）とがシステムバス１（２３）で接続
し、さらに、システムバス１（２３）がバスブリッジ回
路１０の内部バス１（１８）に接続している。また、シ
ステム２は、ホスト２（３２）とメモリ２（３２）とが
システムバス２（３３）で接続し、さらに、システムバ
ス２（３３）がバスブリッジ回路１０の内部バス２（１
９）に接続している。システム１とシステム２とは、互
いに独立して動作可能で、それぞれのシステムバスであ
るシステムバス１（２３）、システムバス２（３３）を
介してバスブリッジ回路１０に独立してアクセス可能で
ある。

【００１６】本発明に係るバスブリッジ回路１０は、シ
ステム間で転送するデータを一時的に保存する第１のバ
ッファであるバッファＡ（１１）と第２のバッファであ
るバッファＢ（１２）とから成るデータ記憶回路と、デ
ータ記憶回路のバッファとシステム１との接続切替えを
行なう第１の切替え回路である切替えスイッチ１（１
３）、データ記憶回路のバッファとシステム２との接続
切替えを行なう第２の切替え回路である切替えスイッチ
２（１４）、切替えスイッチ１（１３）と切替えスイッ
チ２（１４）の切替え制御を行なう切替え制御回路１
５、制御レジスタ１（１６）、制御レジスタ２（１
７）、内部バス１（１８）及び内部バス２（１９）から
構成される。

【００１７】データ記憶回路を構成するバッファＡ（１
１）とバッファＢ（１２）とは、転送されるデータの一
時保存領域で、切替えスイッチ１（１３）を介して内部
バス１（１８）に接続するとともに、切替えスイッチ２
（１４）を介して内部バス２（１９）に接続する。ただ
し、バッファＡ（１１）とバッファＢ（１２）とが同時
刻に同一の内部バスに接続することはない。バッファＡ
（１１）とバッファＢ（１２）とは、それぞれ独立して
アクセスが可能であって、例えば、システム１がバッフ
ァＡ（１１）へアクセスしている時、システム２がバッ
ファＢ（１２）にアクセスすることができる。また、シ
ステム１及びシステム２とバッファＡ（１１）とバッフ
ァＢ（１２）との接続は、バスブリッジ回路１０が制御
し、システム１及びシステム２は接続の切替えに関与し
ない。このため、バッファＡ（１１）とバッファＢ（１
２）に同じアドレスを割り当てれば、システム１及びシ
ステム２のソフトウェアは、どちらのバッファに接続し
ているかを判断することなく、常に同一のアドレスにア
クセスすることができる。

【００１８】切替えスイッチ１（１３）は、切替え制御
回路１５の指示に従って、システム１のシステムバス１
（２３）に接続する内部バス１（１８）と、バッファＡ
（１１）あるいはバッファＢ（１２）のどちらか一方と
を接続する。

【００１９】切替えスイッチ２（１４）は、切替え制御
回路１５の指示に従って、システム２のシステムバス２
（３３）に接続する内部バス２（１９）と、バッファＡ
（１１）あるいはバッファＢ（１２）のどちらか一方と
を接続する。このとき、切替えスイッチ２（１４）が選
択するのは、切替えスイッチ１（１３）により内部バス
１（１３）と接続していない方のバッファである。

【００２０】切替え制御回路１５は、切替えスイッチ１
（１３）と切替えスイッチ２（１４）の切替え制御を行
ない、常に、バッファＡ（１１）及びバッファＢ（１
２）のいずれか一方が内部バス１（１８）、他方が内部
バス２（１９）に接続する状態としている。すなわち、
バッファＡ（１１）が内部バス１（１８）に接続してい
れば、バッファＢ（１２）は内部バス２（１９）に接続
する。また、バッファＡ（１１）が内部バス２（１９）
に接続する場合は、バッファＢ（１２）は内部バス１
（１８）に接続する。切替えは、制御レジスタ１（１
６）及び制御レジスタ２（１７）を監視し、システム１
及びシステム２からのバッファＡ（１１）あるいはバッ
ファＢ（１２）へのアクセスがともに完了したことを検
出した時点で行なう。切替え制御回路１５は、切替えス
イッチ１（１３）及び切替えスイッチ２（１４）の接続
状態の切替えが完了した時点で、システム１のホスト１
（２１）にバッファを切替えたことを通知する切替え通
知信号による割り込み信号１を発生させ、システム２の
ホスト２（３１）に同様の割り込み信号２を発生させる
とともに、制御レジスタ１（１６）及び制御レジスタ２
（１７）をリセットする。

【００２１】制御レジスタ１（１６）は、内部バス１
（１８）、システムバス１（２３）を介してシステム１
のホスト１（２１）と接続するレジスタである。ホスト
１（２１）は、バッファＡ（１１）あるいはバッファＢ
（１２）へのアクセスを完了するとアクセスが完了した
ことを通知する完了通知信号をバスブリッジ回路１０に
出力する。これに応じて、制御レジスタ１（１６）の所
定のビットがセットされ、切替え制御回路１５はシステ
ム１のアクセスが完了したことを検出する。ビットのリ
セットは、接続状態の切替え完了時点で切替え制御回路
１５が行なう。

【００２２】制御レジスタ２（１７）は、内部バス２
（１９）、システムバス２（３３）を介してシステム２
のホスト２（３１）と接続するレジスタである。ホスト
２（３１）は、バッファＡ（１１）あるいはバッファＢ
（１２）へのアクセスを完了するとアクセスが完了した
ことを通知する完了通知信号をバスブリッジ回路１０に
出力する。これに応じて、制御レジスタ２（１７）の所
定のビットがセットされ、切替え制御回路１５はシステ
ム２のアクセスが完了したことを検出する。ビットのリ
セットは、接続状態の切替え完了時点で切替え制御回路
１５が行なう。

【００２３】制御レジスタの一例を示す。図２は、本発
明の一実施の形態であるバスブリッジ回路の制御レジス
タを示している。ここでは、システム１が送信側でシス
テム２が受信側であるとする。送信側システムであるシ
ステム１に接続する制御レジスタ１は、ホスト１（２
１）が書込みを完了した完了通知信号が出力されるのに
伴って、書込みビットに１がセットされる。また、受信
側システムであるシステム２に接続する制御レジスタ２
は、ホスト２（３１）が読出しを完了した完了通知信号
が出力されるのに伴って、読出しビットに１がセットさ
れる。これらのビットのリセットは、切替え制御回路１
５が行なう。

【００２４】図１に戻って説明する。内部バス１（１
８）は、切替えスイッチ１（１３）と制御レジスタ１
（１６）、及びシステム１のシステムバス１（２３）が
接続しており、システム１とバスブリッジ回路１０間の
転送データあるいは完了通知信号の伝達路になってい
る。

【００２５】内部バス２（１９）は、切替えスイッチ２
（１４）と制御レジスタ２（１７）、及びシステム２の
システムバス２（３３）が接続しており、システム２と
バスブリッジ回路１０間の転送データあるいは完了通知
信号の伝達路になっている。

【００２６】このような構成のバスブリッジ回路１０の
動作について説明する。ここでは、システム１からシス
テム２にデータが転送される場合について説明する。転
送が開始される前の初期状態では、切替えスイッチ１
（１３）はバッファＡ（１１）を選択し、切替えスイッ
チ２（１４）はバッファＢを選択している。すなわち、
バッファＡ（１１）がシステム１と、バッファＢ（１
２）がシステム２と接続されている。この状態から、シ
ステム１のホスト１（２１）は、メモリ１（２２）にあ
るデータをシステムバス１（２３）、内部バス１（１
８）経由でバッファＡ（１１）に書込む。書込みが完了
すると、ホスト１（２１）は、制御レジスタ１（１６）
の書込み完了ビットをセットする。また、初期化時に
は、予め制御レジスタ２（１７）の読出し完了ビットは
セットされているとする。切替え制御回路１５は、制御
レジスタ１（１６）、制御レジスタ２（１７）を監視し
ている。そして、双方のビットがセットされたことを検
出すると、切替えスイッチ１（１３）及び切替えスイッ
チ２（１４）の接続状態を切替え、制御レジスタ１（１
６）及び制御レジスタ２（１７）の完了ビットをリセッ
トし、ホスト１（２１）及びホスト２（３１）に対して
割込み信号１、割込み信号２を発生させる。

【００２７】これにより、システム１はバッファＢ（１
２）に、システム２はバッファＡ（１１）に接続する。
ホスト１（２１）は、上記説明と同様に次の転送データ
バッファＢ（１２）に書込み、書込みが完了すると制御
レジスタ１（１６）の書込み完了ビットをセットする。
一方、ホスト２（３１）は、内部バス２（１９）、シス
テムバス２（３３）経由でバッファＡ（１１）のデータ
を読出し、メモリ２（３２）に転送する。読出しが完了
すると制御レジスタ２（１７）の読出し完了ビットをセ
ットする。切替え制御回路１５は、双方のビットがセッ
トされたことを検出すると、再び、切替えスイッチ１
（１３）及び切替えスイッチ２（１４）の接続状態を切
替える。所望のデータの転送が終了するまで上記動作を
繰り返す。

【００２８】次に、このようなバッファ回路を用いたデ
ータ転送方法について説明する。図３は、本発明の一実
施の形態であるデータ転送方法のフローチャートであ
る。初期状態では、バッファＡ（１１）がシステム１
と、バッファＢ（１２）がシステム２と、切替えスイッ
チ１（１３）及び切替えスイッチ２（１４）を介して接
続されている。このとき、送信側の制御レジスタ１（１
６）の書込みビットは“０”、受信側の制御レジスタ２
（１７）の読出しビットは“１”となっているとする。

【００２９】システム１（送信側）の処理が開始され
（Ｓ１０１）、転送されるデータがバッファＡ（１１）
に書込まれる（Ｓ１０２）。書込みが完了したら、制御
レジスタ１（１６）の書込みビットに“１”をセット
し、書込みが完了したことを通知する。（Ｓ１０３）そ
して、次の転送が開始できるようになるまで、すなわ
ち、バッファが切替わるまで、バッファの切替えを通知
する割込み信号を待つ（Ｓ１０４）。一方、システム２
（受信側）の処理が開始されるが、最初の転送時には読
出しを行なわず、読出しビットは初期化状態の“１”の
ままである（Ｓ２０１）。システム２も、転送データの
読出しができるようになるまで、すなわち、バッファが
切替わるまで、バッファの切替えを通知する割込み信号
を待つ（Ｓ２０２）。

【００３０】バスブリッジ回路１０の切替え制御回路１
５は、システム１の制御レジスタ１（１６）の書込みビ
ットと、システム２の制御レジスタ２（１７）の読出し
ビットがともに“１”になったことを検出すると、バッ
ファＡ（１１）、バッファＢ（１２）と内部バス１（１
８）、内部バス２（１９）をつなぐ２つの切替えスイッ
チ１（１３）、切替えスイッチ２（１４）を同時に切替
えて、送信側の内部バス１（１８）にバッファＢ（１
２）を接続し、受信側の内部バス２（１９）にバッファ
Ａ（１１）を接続する。その後、切替え制御回路１５
は、バスブリッジ回路１０に接続されている２つのシス
テムに割込みをかけるとともに、制御レジスタ１（１
６）の書込みビット及び制御レジスタ２（１７）の読出
しビットをクリアする（Ｓ３０１）。

【００３１】システム１は、切替え通知の割込み信号を
受けると、独立して割込み処理を開始し（Ｓ１０５）、
再度送信データをバッファＢ（１２）に書込み（Ｓ１０
６）、書込み動作が完了した時点で制御レジスタ１（１
６）の書込みビットに再度“１”をセットし（Ｓ１０
７）、割込み信号を待つ（Ｓ１０８）。

【００３２】一方、システム２は、システム１とは独立
して割込み処理を開始し（Ｓ２０３）バッファＡ（１
１）に保存された受信データの読出しを行なう（Ｓ２０
４）。全てのデータの読み出しが完了した時点で制御レ
ジスタ２（１７）の読出しビットを“１”にセットし
（Ｓ２０５）、割込み信号を待つ（Ｓ２０６）。このと
き、送信側システムの書込み動作と受信側システムの読
出し動作は完全に独立して行なわれ、同期した動作は必
要としない。したがって、２つの動作間に時間的な制約
はない。逆に２つのシステムのバッファへの接続は完全
に切り離されているので、書込みと読み出しのそれぞれ
の動作が同時に行われることも可能である。

【００３３】バスブリッジ回路１０の切替え制御回路１
５は、システム１の制御レジスタ１（１６）の書込みビ
ットと、システム２の制御レジスタ２（１７）の読出し
ビットがともに“１”になったことを検出すると、バッ
ファＡ（１１）、バッファＢ（１２）と内部バス２（１
９）、内部バス１（１８）をつなぐ２つの切替えスイッ
チ１（１３）、切替えスイッチ２（１４）を同時に切替
えて、送信側の内部バス１（１８）にバッファＡ（１
１）を接続し、受信側の内部バス２（１９）にバッファ
Ｂ（１２）を接続する。その後、切替え制御回路１５
は、バスブリッジ回路１０に接続されている２つのシス
テムに割込みをかけるとともに、制御レジスタ１（１
６）の書込みビット及び制御レジスタ２（１７）の読出
しビットをクリアする（Ｓ３０２）。

【００３４】続いて、システム１は、切替え通知の割込
み信号を受けると、割込み処理を開始し（Ｓ１０９）、
再度送信データをバッファＡ（１１）に書込み（Ｓ１１
０）、書込み動作が完了した時点で制御レジスタ１（１
６）の書込みビットに再度“１”をセットし（Ｓ１１
１）、割込み信号を待つ（Ｓ１１２）。システム２は、
割込み処理を開始し（Ｓ２０７）、バッファＢ（１２）
に保存された受信データの読出しを行なう（Ｓ２０
８）。全てのデータの読み出しが完了した時点で制御レ
ジスタ２（１７）の読出しビットを“１”にセットし
（Ｓ２０９）、割込み信号を待つ（Ｓ２１０）。

【００３５】バスブリッジ回路１０の切替え制御回路１
５は、システム１の制御レジスタ１（１６）の書込みビ
ットと、システム２の制御レジスタ２（１７）の読出し
ビットがともに“１”になったことを検出すると、Ｓ３
０１と同様の処理を行ない、送信側の内部バス１（１
８）にバッファＢ（１２）を接続し、受信側の内部バス
２（１９）にバッファＡ（１１）を接続し、システムに
割込みをかけるとともに、書込みと読出しビットをクリ
アする（Ｓ３０３）。

【００３６】データの転送を継続する場合には、Ｓ１０
５及びＳ２０３からの処理を繰り返し行なう。以後、デ
ータ転送(読出しおよび書込み)が完了するごとに切替え
制御回路１５は、バッファＡ（１１）とバッファＢ（１
２）と送信、受信システムとの接続状態の切替えを繰り
返し行なう。これにより送信側のシステム１から受信側
のシステム２への連続したデータ転送が可能になる。

【００３７】このように、２つのバッファを内蔵し、２
つのシステムバスに常にどちらか一方のバッファが接続
されている状態とすることにより、バスブリッジ回路に
接続される２つのシステムから同時にアクセス(読み出
し、書込み)ができる。

【００３８】また、このデータ転送において、１回のバ
ッファの切替えでそれぞれのシステムには１回しか割込
みが発生せず、またそれぞれのシステムは相手側のシス
テムの動作を知る必要もなく自分側のタイミングでバス
ブリッジとのデータ転送を行なうことができる。このた
め、双方のシステムが互いにハンドシェイクで切替え制
御をする等の煩雑な処理を行なう必要がない。また、切
替え時に、それぞれのシステムに対して発生する割り込
みは、１回だけであるため、それぞれのシステムのソフ
トウェアへの影響をさらに少なくすることができる。さ
らに、切替え制御は、ハードウェアにより行なわれるた
め、バッファの切替えの高速化が図れる。この結果、同
時アクセスが可能であることと合わせて、バスブリッジ
回路のデータ転送効率を大幅に上げることができる。

【００３９】上記の説明では、システム１からシステム
２へのデータ転送が行なわれるとしたが、同じ回路でシ
ステム２からシステム１へのデータ転送を行なうことも
できる。この場合、ソフトウェアを用いたハンドシェイ
ク等により、最初に送信側と受信側を決める処理が必要
になるが、データ転送が開始された後は、上記説明のよ
うにデータ転送を行なうことが可能であり、データ転送
の効率化が実現できる。

【００４０】さらに、本発明に係るバスブリッジ回路
は、独立して動作する１つのメインシステムと、複数の
サブシステムとから構成される１対Ｎ（Ｎは任意の整数
を表す）システムにおいて、メインシステムからサブシ
ステムへのデータ転送に用いることもできる。

【００４１】メインシステムとサブシステムから構成さ
れるシステムに本発明に係るバスブリッジ回路を用いた
場合について説明する。図４は、本発明の一実施の形態
である１対Ｎシステムに用いたバスブリッジ回路の構成
図である。図１と同じものには同じ番号を付し、説明は
省略する。

【００４２】メインシステムであるシステム１のシステ
ムバス１（２３）には、サブシステム１（３０ａ）がシ
ステム１を接続するバスブリッジ回路１（１０ａ）を介
して接続しており、同様に、サブシステム２（３０ｂ）
はバスブリッジ回路２（１０ｂ）を介して、サブシステ
ム３（３０ｃ）はバスブリッジ回路３（１０ｃ）を介し
てシステム１に接続している。

【００４３】システム１は、ホスト１（２１）とメモリ
１（２２）とがシステムバス１（２３）を介して接続し
ており、ホスト１（２１）は、システムバス１（２３）
及び各バスブリッジ回路を介してサブシステム１（３０
ａ）、サブシステム２（３０ｂ）、サブシステム３（３
０ｃ）にデータを転送する。

【００４４】バスブリッジ回路１（１０ａ）、バスブリ
ッジ回路２（１０ｂ）、バスブリッジ回路（１０ｃ）
は、バスブリッジ回路１０と同様の構成であり、内部に
２つのバッファと切替えスイッチ、及び切替えスイッチ
を制御する切替え制御回路を備えている。

【００４５】サブシステム１（３０ａ）、サブシステム
２（３０ｂ）及びサブシステム３（３０ｃ）もシステム
１と同様にホストを有し、システム１とは独立動作して
いる。

【００４６】このような構成のシステムの動作について
説明する。システム１のホスト１（２１）は、サブシス
テム１（３０ａ）、サブシステム２（３０ｂ）あるいは
サブシステム３（３０ｃ）に対して、データを送信する
必要が発生した場合、送信先のサブシステムに接続する
バスブリッジ回路のシステムバス１（２３）に接続して
いるバッファに対してデータの書込みを行ない、書込み
が完了した時点で対応する制御レジスタの書込みビット
に“１”をセットする。各バスブリッジ回路の切替え制
御回路は、制御レジスタの書込みビットの“１”を検出
してバッファの切替えを行なうとともに、接続するサブ
システムとシステム１に対して切替え通知の割込み信号
を発生させる。このとき、どのバスブリッジ回路におい
て割込みが発生したかをシステム１で判別できるように
しておく。システム１は、割り込みが発生したバスブリ
ッジ回路に次の転送データの書込みを行なう。以降のデ
ータ転送処理は、１対１で接続された場合と同様であ
る。また、サブシステム側の動作は、１対１接続を行な
った場合の受信側システムの動作と同じであるので説明
は省略する。

【００４７】このように、メインシステムでは、煩雑な
処理を必要とすることなく、転送先のサブシステムに対
応するバスブリッジ回路のバッファにデータを書込むこ
とにより、データ転送を行なうことができる。これによ
り、１対Ｎ構成のシステムにおいても、ハンドシェイク
等の煩雑な処理を必要とすることなくデータ転送効率を
上げることが可能となる。

【００４８】上記説明では、サブシステムに対応してバ
スブリッジ回路を複数配置するとしたが、切替え制御回
路及び制御レジスタを共通化することもできる。図５
は、本発明の一実施の形態である１対Ｎシステムに用い
たバスブリッジ回路の他の構成図である。図１、図４と
同じものには同じ番号を付し、説明は省略する。

【００４９】本発明に係るバスブリッジ回路１００は、
サブシステム１（３０ａ）に対応するバッファＡ（１１
１）とバッファＢ（１２１）、及び切替えスイッチ１
（１３１）と切替えスイッチ２（１４１）、サブシステ
ム２（３０ｂ）に対応するバッファＡ（１１２）とバッ
ファＢ（１２２）、及び切替えスイッチ１（１３２）と
切替えスイッチ２（１４２）、切替え制御回路１５０、
制御レジスタ１（１６０）、制御レジスタ２（１７
０）、内部バス１（１８０）、及び内部バス２（１９
０）から構成される。

【００５０】バッファＡ（１１１）、（１１２）とバッ
ファＢ（１２１）、（１２２）は、それぞれのサブシス
テム１（３０ａ）、サブシステム２（３０ｂ）に対応す
るもので、１対１接続の場合と同様のものである。切替
えスイッチ１（１３１）、（１３２）と切替えスイッチ
２（１４１）、（１４２）も、それぞれのサブシステム
１（３０ａ）、サブシステム２（３０ｂ）に対応するも
ので、１対１接続の場合と同様のものである。

【００５１】切替え制御回路１５０は、１対１接続の切
替え制御回路と同様に、制御レジスタ１（１６０）及び
制御レジスタ２（１７０）を監視し、サブシステムごと
に対応する書込みビット及び読出しビットが“１”にセ
ットされた場合、そのサブシステムの切替えスイッチ１
と切替えスイッチ２の接続状態を切替える。

【００５２】制御レジスタ１（１６０）は、それぞれの
サブシステムに対応するシステム１の書込みビットが複
数割り当てられているレジスタである。同様に、制御レ
ジスタ２（１７０）は、それぞれのサブシステムに対応
する読出しビットが複数割り当てられているレジスタで
ある。

【００５３】このような構成のバスブリッジ回路１００
の動作について説明する。システム１のホスト１（２
１）は、サブシステム１（３０ａ）、あるいはサブシス
テム２（３０ｂ）に対して、データを送信する必要が発
生した場合、システムバス１（２３）に接続するととも
に、送信先のサブシステムに対応しているバッファに対
してデータの書込みを行ない、書込みが完了した時点で
対応する制御レジスタの書込みビットに“１”をセット
する。切替え制御回路１５０は、制御レジスタの書込み
ビットの“１”を検出して、対応する切替えスイッチ１
及び切替えスイッチ２の接続状態を切替えるとともに、
接続するサブシステムとシステム１に対して切替え通知
の割込み信号を発生させ、書込みビット及び読み出しビ
ットをリセットする。このとき、どのサブシステムへの
書込みで割込みが発生したかをシステム１で判別できる
ようにしておく。システム１は、割り込みが発生したサ
ブシステムに対応するバッファに次の転送データの書込
みを行なう。以降のデータ転送処理は、１対１で接続さ
れた場合と同様である。また、サブシステム側の動作
は、１対１接続を行なった場合の受信側システムの動作
と同じであるので説明は省略する。

【００５４】このように、制御レジスタと切替え制御回
路を共通化した場合であっても、転送先のサブシステム
に対応するバッファにデータを書込むことにより、デー
タ転送を行なうことができる。これにより、１対Ｎ構成
のシステムにおいても、ハンドシェイク等の煩雑な処理
を必要とすることなくデータ転送効率を上げることが可
能となる。

【００５５】

【発明の効果】以上説明したように本発明のバスブリッ
ジ回路では、バスブリッジ回路に設けられた２つのバッ
ファのそれぞれに送信側システムと受信側システムとを
接続する。送信側システムと受信側システムのそれぞれ
のバッファへのアクセスがともに完了した時点で、接続
状態の切替えを行なう。

【００５６】このように、２つのバッファを内蔵し、送
信側及び受信側のシステムにそれぞれどちらか一方のバ
ッファが接続されている状態とすることにより、バスブ
リッジ回路に接続される２つのシステムから同時にバッ
ファへアクセスすることができる。また、バッファ切替
え時に双方のシステムが互いにハンドシェイクで切替え
制御をする必要がなく、さらに、他方のシステムの状態
に関わらず独立してバッファにアクセスすることが可能
である。この結果、２つのシステム間のデータ転送効率
を上げることが可能となる。

【００５７】また、本発明のデータ転送方法では、バス
ブリッジ回路に設けられた２つのバッファのそれぞれに
送信側システムと受信側システムとを接続し、送信側シ
ステムのデータ書込みと受信側システムのデータ読出し
が完了するのを監視し、ともに完了したことを検出した
時点で接続状態を切替えて、切替えを通知する。データ
転送が終了するまで、処理を繰り返し行なう。

【００５８】このように、２つのバッファを内蔵し、送
信側及び受信側のシステムにそれぞれどちらか一方のバ
ッファが接続されている状態とすることにより、バスブ
リッジ回路に接続される２つのシステムから同時にバッ
ファへアクセスすることができる。また、バッファ切替
え時に双方のシステムが互いにハンドシェイクで切替え
制御をする必要がなく、さらに、他方のシステムの状態
に関わらず独立してバッファにアクセスすることが可能
である。また、それぞれのシステムに対しての通知は、
接続状態の切替えを発生させた１回のみであるので、そ
れぞれのシステムのソフトウェアへの影響が少ない。こ
の結果、２つのシステム間のデータ転送効率を上げるこ
とが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施の形態であるバスブリッジ回路
の構成図である。

【図２】本発明の一実施の形態であるバスブリッジ回路
の制御レジスタを示している。

【図３】本発明の一実施の形態であるデータ転送方法の
フローチャートである。

【図４】本発明の一実施の形態である１対Ｎシステムに
用いたバスブリッジ回路の構成図である。

【図５】本発明の一実施の形態である１対Ｎシステムに
用いたバスブリッジ回路の他の構成図である。

【符号の説明】

１０・・・バスブリッジ回路、１１・・・バッファＡ、１２・・
・バッファＢ、１３・・・切替えスイッチ１、１４・・・切替
えスイッチ２、１５・・・切替え制御回路、１６・・・制御レ
ジスタ１、１７・・・制御レジスタ２、１８・・・内部バス
１、１９・・・内部バス２、２１・・・ホスト１、２２・・・メ
モリ１、２３・・・システムバス１、３１・・・ホスト２、３
２・・・メモリ２、３３・・・システムバス２

Claims (6)

【特許請求の範囲】
1. 【請求項１】 独立して動作するシステム間でデータ転
   送を行なうバスブリッジ回路において、 前記システム間で転送するデータを一時的に保存する第
   １のバッファ及び第２のバッファとから成るデータ記憶
   回路と、 前記第１のバッファあるいは前記第２のバッファのいず
   れかを選択して前記データ転送時の送信側である送信側
   システムのシステムバスと接続する第１の切替え回路
   と、 前記第１の切替え回路が選択していない前記第１のバッ
   ファあるいは前記第２のバッファと前記データ転送時の
   受信側である受信側システムのシステムバスとを接続す
   る第２の切替え回路と、 前記送信側システム及び前記受信側システムによる前記
   第１のバッファあるいは前記第２のバッファへのアクセ
   スがともに完了した時点で前記第１の切替え回路及び前
   記第２の切替え回路の接続状態を切替える切替え制御回
   路と、 を備えたことを特徴とするバスブリッジ回路。
2. 【請求項２】 前記送信側システム及び前記受信側シス
   テムは、前記第１のバッファあるいは前記第２のバッフ
   ァへの書込みあるいは読出しが完了した際に書込みある
   いは読出しの完了を通知する完了通知信号を前記切替え
   制御回路へ出力し、 前記切替え制御回路は、前記送信側システム及び前記受
   信側システムから前記完了通知信号が入力した時点で前
   記接続状態の切替え制御を行なうことを特徴とする請求
   項１記載のバスブリッジ回路。
3. 【請求項３】 前記切替え制御回路は、さらに、前記接
   続状態の切替え時に、前記送信側システム及び前記受信
   側システムに対して前記接続状態を切替えたことを通知
   する切替え通知信号を出力することを特徴とする請求項
   １記載のバスブリッジ回路。
4. 【請求項４】 前記受信側システムは、前記送信側シス
   テムに対して複数設けられており、前記データ記憶回
   路、前記第１の切替え回路、前記第２の切替え回路及び
   前記切替え制御回路が前記受信側システムに対応して複
   数設けられることを特徴とする請求項１記載のバスブリ
   ッジ回路。
5. 【請求項５】 前記受信システムは、前記送信側システ
   ムに対して複数設けられており、前記データ記憶回路、
   前記第１の切替え回路及び前記第２の切替え回路が前記
   受信側システムに対応して複数設けられ、 前記切替え制御回路は、前記受信側システムに対応して
   設けられたそれぞれの前記データ記憶回路への前記送信
   側システム及び対応する前記受信側システムによるアク
   セスがともに完了したことを検出した場合に、完了を検
   出したデータ記憶回路に対応する前記第１の切替え回路
   及び前記第２の切替え回路の接続状態を切替えることを
   特徴とする請求項１記載のバスブリッジ回路。
6. 【請求項６】 独立して動作するシステム間でバスブリ
   ッジ回路を用いてデータ転送を行なうデータ転送方法に
   おいて、 前記システム間で転送するデータを一時的に保存する第
   １のバッファ及び第２のバッファと、前記第１のバッフ
   ァあるいは前記第２のバッファのいずれかを選択して前
   記データ転送時の送信側である送信側システムのシステ
   ムバスと接続する第１の切替え回路と、前記第１の切替
   え回路が選択していない前記第１のバッファあるいは前
   記第２のバッファと前記データ転送時の受信側である受
   信側システムのシステムバスとを接続する第２の切替え
   回路と、を備えたバスブリッジ回路が、 前記送信側システムのシステムバスと前記第１のバッフ
   ァあるいは前記第２のバッファのいずれかを前記第１の
   切替え回路により接続し、前記送信側システムと接続し
   ていない前記第１のバッファあるいは前記第２のバッフ
   ァと前記受信側システムのシステムバスとを接続するス
   テップと、 前記送信側システムのデータ書込み及び前記受信側シス
   テムのデータ読出しの完了を監視するステップと、 前記送信側システムのデータ書込み及び前記受信側シス
   テムのデータ読出しがともに完了したことを検出した時
   点で前記第１の切替え回路及び前記第２の切替え回路の
   接続状態を切替えるステップと、 必要に応じて前記送信側システム及び前記受信側システ
   ムに対して前記第１のバッファあるいは前記第２のバッ
   ファへの接続状態を切替えたことを通知するステップ
   と、 を有し、前記データ転送が終了するまで前記送信側シス
   テムのデータ書込み及び前記受信側システムのデータ読
   出しの完了を監視するステップからの処理を繰り返し行
   なうことを特徴とするデータ転送方法。