JP5214537B2 - マルチプロセッサシステム - Google Patents
マルチプロセッサシステム Download PDFInfo
- Publication number
- JP5214537B2 JP5214537B2 JP2009125591A JP2009125591A JP5214537B2 JP 5214537 B2 JP5214537 B2 JP 5214537B2 JP 2009125591 A JP2009125591 A JP 2009125591A JP 2009125591 A JP2009125591 A JP 2009125591A JP 5214537 B2 JP5214537 B2 JP 5214537B2
- Authority
- JP
- Japan
- Prior art keywords
- task
- processor
- interrupt
- sending
- movement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/485—Task life-cycle, e.g. stopping, restarting, resuming execution
- G06F9/4856—Task life-cycle, e.g. stopping, restarting, resuming execution resumption being on a different machine, e.g. task migration, virtual machine migration
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Description
図1は、本発明の第1の実施の形態にかかるマルチプロセッサシステムの構成を示すブロック図である。図示するように第1の実施の形態のマルチプロセッサシステム100は、複数(ここでは4個)のプロセッサ1a〜1dと、RAM(Random Access Memory)やSRAM(Static Random Access Memory)などで構成される共有メモリ2と、プロセッサ間通信ユニット3と、が夫々バス4に接続された構成となっている。プロセッサ間通信ユニット3は、プロセッサ間で通信するためのユニットであって、前記通信のための専用線の一端がプロセッサ間通信ユニット3に接続され、他端が4つに分岐して分岐先が夫々プロセッサ1a〜1dに接続されている。プロセッサ間のメッセージの通信はプロセッサ間通信ユニット3を介して行われ、データの送受信はバス4および共有メモリ2を介して行われる。マルチプロセッサシステム100外部で発生する割込み要求を伝達するための割込み要求線が4つに分岐し、分岐先が夫々プロセッサ1a〜1dに接続されている。
Claims (6)
- 複数のプロセッサを備えるマルチプロセッサシステムにおいて、
前記複数のプロセッサは、夫々、自プロセッサで動作しているタスクを他のプロセッサに移動させる際、移動対象タスクを移動先のプロセッサに送り出す送り出しタスクを実行し、
前記送り出しタスクは、前記移動対象タスクを送り出す最中に前記移動対象タスクに付随する割込み処理が受け付けて実行すべき割込み要求が発生したとき、該割込み要求を前記割込み処理に代わって受け付け、前記割込み処理を起動し、
前記移動先のプロセッサは、前記移動対象タスクを受け入れる受け入れタスクを実行し、
前記受け入れタスクは、前記移動先のプロセッサが前記移動対象タスクの受け入れを完了した後、前記移動先のプロセッサまたは前記移動対象タスクの移動元のプロセッサの何れか一方のみ確保できる前記割込み処理を実行するための割込み処理実行権を確保して前記移動元のプロセッサにおいて実行されている送り出しタスクが前記割込み要求を受け付け不可能なように設定する設定処理を開始し、前記設定処理を実行後、前記移動元のプロセッサから前記移動対象タスクを削除するとともに前記割込み処理実行権を放棄し、
前記移動元のプロセッサにおいて実行されている送り出しタスクは、前記割込み要求を受け付けた際、前記割込み処理実行権の確保を試み、前記割込み処理実行権を確保できたとき、前記移動対象割込み処理を起動する、
ことを特徴とするマルチプロセッサシステム。 - 前記設定処理は、前記移動先のプロセッサが受け入れた前記移動対象タスクに付随する割込み処理が割込み要求を受け付け可能なように設定する処理を含む、
ことを特徴とする請求項1に記載のマルチプロセッサシステム。 - 前記複数のプロセッサは、移動対象タスクおよび該移動対象タスクの移動先のプロセッサを指定する移動制御情報を生成する移動指示タスクを実行するプロセッサを含み、
前記移動対象タスクの移動元のプロセッサにおいて実行されている送り出しタスクは、移動制御情報に基づいて移動対象タスクを送り出す、
ことを特徴とする請求項1に記載のマルチプロセッサシステム。 - 複数のプロセッサを備えるマルチプロセッサシステムにおいて、
前記複数のプロセッサは、夫々、自プロセッサで動作しているタスクを他のプロセッサに移動させる際、移動対象タスクを移動先のプロセッサに送り出す送り出しタスクを実行し、
前記送り出しタスクは、前記移動対象タスクを送り出す最中に前記移動対象タスクに付随する割込み処理が受け付けて実行すべき割込み要求が発生したとき、該割込み要求を前記割込み処理に代わって受け付け、前記割込み処理を起動し、
前記複数のプロセッサは何れも前記送り出しタスクおよび前記受け入れタスクを実行可能であって、当該複数プロセッサのうちの任意の一は、移動対象タスクおよび該移動対象タスクの移動先のプロセッサを指定する移動制御情報を生成する移動指示タスクを実行し、
前記移動対象タスクの移動元のプロセッサにおいて実行されている送り出しタスクは、移動制御情報に基づいて移動対象タスクを送り出す、
ことを特徴とするマルチプロセッサシステム。 - 前記移動指示タスクは、所定数を超える数のタスクを実行しているプロセッサがあったとき、該プロセッサで動作しているタスクを移動対象タスクに指定するとともに該移動対象タスクを追加しても実行タスク数が前記所定数を超えないプロセッサを移動先のプロセッサに指定する移動制御情報を生成する、
ことを特徴とする請求項3または請求項4に記載のマルチプロセッサシステム。 - 前記移動指示タスクは、前記複数のプロセッサで実行しているタスクの総数がより少ない数のプロセッサでも実行できる状態になったとき、タスク実行数が最も少ないプロセッサで実行されている全てのタスクを移動対象タスクに指定する移動制御情報を生成する、
ことを特徴とする請求項3または請求項4に記載のマルチプロセッサシステム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009125591A JP5214537B2 (ja) | 2009-05-25 | 2009-05-25 | マルチプロセッサシステム |
US12/614,046 US8145820B2 (en) | 2009-05-25 | 2009-11-06 | Multiprocessor system and computer program product |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009125591A JP5214537B2 (ja) | 2009-05-25 | 2009-05-25 | マルチプロセッサシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010272076A JP2010272076A (ja) | 2010-12-02 |
JP5214537B2 true JP5214537B2 (ja) | 2013-06-19 |
Family
ID=43125325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009125591A Expired - Fee Related JP5214537B2 (ja) | 2009-05-25 | 2009-05-25 | マルチプロセッサシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8145820B2 (ja) |
JP (1) | JP5214537B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10678744B2 (en) * | 2010-05-03 | 2020-06-09 | Wind River Systems, Inc. | Method and system for lockless interprocessor communication |
CN102934086B (zh) * | 2010-06-10 | 2017-08-25 | 富士通株式会社 | 多核处理器系统、电力控制方法及电力控制程序 |
US8516492B2 (en) * | 2010-06-11 | 2013-08-20 | International Business Machines Corporation | Soft partitions and load balancing |
BR112012032060A2 (pt) * | 2010-06-29 | 2016-11-08 | Exxonmobil Upstream Res Co | método e sistema para modelos de simulação paralela. |
US9946582B2 (en) * | 2010-10-14 | 2018-04-17 | Nec Corporation | Distributed processing device and distributed processing system |
JP5915656B2 (ja) * | 2011-08-09 | 2016-05-11 | 富士通株式会社 | スケジューリング方法、およびスケジューリングシステム |
US9354934B2 (en) | 2012-01-05 | 2016-05-31 | International Business Machines Corporation | Partitioned shared processor interrupt-intensive task segregator |
JP6248523B2 (ja) | 2013-10-07 | 2017-12-20 | 富士通株式会社 | データ処理管理方法、情報処理装置およびデータ処理管理プログラム |
US10459759B2 (en) | 2015-08-26 | 2019-10-29 | Netapp, Inc. | Migration between CPU cores |
US9910700B2 (en) * | 2015-08-26 | 2018-03-06 | Netapp, Inc. | Migration between CPU cores |
WO2019026442A1 (ja) * | 2017-08-02 | 2019-02-07 | フェリカネットワークス株式会社 | 情報処理装置、および情報処理方法 |
CN109558238A (zh) * | 2017-09-27 | 2019-04-02 | 北京国双科技有限公司 | 任务执行方法和装置 |
EP3462312B1 (en) * | 2017-09-29 | 2022-08-17 | ARM Limited | Permitting unaborted processing of transaction after exception mask update instruction |
JP7283191B2 (ja) * | 2019-04-05 | 2023-05-30 | 富士フイルムビジネスイノベーション株式会社 | 情報処理システム |
US11436043B2 (en) * | 2019-11-13 | 2022-09-06 | International Business Machines Corporation | Operating system code patching during live migration |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09185589A (ja) * | 1996-01-05 | 1997-07-15 | Toshiba Corp | 情報処理システムと情報処理システムの省電力方法 |
JP2000259581A (ja) * | 1999-03-09 | 2000-09-22 | Toshiba Corp | 計算機システムの制御プログラム及びオブジェクト生成プログラムを記憶したコンピュータ読み取り可能な記憶媒体並びに計算機システム |
US7614053B2 (en) * | 2004-02-20 | 2009-11-03 | Sony Computer Entertainment Inc. | Methods and apparatus for task management in a multi-processor system |
US7565653B2 (en) | 2004-02-20 | 2009-07-21 | Sony Computer Entertainment Inc. | Methods and apparatus for processor task migration in a multi-processor system |
US7437536B2 (en) | 2004-05-03 | 2008-10-14 | Sony Computer Entertainment Inc. | Systems and methods for task migration |
US20060095624A1 (en) * | 2004-11-03 | 2006-05-04 | Ashok Raj | Retargeting device interrupt destinations |
US20060123422A1 (en) * | 2004-12-02 | 2006-06-08 | International Business Machines Corporation | Processor packing in an SMP server to conserve energy |
JP4183712B2 (ja) | 2005-02-04 | 2008-11-19 | 株式会社ソニー・コンピュータエンタテインメント | マルチプロセッサシステムにおいてプロセッサタスクを移動するデータ処理方法、システムおよび装置 |
US7761612B2 (en) * | 2006-12-07 | 2010-07-20 | International Business Machines Corporation | Migrating domains from one physical data processing system to another |
US7673113B2 (en) * | 2006-12-29 | 2010-03-02 | Intel Corporation | Method for dynamic load balancing on partitioned systems |
US8612973B2 (en) * | 2007-09-26 | 2013-12-17 | Hewlett-Packard Development Company, L.P. | Method and system for handling interrupts within computer system during hardware resource migration |
US8615647B2 (en) * | 2008-02-29 | 2013-12-24 | Intel Corporation | Migrating execution of thread between cores of different instruction set architecture in multi-core processor and transitioning each core to respective on / off power state |
US7921330B2 (en) * | 2008-02-29 | 2011-04-05 | Red Hat, Inc. | Data migration manager |
-
2009
- 2009-05-25 JP JP2009125591A patent/JP5214537B2/ja not_active Expired - Fee Related
- 2009-11-06 US US12/614,046 patent/US8145820B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010272076A (ja) | 2010-12-02 |
US20100299472A1 (en) | 2010-11-25 |
US8145820B2 (en) | 2012-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5214537B2 (ja) | マルチプロセッサシステム | |
TWI307477B (ja) | ||
KR101255382B1 (ko) | 운영체제에 친숙한 부트로더 | |
US20110107344A1 (en) | Multi-core apparatus and load balancing method thereof | |
WO2015100878A1 (zh) | 一种芯片启动方法及多核处理器芯片、存储介质 | |
JP2009087332A (ja) | ダンプ・データを収集する装置、システム、方法およびプログラム | |
JP4315016B2 (ja) | コンピュータシステムの系切替方法 | |
CN111274019A (zh) | 一种数据处理方法、装置及计算机可读存储介质 | |
CN108021434A (zh) | 数据处理装置及其处理数据的方法、介质、存储控制器 | |
TW200825923A (en) | Task processing device | |
JP4609113B2 (ja) | プロセッサ | |
JP4957765B2 (ja) | ソフトウェアプログラム実行装置、ソフトウェアプログラム実行方法、及びプログラム | |
JP2005190207A5 (ja) | ||
JP2014106660A (ja) | 並列計算機、並列計算機の制御プログラム及び並列計算機の制御方法 | |
CN111310638B (zh) | 一种数据处理方法、装置及计算机可读存储介质 | |
JP2002024195A (ja) | 並列処理装置、及び、並列処理方法 | |
JP4559958B2 (ja) | マルチコアプロセッサにおけるマルチコア制御方法 | |
JPH11353291A (ja) | マルチプロセッサシステム及びタスク交換プログラムを記録した媒体 | |
CN111143078B (zh) | 一种数据处理方法、装置及计算机可读存储介质 | |
JP2018120484A (ja) | Dma転送制御装置、dma転送制御方法、及び、dma転送制御プログラム | |
JP2005050023A (ja) | 情報処理装置及び方法 | |
JPH11175355A (ja) | 情報処理装置及び方法、オペレーティングシステム並びにコンピュータ読み取り可能な媒体 | |
JP2007249661A (ja) | 入出力制御装置、入出力制御方法および入出力制御プログラム | |
JPH113231A (ja) | ソフトウェア処理方法 | |
JP2008217659A (ja) | Dma転送起動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110801 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130227 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |