JP2002024195A - 並列処理装置、及び、並列処理方法 - Google Patents

並列処理装置、及び、並列処理方法

Info

Publication number
JP2002024195A
JP2002024195A JP2000203173A JP2000203173A JP2002024195A JP 2002024195 A JP2002024195 A JP 2002024195A JP 2000203173 A JP2000203173 A JP 2000203173A JP 2000203173 A JP2000203173 A JP 2000203173A JP 2002024195 A JP2002024195 A JP 2002024195A
Authority
JP
Japan
Prior art keywords
request
control unit
acceptance
communication
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000203173A
Other languages
English (en)
Inventor
Takashi Hagiwara
孝 萩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000203173A priority Critical patent/JP2002024195A/ja
Priority to EP01115680A priority patent/EP1170670A3/en
Priority to US09/897,885 priority patent/US6810457B2/en
Publication of JP2002024195A publication Critical patent/JP2002024195A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/173Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356Indirect interconnection networks
    • G06F15/17368Indirect interconnection networks non hierarchical topologies
    • G06F15/17381Two dimensional, e.g. mesh, torus

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Computer And Data Communications (AREA)

Abstract

(57)【要約】 【課題】CPUの使用効率が向上すること。 【解決手段】それぞれに複数のCPU3と通信制御ユニ
ット5を含む複数のノード1の間で非同期に通信し、C
PU3から送付される非同期通信リクエスト11を通信
制御ユニット5の非同期通信リクエストバッファで記録
し、通信制御ユニット5の中で非同期通信リクエストバ
ッファがfullであるかどうかを判定する。通信制御
ユニット5は、非同期通信リクエスト11を受理するか
受理しないかの受理・不受理について受理・不受理リプ
ライ12をCPU3に返却し、CPU3は、受理・不受
理リプライ12に基づいて、非同期通信リクエスト11
を通信制御ユニットに再送するか、他の後続処理を実行
するかを決定する。このように、通信制御ユニットの能
力をリアルタイムに測定しながら非同期通信を実行する
かしないかを判断するので、非同期通信が可能になるま
での間に他の処理を非同期的に実行することができ、C
PUの使用率が飛躍的に向上する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、並列処理装置、及
び、並列処理方法に関し、特に、相互通信網で接続され
た並列計算機システムのノード内のプロセッサ(CP
U)と通信制御ユニット(CCU:Communication Cont
rol Unit)との間の命令受け渡しを円滑に実行する並列
処理装置、及び、並列処理方法に関する。
【0002】
【従来の技術】スーパーコンピュータのような高速計算
機システムとして、単一プロセッサの性能向上の限界に
対応するために、1つのジョブを複数のプロセス(タス
ク)に分割し、それらを複数のプロセッサが協調して実
行する(並列処理する)ことにより高速化を図る並列計
算機システムがみられるようになってきた。並列計算機
の構成として、プロセッサ(CPU)とメモリとノード
間ネットワークによりノード間の通信を制御する通信制
御ユニット(CCU)とを基本構成要素(ノードと呼
ぶ)として、そのノードを専用ネットワークで接続した
完全分散メモリ型並列計算機が多く見られる。更に近年
では、プログラミングの容易さやノード間データ転送な
どの並列処理オーバーヘッドの少なさから、適切な実装
コストの範囲で複数のプロセッサでメモリを共有するS
MP(Symmetric Multiple Processor)と通信制御ユニ
ットをノードとした分散共有メモリ型並列計算機システ
ム(クラスタ型並列計算機システム)がみられるように
なってきた。
【0003】これらの分散メモリ型並列計算機システム
では、基本的に、ノード間通信処理(データ転送)時間
がノード内の計算処理時間に比べて大きいため、データ
転送とCPUでの計算処理をオーバーラップさせ、通信
処理時間を隠蔽する非同期通信機能(命令)と、CPU
が非同期通信命令を発行するとその命令を完了させる機
能、すなわちデータ転送の完了を待たずに後続処理の実
行と割込み処理を受け付けることができる機能を具備し
ている。
【0004】従来、CPUとは別にCCUのようなコプ
ロセッサを用意して、CPUとは非同期に処理を実行す
る場合、ハードウェア資源管理の面から入出力処理にみ
られるようにユーザプログラムからシステムコールによ
りオペレーティングシステム(OS)に処理を依頼する
形態が取られていたが、このシステムコールは、ソフト
ウェアオーバーヘッドが大きく、並列処理プログラムの
性能向上を妨げる大きな要因であるため、並列計算機シ
ステムでは、ユーザプログラムから直接非同期転送命令
を発行することができる技術を採用することが多い。O
Sのみが非同期通信命令を発行管理する場合には、一元
管理が可能であるため、ハードウェア資源が枯渇しない
ようにOSに管理をゆだねることが可能であるが、ユー
ザプログラムから直接非同期転送命令を発行する場合、
ユーザプログラム間のハードウェア資源管理オーバーヘ
ッドによる性能低下や不正使用からシステムを守るた
め、CPUとCCU間の非同期転送命令のフロー制御が
必要になる。
【0005】従来、そのようなフロー制御として、CP
Uからの非同期通信リクエストをCCUが受信した場合
に、それを受信したことをCPUに通知するハンドシェ
ーク方式が知られている。CPUは、このハンドシェー
クリプライが通知されることにより、非同期通信命令の
発行完了とし、後続命令の発行や割込み処理を開始する
構造を採っている。このハンドシェーク方式では、図8
と図9とに示されるように、CCU101のリクエスト
バッファ(非同期通信リクエストバッファ)がfull
状態になると、リクエストバッファのエントリが空くま
で、CCU101はCPU102に対してハンドシェー
クリプライを返却しないことになって(ステップS10
2,103,104)、CPUは非同期通信命令の発行
が完了しないため、割り込み禁止状態が解除できないの
で、CPUの使用効率を著しく低下する問題があった。
特に相互接続網で数百ノードを接続する並列計算機シス
テムでは、相互結合網上の通信状態によっては非同期通
信リクエストバッファが空くまでに非常に時間がかかる
ことが予想され、発行元のCPUとCCU間のフロー制
御として、単純なハンドシェーク方式は、その採用が困
難になっている。
【0006】CPUの使用効率が向上することが求めら
れる。
【0007】
【発明が解決しようとする課題】本発明の課題は、CP
Uの使用効率が向上する並列処理装置、及び、並列処理
方法を提供することにある。
【0008】
【課題を解決するための手段】その課題を解決するため
の手段が、下記のように表現される。その表現中に現れ
る技術的事項には、括弧()つきで、番号、記号等が添
記されている。その番号、記号等は、本発明の実施の複
数・形態又は複数の実施例のうちの少なくとも1つの実
施の形態又は複数の実施例を構成する技術的事項、特
に、その実施の形態又は実施例に対応する図面に表現さ
れている技術的事項に付せられている参照番号、参照記
号等に一致している。このような参照番号、参照記号
は、請求項記載の技術的事項と実施の形態又は実施例の
技術的事項との対応・橋渡しを明確にしている。このよ
うな対応・橋渡しは、請求項記載の技術的事項が実施の
形態又は実施例の技術的事項に限定されて解釈されるこ
とを意味しない。
【0009】本発明による並列処理装置は、複数のノー
ド(1)と、複数のノード(1)の間を非同期にノード
間通信する相互通信網(2)とから構成され、ノード
(1)は、複数のCPU(3)と、ノード間通信を制御
する通信制御ユニット(5)とを備え、通信制御ユニッ
ト(5)は、CPU(3)から送付される非同期通信リ
クエスト(11)を非同期通信リクエストバッファ(図
示されず)に記録し、通信制御ユニット(5)は、非同
期通信リクエストバッファがfullであるかどうかに
基づいて、非同期通信リクエスト(11)を受理するか
受理しないかの受理・不受理について受理・不受理リプ
ライ(12)を返却し、CPU(3)は受理・不受理リ
プライ(12)に基づいて、非同期通信リクエスト(1
1)を通信制御ユニット(5)に再送するか、他の後続
処理を実行するかを決定する。このように、通信制御ユ
ニットの能力をリアルタイムに測定しながら非同期通信
を実行するかしないかを判断するので、非同期通信が可
能になるまでの間に他の処理を非同期的に実行すること
ができ、CPUの使用率が飛躍的に向上する。
【0010】CPU(3)は、受理・不受理リプライ
(12)のうちの不受理リプライに基づいて、非同期通
信リクエスト(11)を通信制御ユニットに再送する。
受理が可能になるまで、再送を続けるので、通信制御ユ
ニットのバッファに空きが生じれば、ただちに、非同期
通信を実行する命令を自己の判断に基づいて自由に発行
することができる。CPU(3)は、受理・不受理リプ
ライ(12)のうちの受理リプライに基づいて、他の後
続処理を実行することができ、非同期通信リクエスト
(11)を再送することもできる。
【0011】通信制御ユニット(5)には、同期転送リ
クエストを受け付ける非同期転送リクエスト受付ユニッ
ト(13)と、非同期転送リクエストを受理するかどう
かを判定するリクエスト受理判定ユニット(14)と、
リクエスト受理判定ユニット(14)で受理が可能であ
ると判断された非同期転送リクエスト(11)を保持す
るリクエスト管理ユニット(15)とが更に追加されて
構成されている。非同期通信リクエストバッファは、リ
クエスト管理ユニット(15)に属している。通信制御
ユニット(5)は、ノード間通信実行制御部(9)を更
に備えている。リクエスト管理ユニット(15)は、ノ
ード間通信実行制御部(9)からリクエスト送付要求
(17)を受けるまで、非同期通信リクエスト(11)
を保持する。リクエスト受理判定ユニット(14)は、
複数のCPU(3)から同時的に複数の非同期転送リク
エスト(11)を受信した場合は、複数の非同期転送リ
クエスト(11)を順次に選択的にリクエスト判定ユニ
ット(14)に送付し、順々に系統的に受理・不受理を
判断する。
【0012】リクエスト受理判定ユニット(14)は、
リクエスト管理ユニット(15)が保持する非同期通信
リクエスト(11)の存在に基づいて、受理・不受理を
判定する。通信制御ユニットは、リプライ返却ユニット
(16)を更に備え、リクエスト受理判定ユニット(1
4)は、受理・不受理を判定した場合、受理・不受理に
対応する受理信号・不受理信号をリプライ返却ユニット
(16)に対し通知する。リクエスト受理判定ユニット
(14)は、受理・不受理のうちの不受理を判定した場
合、不受理に対応する非同期転送リクエスト(11)を
廃棄する。リプライ返却ユニット(16)は、受理・不
受理に対応する受理通知・不受理通知を受理・不受理に
対応する非同期転送リクエスト(11)を発行したCP
U(3)に受理・不受理リプライ情報(12)として返
却する。
【0013】CPU(3)は、命令発行制御部(6)
と、リプライ受信レジスタ(7)とを備え、命令発行制
御部(6)は、非同期転送リクエスト(11)を発行し
て非同期通信命令を通信制御ユニット(5)に送出す
る。命令発行制御部(6)は、リプライ受信レジスタ
(7)に通信制御ユニット(5)から前記受理・不受理
リプライ情報(12)が戻るまで、非同期通信命令の発
行の完了を待つ完了待ち状態に入る。完了待ち状態に入
った命令発行制御部は、CPU上のプロセス切り替えを
抑止するために割り込み禁止状態に入る。このような割
込禁止状態をリプライ情報(12)に基づいて生成する
ので、CPUの使用効率を向上させながら、CPUの円
滑な作業の継続的推進が可能になる。
【0014】本発明による並列処理方法は、それぞれに
複数のCPU(3)と通信制御ユニット(5)を含む複
数のノード(1)の間で非同期に通信すること、CPU
(3)から送付される非同期通信リクエスト(11)を
通信制御ユニット(5)の非同期通信リクエストバッフ
ァ(図示されず)で記録すること、通信制御ユニット
(5)の中で非同期通信リクエストバッファがfull
であるかどうかを判定することとを含み、通信制御ユニ
ット(5)は、非同期通信リクエスト(11)を受理す
るか受理しないかの受理・不受理について受理・不受理
リプライ(12)をCPU(3)に返却し、CPU
(3)は、受理・不受理リプライ(12)に基づいて、
非同期通信リクエスト(11)を通信制御ユニットに再
送するか、他の後続処理を実行するかを決定する。
【0015】CPU(3)は、受理・不受理リプライ
(12)のうちの不受理リプライに基づいて、非同期通
信リクエスト(11)を通信制御ユニット(5)に再送
することができる。CPU(3)は、受理・不受理リプ
ライ(12)のうちの受理リプライに基づいて、他の後
続処理を実行することができる。
【0016】通信制御ユニット(5)は、複数のCPU
(3)から同時的に複数の非同期転送リクエスト(1
1)を受信した場合は、複数の非同期転送リクエスト
(11)の受理・不受理を順次に選択的に判定する。通
信制御ユニット(5)は、受理・不受理のうちの不受理
を判定した場合、不受理に対応する非同期転送リクエス
ト(11)を廃棄し、その再送を待つことになる。CP
U(3)は、受理・不受理リプライ(12)が戻るま
で、非同期通信リクエストの発行の完了を待つ完了待ち
状態に入る。完了待ち状態に入ったCPU(3)は、C
PU上のプロセス切り替えを抑止するために割り込み禁
止状態に入る。
【0017】
【発明の実施の形態】図に一致対応して、本発明による
並列処理装置の実施の形態は、複数個のノードが通信網
とともに設けられている。複数個のそのノード1は、図
1に示されるように、相互通信網2により接続されてい
る。ノード1は、1台より多い複数のCPU3と、複数
のCPU3により共有される主記憶4と、ノード間通信
を制御する通信制御ユニット(CCU)5とから構成さ
れる。
【0018】図2は、ノード1内の任意のCPU3とC
CU5との関係を示している。CPU3は、通常の演算
命令とノード間通信命令を解読しその命令の発行を制御
する命令発行制御部6と、CCU5から受け取るリプラ
イ内容を保持するリプライ受信レジスタ7とから構成さ
れている。リプライ受信レジスタ7としては、汎用レジ
スタが用いられ得る。CCU5は、リクエスト制御部8
と、ノード間通信を実行するノード間通信実行制御部9
とから構成されている。リクエスト制御部8は、少なく
ともノード内の各CPUから非同期通信(転送)リクエ
スト11を受信して、CCU5内の非同期転送リクエス
トバッファ(図示されず)の状態により、非同期転送リ
クエスト発行元のCPU3に対して、そのリクエストを
受理するか、不受理(廃棄)するかに関して、受理・不
受理リプライ12を返却する。
【0019】図3は、CCU5のリクエスト制御部8を
更に詳細に示している。リクエスト制御部8は、複数の
CPU3−0〜3−nからそれぞれに非同期通信リクエ
スト11を受け付ける非同期転送リクエスト受付ユニッ
ト13と、リクエスト受理判定ユニット14と、リクエ
スト管理・保持ユニット15と、リプライ返却ユニット
16とから構成されている。非同期転送リクエスト受付
ユニット13は、ノード1内の各CPU3から非同期転
送リクエスト11を受信し、非同期転送リクエスト11
をリクエスト受理判定ユニット14に送付する機能を有
している。同時に複数のCPU3から非同期転送リクエ
スト11を受信した場合は、それらから選択して順にリ
クエスト判定ユニット14に送付する。
【0020】リクエスト受理判定ユニット14は、非同
期転送リクエスト受付ユニット13から送付された非同
期転送リクエスト11を受理することが可能かどうかを
リクエスト管理(保持)ユニット15のリクエスト保持
情報に基づいて判定する。リクエスト受理判定ユニット
14は、その非同期転送リクエスト11が受理可能であ
ると判定した場合、リプライ返却ユニット16に対して
受理信号を送信してその受理を通知し、その非同期転送
リクエスト11が不受理であると判定した場合、リプラ
イ返却ユニット16に対して不受理信号を送信してその
不受理を通知するとともに、その非同期転送リクエスト
11を廃棄する機能を有している。
【0021】リクエスト管理(保持)ユニット15は、
リクエスト受理判定ユニット14でその受理が可能であ
ると判断された非同期転送リクエスト11をリクエスト
受理判定ユニット14から受け取り、ノード間通信実行
制御部9からリクエスト送付要求17を受けるまで、リ
クエスト管理(保持)ユニット15の非同期転送リクエ
ストバッファにそのリクエストを保持する機能を有して
いる。リクエスト管理ユニット15は、非同期転送リク
エストバッファがfull状態になると、リクエスト受
理判定ユニット14にfull状態18であることを通
知する機能を有している。
【0022】リプライ返却ユニット16は、リクエスト
受理判定ユニット14から通知された受理通知又は不受
理通知を発行元のCPU3にリプライ情報12として返
却する機能を有している。
【0023】CPU3の命令発行制御部6は、図4に示
されるように、非同期転送リクエスト11を発行して非
同期通信命令をCCU5に対して送出すると、リプライ
受信レジスタ7にCCU5からリプライが戻るまで非同
期通信命令の発行完了待ち状態に入る。この発行完了待
ち状態では、CPU上のプロセス切り替えを抑止する必
要があるため、割り込み禁止状態となる。 CPUから
送出された非同期通信リクエスト11は、図5のステッ
プS1に示されるように、CCU5のリクエスト制御部
8の非同期通信リクエスト受付ユニット13で受信され
る。
【0024】非同期通信リクエスト受付ユニット13
は、ノード内の各CPUからの非同期通信リクエスト1
1を受信し、リクエスト受理判定ユニット14に発行元
CPU番号とともに順次送出する。リクエスト受理判定
ユニット14は、非同期通信リクエスト受付ユニット1
3から送付された非同期転送リクエストをリクエスト管
理(保持)ユニット15に送付して、リクエスト管理
(保持)ユニット15内の非同期通信リクエストバッフ
ァがfull状態かどうかについてリクエスト保持情報
を元に判定し、その非同期転送リクエストを受理できる
かどうかを判定する(ステップS2)。Full状態で
ない場合は、受理可能と判定して、リプライ返却ユニッ
ト16に対して発行元CPU番号と受理信号を通知し、
full状態である場合は不受理と判定して、発行元C
PU番号と不受理信号を通知するとともに非同期通信リ
クエスト11を廃棄する(ステップS3)。
【0025】リクエスト管理(保持)ユニット15は、
リクエスト受理判定ユニット14で受理可能と判断され
た非同期通信リクエスト11をリクエスト受理判定ユニ
ット14から受け取り(ステップS5)、ノード間通信
実行制御部9からのリクエスト送付要求17を受けるま
で、ユニット内の非同期通信リクエストバッファにその
リクエストを保持する。リクエスト管理ユニット14
は、非同期通信リクエストバッファがfull状態にな
ると、リクエスト受理判定ユニット14にfull状態
であることを通知する。
【0026】リプライ返却ユニットは、リクエスト受理
判定ユニットから通知された受理又は不受理を発行元C
PUにリプライ情報12として返却する(ステップS4
又はステップS6)。発行元CPUに返却されたリプラ
イ情報12は、リプライ受信レジスタ7に取り込まれ
る。これを契機に、命令発行制御部6は、図7に示され
るように、非同期通信命令の発行完了とし(ステップS
11)、発行完了待ち状態を解く。非同期通信命令を発
行したソフトウェア・プロセスは、引き続く処理とし
て、リプライ受信レジスタに格納された返却値が、受理
リプライか不受理リプライかをチェックする(ステップ
S12)。
【0027】図6は、受理リプライ21と不受理リプラ
イ22を例示している。返却値が受理リプライである場
合、ソフトウェア・プロセスは、後続のプログラム処理
を実行する(ステップS13)。不受理リプライであっ
た場合は、非同期通信命令11を再発行し(ステップS
11)、図7に示されるように、受理リプライが返却さ
れるまで、CPU上のソフトウェア・プロセスの非同期
通信命令発行シーケンスを繰り返す。このように、リク
エスト受信側のリクエストバッファがfull状態にな
るとハンドシェークリプライを返却しないというハンド
シェーク方式のフロー制御の問題点が解決されている。
【0028】
【発明の効果】本発明による並列処理装置、及び、並列
処理方法は、リクエスト受信側のリクエストバッファが
full状態になるとハンドシェークリプライを返却し
ないというハンドシェーク方式のフロー制御の問題点が
解決され、CPUの使用効率が向上する。
【図面の簡単な説明】
【図1】図1は、本発明による並列処理装置の実施の形
態を示す回路ブロック図である。
【図2】図2は、図1の一部の詳細を示す回路ブロック
である。
【図3】図3は、図2の一部の詳細を示す回路ブロック
図である。
【図4】図4は、非同期通信の許可・不許可のシーケン
スを示す動作フロー図である。
【図5】図5は、本発明による並列処理方法の実施の形
態を示す動作フロー図である。
【図6】図6は、リプライ値を示すコードである。
【図7】図7は、本発明による並列処理方法の実施の他
の形態を示す動作フロー図である。
【図8】図8は、公知のシーケンスを示す動作フロー図
である。
【図9】図9は、公知の非同期通信を示す動作フローで
ある。
【符号の説明】
1…ノード 2…相互通信網 3…CPU 5…通信制御ユニット 6…命令発行制御部 7…リプライ受信レジスタ 9…ノード間通信実行制御部 11…非同期通信リクエスト 12…受理・不受理リプライ 13…非同期転送リクエスト受付ユニット 14…リクエスト受理判定ユニット 15…リクエスト管理ユニット

Claims (21)

    【特許請求の範囲】
  1. 【請求項1】複数のノードと、 前記複数のノードの間を非同期にノード間通信する相互
    通信網とを含み、 前記ノードは、 複数のCPUと、 前記ノード間通信を制御する通信制御ユニットとを備
    え、 前記通信制御ユニットは、前記CPUから送付される非
    同期通信リクエストを非同期通信リクエストバッファに
    記録し、 前記通信制御ユニットは、前記非同期通信リクエストバ
    ッファがfullであるかどうかに基づいて、前記非同
    期通信リクエストを受理するか受理しないかの受理・不
    受理について受理・不受理リプライを前記CPUに返却
    し、 前記CPUは、前記受理・不受理リプライに基づいて、
    前記非同期通信リクエストを前記通信制御ユニットに再
    送するか、他の後続処理を実行するかを決定する並列処
    理装置。
  2. 【請求項2】前記CPUは、前記受理・不受理リプライ
    のうちの不受理リプライに基づいて、前記非同期通信リ
    クエストを前記通信制御ユニットに再送する請求項1の
    並列処理装置。
  3. 【請求項3】前記CPUは、前記受理・不受理リプライ
    のうちの受理リプライに基づいて、前記他の後続処理を
    実行する請求項1の並列処理装置。
  4. 【請求項4】前記通信制御ユニットは、 前記非同期転送リクエストを受け付ける非同期転送リク
    エスト受付ユニットと、 前記非同期転送リクエストを受理するかどうかを判定す
    るリクエスト受理判定ユニットと、 前記リクエスト受理判定ユニットで前記受理が可能であ
    ると判断された前記非同期転送リクエストを保持するリ
    クエスト管理ユニットとを備える請求項1の並列処理装
    置。
  5. 【請求項5】前記非同期通信リクエストバッファは、前
    記リクエスト管理ユニットに属している請求項4の並列
    処理装置。
  6. 【請求項6】前記通信制御ユニットは、 ノード間通信実行制御部を更に備え、 前記リクエスト管理ユニットは、前記ノード間通信実行
    制御部からリクエスト送付要求を受けるまで、前記非同
    期通信リクエストを保持する請求項5の並列処理装置。
  7. 【請求項7】前記リクエスト受理判定ユニットは、複数
    の前記CPUから同時的に複数の非同期転送リクエスト
    を受信した場合は、前記複数の非同期転送リクエストを
    順次に選択的に前記リクエスト判定ユニットに送付する
    請求項6の並列処理装置。
  8. 【請求項8】前記リクエスト受理判定ユニットは、前記
    リクエスト管理ユニットが保持する前記非同期通信リク
    エストの存在に基づいて、前記受理・不受理を判定する
    請求項7の並列処理装置。
  9. 【請求項9】前記通信制御ユニットは、 リプライ返却ユニットを更に備え、 前記リクエスト受理判定ユニットは、前記受理・不受理
    を判定した場合、前記受理・不受理に対応する受理信号
    ・不受理信号を前記リプライ返却ユニットに対し通知す
    る請求項8の並列処理装置。
  10. 【請求項10】前記リクエスト受理判定ユニットは、前
    記受理・不受理のうちの不受理を判定した場合、前記不
    受理に対応する前記非同期転送リクエストを廃棄する請
    求項9の並列処理装置。
  11. 【請求項11】前記リプライ返却ユニットは、前記受理
    ・不受理に対応する受理通知・不受理通知を前記受理・
    不受理に対応する前記非同期転送リクエストを発行した
    CPUに前記受理・不受理リプライ情報を返却する請求
    項9の並列処理装置。
  12. 【請求項12】前記CPUは、 命令発行制御部と、 リプライ受信レジスタとを備え、 前記命令発行制御部は、前記非同期転送リクエストを発
    行して非同期通信命令を前記通信制御ユニットに送出す
    る請求項1の並列処理装置。
  13. 【請求項13】前記命令発行制御部は、前記リプライ受
    信レジスタに前記通信制御ユニットから前記受理・不受
    理リプライ情報が戻るまで、前記非同期通信命令の発行
    の完了を待つ完了待ち状態に入る請求項12の並列処理
    装置。
  14. 【請求項14】前記完了待ち状態に入った前記命令発行
    制御部は、前記CPU上のプロセス切り替えを抑止する
    ために割り込み禁止状態に入る請求項13の並列処理装
    置。
  15. 【請求項15】それぞれに複数のCPUと通信制御ユニ
    ットを含む複数のノードの間で非同期に通信すること、 前記CPUから送付される非同期通信リクエストを通信
    制御ユニットの非同期通信リクエストバッファで記録す
    ること、 前記通信制御ユニットの中で前記非同期通信リクエスト
    バッファがfullであるかどうかを判定することとを
    含み、 前記通信制御ユニットは、前記非同期通信リクエストを
    受理するか受理しないかの受理・不受理について受理・
    不受理リプライを前記CPUに返却し、 前記CPUは、前記受理・不受理リプライに基づいて、
    前記非同期通信リクエストを前記通信制御ユニットに再
    送するか、他の後続処理を実行するかを決定する並列処
    理方法。
  16. 【請求項16】前記CPUは、前記受理・不受理リプラ
    イのうちの不受理リプライに基づいて、前記非同期通信
    リクエストを前記通信制御ユニットに再送する請求項1
    5の並列処理方法。
  17. 【請求項17】前記CPUは、前記受理・不受理リプラ
    イのうちの受理リプライに基づいて、前記他の後続処理
    を実行する請求項15の並列処理方法。
  18. 【請求項18】前記通信制御ユニットは、複数の前記C
    PUから同時的に複数の非同期転送リクエストを受信し
    た場合は、前記複数の非同期転送リクエストの受理・不
    受理を順次に選択的に判定する請求項15の並列処理方
    法。
  19. 【請求項19】前記通信制御ユニットは、前記受理・不
    受理のうちの不受理を判定した場合、前記不受理に対応
    する前記非同期転送リクエストを廃棄する請求項18の
    並列処理方法。
  20. 【請求項20】前記CPUは、前記受理・不受理リプラ
    イが戻るまで、前記非同期通信リクエストの発行の完了
    を待つ完了待ち状態に入る請求項19の並列処理方法。
  21. 【請求項21】前記完了待ち状態に入った前記CPU
    は、前記CPU上のプロセス切り替えを抑止するために
    割り込み禁止状態に入る請求項20の並列処理方法。
JP2000203173A 2000-07-05 2000-07-05 並列処理装置、及び、並列処理方法 Pending JP2002024195A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000203173A JP2002024195A (ja) 2000-07-05 2000-07-05 並列処理装置、及び、並列処理方法
EP01115680A EP1170670A3 (en) 2000-07-05 2001-07-04 Parallel processing system in which use efficiency of CPU is improved and parallel processing method for the same
US09/897,885 US6810457B2 (en) 2000-07-05 2001-07-05 Parallel processing system in which use efficiency of CPU is improved and parallel processing method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000203173A JP2002024195A (ja) 2000-07-05 2000-07-05 並列処理装置、及び、並列処理方法

Publications (1)

Publication Number Publication Date
JP2002024195A true JP2002024195A (ja) 2002-01-25

Family

ID=18700610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000203173A Pending JP2002024195A (ja) 2000-07-05 2000-07-05 並列処理装置、及び、並列処理方法

Country Status (3)

Country Link
US (1) US6810457B2 (ja)
EP (1) EP1170670A3 (ja)
JP (1) JP2002024195A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009095375A1 (de) 2008-01-30 2009-08-06 Chemetall Gmbh Verfahren zur beschichtung von metallischen oberflächen mit einer schmierstoffzusammensetzung

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8095589B2 (en) 2002-03-07 2012-01-10 Compete, Inc. Clickstream analysis methods and systems
US20080189408A1 (en) 2002-10-09 2008-08-07 David Cancel Presenting web site analytics
US10296919B2 (en) 2002-03-07 2019-05-21 Comscore, Inc. System and method of a click event data collection platform
US7890451B2 (en) * 2002-10-09 2011-02-15 Compete, Inc. Computer program product and method for refining an estimate of internet traffic
JP4607489B2 (ja) * 2004-04-21 2011-01-05 株式会社エヌ・ティ・ティ・ドコモ データ処理装置およびデータ処理方法
US9105028B2 (en) 2005-08-10 2015-08-11 Compete, Inc. Monitoring clickstream behavior of viewers of online advertisements and search results
US7809874B2 (en) * 2006-06-21 2010-10-05 International Business Machines Corporation Method for resource sharing in a multiple pipeline environment
US8019922B2 (en) 2008-10-21 2011-09-13 International Business Machines Corporation Interruption facility for adjunct processor queues
US8954580B2 (en) 2012-01-27 2015-02-10 Compete, Inc. Hybrid internet traffic measurement using site-centric and panel data
US9900395B2 (en) 2012-01-27 2018-02-20 Comscore, Inc. Dynamic normalization of internet traffic

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0264838A (ja) 1988-08-31 1990-03-05 Oki Electric Ind Co Ltd 通信制御装置
JP2561873B2 (ja) 1990-05-11 1996-12-11 出光石油化学株式会社 皮革粉含有組成物
JPH05327705A (ja) 1992-05-20 1993-12-10 Hitachi Ltd 同報通信方式
JPH0793170A (ja) 1993-09-28 1995-04-07 Mitsubishi Electric Corp 通信バッファ管理装置
US5907485A (en) * 1995-03-31 1999-05-25 Sun Microsystems, Inc. Method and apparatus for flow control in packet-switched computer system
US5974456A (en) * 1995-05-05 1999-10-26 Silicon Graphics, Inc. System and method for input/output flow control in a multiprocessor computer system
US6347361B1 (en) * 1998-02-17 2002-02-12 International Business Machines Corporation Cache coherency protocols with posted operations
US6546429B1 (en) * 1998-09-21 2003-04-08 International Business Machines Corporation Non-uniform memory access (NUMA) data processing system that holds and reissues requests at a target processing node in response to a retry

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009095375A1 (de) 2008-01-30 2009-08-06 Chemetall Gmbh Verfahren zur beschichtung von metallischen oberflächen mit einer schmierstoffzusammensetzung

Also Published As

Publication number Publication date
EP1170670A2 (en) 2002-01-09
US6810457B2 (en) 2004-10-26
US20020004868A1 (en) 2002-01-10
EP1170670A3 (en) 2005-11-09

Similar Documents

Publication Publication Date Title
US7895260B2 (en) Processing data access requests among a plurality of compute nodes
US7676588B2 (en) Programmable network protocol handler architecture
US7404190B2 (en) Method and apparatus for providing notification via multiple completion queue handlers
JP3636871B2 (ja) 並列プロセッサシステム
JP5516398B2 (ja) マルチプロセッサシステム、マルチプロセッサシステムのos間デバイス共有方法
JPH06309252A (ja) 相互接続インタフェース
JPS62500549A (ja) マルチプロセッサ・システムにおけるマルチプロセッサの動作を順序付ける方法および装置
US6012121A (en) Apparatus for flexible control of interrupts in multiprocessor systems
JP2002024195A (ja) 並列処理装置、及び、並列処理方法
US6256660B1 (en) Method and program product for allowing application programs to avoid unnecessary packet arrival interrupts
CN112711550A (zh) Dma自动配置模块和片上系统soc
US5592673A (en) Loosely coupled compound computer system using lock and semaphore mechanism for performing exclusive control of shared resource which is accessed through a distinct bus
JP2010134698A (ja) 情報処理システム
US7120828B2 (en) System and method for in-order queue draining
JP2559918B2 (ja) 並列計算機における同期制御方式
US6704765B1 (en) System for allocating resources among agent processes
JP2781742B2 (ja) 並列計算機
JP3115801B2 (ja) 並列計算機システム
JPH01305461A (ja) バス使用権制御方式
JP2856154B2 (ja) 非並行型パラレルトランザクションシステムにおける優先制御負荷分散方式
CN116204271A (zh) 虚拟环境下virtIO的优化方法及系统
CN117896201A (zh) 多端口通信系统及方法
JPH11353197A (ja) 共有プール資源制御方式
JPH10143486A (ja) 並列計算機におけるデータ送受信方法
JPH10320345A (ja) バスコントローラ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050526

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050627

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050627

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050726

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050912

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20051028

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070119