JP2001243209A - 分散共有メモリシステム及び分散共有メモリシステム制御方法 - Google Patents
分散共有メモリシステム及び分散共有メモリシステム制御方法Info
- Publication number
- JP2001243209A JP2001243209A JP2000056473A JP2000056473A JP2001243209A JP 2001243209 A JP2001243209 A JP 2001243209A JP 2000056473 A JP2000056473 A JP 2000056473A JP 2000056473 A JP2000056473 A JP 2000056473A JP 2001243209 A JP2001243209 A JP 2001243209A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- node
- distributed shared
- shared memory
- transaction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 運用ノードにおけるアトミック性を持ったト
ランザクション単位のメモリライトを予備ノードに転送
することが可能な分散共有メモリシステム及び分散共有
メモリシステム制御方法を提供する。 【解決手段】 本発明は、現用ノード上での複数のメモ
リ書き替えからなるトランザクションをアトミック性を
保証しながら予備ノードに転送するアトミックライト手
段を有する。
ランザクション単位のメモリライトを予備ノードに転送
することが可能な分散共有メモリシステム及び分散共有
メモリシステム制御方法を提供する。 【解決手段】 本発明は、現用ノード上での複数のメモ
リ書き替えからなるトランザクションをアトミック性を
保証しながら予備ノードに転送するアトミックライト手
段を有する。
Description
【０００１】
【発明の属する技術分野】本発明は、分散共有メモリシ
ステム及び分散共有メモリシステム制御方法に係り、特
に、分散システムにおけるノード（計算機）間の通信手
段としてのハードウェアによる分散共有メモリ（ＤＳ
Ｍ）を用いたアクト／スタンバイ型フォールトトレラン
トシステムにおける分散共有メモリシステム及び分散共
有メモリシステム制御方法に関する。
ステム及び分散共有メモリシステム制御方法に係り、特
に、分散システムにおけるノード（計算機）間の通信手
段としてのハードウェアによる分散共有メモリ（ＤＳ
Ｍ）を用いたアクト／スタンバイ型フォールトトレラン
トシステムにおける分散共有メモリシステム及び分散共
有メモリシステム制御方法に関する。
【０００２】
【従来の技術】フォールトトレラントシステムの一つの
形態として、現用ノードと予備ノードを用いて、現用ノ
ードがダウンした際、予備ノードが処理を継続するとい
うシステムがある。
形態として、現用ノードと予備ノードを用いて、現用ノ
ードがダウンした際、予備ノードが処理を継続するとい
うシステムがある。
【０００３】現用ノードのメモリ上にある情報を分散共
用メモリによるコピー機構を用いて予備ノード上に逐次
コピーし、現用ノードがダウンした場合、予備ノードに
切り替えることで現用ノードで行っていた処理を継続す
る方法としては、例えば、以下のようなものがある。
用メモリによるコピー機構を用いて予備ノード上に逐次
コピーし、現用ノードがダウンした場合、予備ノードに
切り替えることで現用ノードで行っていた処理を継続す
る方法としては、例えば、以下のようなものがある。
【０００４】第１の方法として、通常モードでの転送方
法が開示されている特願平１０−３４１３１６がある。
法が開示されている特願平１０−３４１３１６がある。
【０００５】第２の方法として、予備ノードをネットワ
ーク上において分散処理を行う概念が開示されている特
開平１０−９８５２４がある。
ーク上において分散処理を行う概念が開示されている特
開平１０−９８５２４がある。
【０００６】また、分散共有メモリの実現方法として
は、例えば、特開平０８−３３９３５４に開示されてい
る方法がある。これは、分散共有メモリの効果を向上さ
せるための方法が開示されている。
は、例えば、特開平０８−３３９３５４に開示されてい
る方法がある。これは、分散共有メモリの効果を向上さ
せるための方法が開示されている。
【０００７】
【発明が解決しようとする課題】トランザクション処理
においては、現用ノードにおけるデータ更新内容が全て
反映されるか、全く反映されないかのアトミック性を実
現する必要がある。
においては、現用ノードにおけるデータ更新内容が全て
反映されるか、全く反映されないかのアトミック性を実
現する必要がある。
【０００８】しかしながら、従来の分散共有メモリで
は、メモリの書換えの度、もしくは、予め決められた数
のメモリ書き替え毎に予備ノードに転送しているため、
現用ノードでのメモリ書き替えは逐次予備ノードに転送
されてしまい、アトミック特性（本来一つのものとして
扱うべき特性）を持つトランザクション単位の書き替え
が、複数のパケットに分断されて予備ノードに送られて
しまう。そのため、トランザクションの途中での障害時
には、予備ノード上では、アトミック性が損なわれたメ
モリ書き替えが行われてしまうという問題がある。
は、メモリの書換えの度、もしくは、予め決められた数
のメモリ書き替え毎に予備ノードに転送しているため、
現用ノードでのメモリ書き替えは逐次予備ノードに転送
されてしまい、アトミック特性（本来一つのものとして
扱うべき特性）を持つトランザクション単位の書き替え
が、複数のパケットに分断されて予備ノードに送られて
しまう。そのため、トランザクションの途中での障害時
には、予備ノード上では、アトミック性が損なわれたメ
モリ書き替えが行われてしまうという問題がある。
【０００９】本発明は、上記の点に鑑みなされたもの
で、運用ノードにおけるアトミック性を持ったトランザ
クション単位のメモリライトを予備ノードに転送するこ
とが可能な分散共有メモリシステム及び分散共有メモリ
システム制御方法を提供することを目的とする。
で、運用ノードにおけるアトミック性を持ったトランザ
クション単位のメモリライトを予備ノードに転送するこ
とが可能な分散共有メモリシステム及び分散共有メモリ
システム制御方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】図１は、本発明の原理構
成図である。
成図である。
【００１１】本発明（請求項１）は、通常時に処理を実
行する現用ノードと、障害時に該現用ノードの処理を代
行する予備ノードからなり、該現用ノードのメモリ上の
情報を該予備ノードのメモリ上に複製として格納する冗
長システムにおける分散共有メモリシステムであって、
現用ノード１００は、ノード上での複数のメモリ書き替
えからなるトランザクションをアトミック性を保証しな
がら予備ノードに転送するアトミックライト手段１１０
を有する。
行する現用ノードと、障害時に該現用ノードの処理を代
行する予備ノードからなり、該現用ノードのメモリ上の
情報を該予備ノードのメモリ上に複製として格納する冗
長システムにおける分散共有メモリシステムであって、
現用ノード１００は、ノード上での複数のメモリ書き替
えからなるトランザクションをアトミック性を保証しな
がら予備ノードに転送するアトミックライト手段１１０
を有する。
【００１２】本発明（請求項２）は、アトミックライト
手段１１０において、複数のメモリ書き替えからなるト
ランザクションを１つのパケットに格納して予備ノード
に転送する手段を含む。
手段１１０において、複数のメモリ書き替えからなるト
ランザクションを１つのパケットに格納して予備ノード
に転送する手段を含む。
【００１３】図２は、本発明の原理を説明するための図
である。
である。
【００１４】本発明（請求項３）は、通常時に処理を実
行する現用ノードと、障害時に該現用ノードの処理を代
行する予備ノードからなり、該現用ノードのメモリ上の
情報を該予備ノードのメモリ上に複製として格納する冗
長システムにおける分散共有メモリシステムを制御する
分散共有メモリ制御方法において、現用ノードにおい
て、アトミック性を持つ複数のトランザクションをメモ
リに書き込み（ステップ１）、該トランザクションを含
む該メモリへの書き込みに関する書き込み情報をトラン
ザクションバッファに蓄積し（ステップ２）、書き込み
情報を１つのパケットフレームに乗せてネットワークに
送出し（ステップ３）、予備ノードにおいて、パケット
フレームから書き込み情報を取得し、取得した書き込み
情報をメモリに書き込む（ステップ４）。
行する現用ノードと、障害時に該現用ノードの処理を代
行する予備ノードからなり、該現用ノードのメモリ上の
情報を該予備ノードのメモリ上に複製として格納する冗
長システムにおける分散共有メモリシステムを制御する
分散共有メモリ制御方法において、現用ノードにおい
て、アトミック性を持つ複数のトランザクションをメモ
リに書き込み（ステップ１）、該トランザクションを含
む該メモリへの書き込みに関する書き込み情報をトラン
ザクションバッファに蓄積し（ステップ２）、書き込み
情報を１つのパケットフレームに乗せてネットワークに
送出し（ステップ３）、予備ノードにおいて、パケット
フレームから書き込み情報を取得し、取得した書き込み
情報をメモリに書き込む（ステップ４）。
【００１５】上記のように、本発明は、現用ノードのメ
モリ情報を予備ノード上のメモリにコピーする際に、ア
トミック性を必要とするメモリライトに対しては、現用
ノード上に備えられたバッファに一旦蓄積し、１つのパ
ケットに乗せて転送することが可能となる。
モリ情報を予備ノード上のメモリにコピーする際に、ア
トミック性を必要とするメモリライトに対しては、現用
ノード上に備えられたバッファに一旦蓄積し、１つのパ
ケットに乗せて転送することが可能となる。
【００１６】
【発明の実施の形態】以下、図面と共に本発明の実施例
を説明する。
を説明する。
【００１７】［第１の実施例］図３は、本発明の第１の
実施例の分散共有メモリシステムの構成を示す。
実施例の分散共有メモリシステムの構成を示す。
【００１８】同図に示すシステムは、現用ノード１００
と予備ノード２００及びネットワーク３００から構成さ
れる。
と予備ノード２００及びネットワーク３００から構成さ
れる。
【００１９】現用ノード１００と予備ノード２００は、
同一構成である。
同一構成である。
【００２０】現用ノード１００及び予備ノード２００
は、分散共有メモリ制御装置１１０、２１０、メモリ１
２０、２２０、ＭＰＵ１４０，２４０、及びバス１３
０、２３０から構成される。ＭＰＵ１４０、２４０と分
散共有メモリ制御装置１１０、２１０は、バス１３０、
２３０で接続されている。
は、分散共有メモリ制御装置１１０、２１０、メモリ１
２０、２２０、ＭＰＵ１４０，２４０、及びバス１３
０、２３０から構成される。ＭＰＵ１４０、２４０と分
散共有メモリ制御装置１１０、２１０は、バス１３０、
２３０で接続されている。
【００２１】分散共有メモリ制御装置１１０、２１０
は、ネットワークインタフェース１１１、２１１、アト
ミックライト制御回路１１２、２１２、メモリ制御回路
１１３、２１３、制御モードレジスタ１１４、２１４、
トランザクションバッファ１１５、２１５から構成され
る。
は、ネットワークインタフェース１１１、２１１、アト
ミックライト制御回路１１２、２１２、メモリ制御回路
１１３、２１３、制御モードレジスタ１１４、２１４、
トランザクションバッファ１１５、２１５から構成され
る。
【００２２】ＭＰＵ１４０，２４０は、バスを介してメ
モリ制御回路１１３、２１３、メモリ１２０、２２０、
アトミックライト制御回路１１２、２１２、制御モード
レジスタ１１４、２１４に対してアクセスする。
モリ制御回路１１３、２１３、メモリ１２０、２２０、
アトミックライト制御回路１１２、２１２、制御モード
レジスタ１１４、２１４に対してアクセスする。
【００２３】アトミックライト制御回路１１２、２１２
は、通常モードとアトミックライトモードの二種類の動
作モードを持ち、動作モードは、ＭＰＵ１４０，２４０
が制御モードレジスタ１１４、２１４を書き替えること
によって指示される。
は、通常モードとアトミックライトモードの二種類の動
作モードを持ち、動作モードは、ＭＰＵ１４０，２４０
が制御モードレジスタ１１４、２１４を書き替えること
によって指示される。
【００２４】アトミックライト制御回路１１２、２１２
は、通常モードにおいては、メモリ制御回路１１３、２
１３からメモリライトに関する情報（ライトアドレスと
ライトデータ）を受け取り、それをそのまま逐次ネット
ーワークインタフェース１１１、２１１に送信する。
は、通常モードにおいては、メモリ制御回路１１３、２
１３からメモリライトに関する情報（ライトアドレスと
ライトデータ）を受け取り、それをそのまま逐次ネット
ーワークインタフェース１１１、２１１に送信する。
【００２５】アトミックライト制御回路１１２、２１２
は、アトミックライトモードにおいては、メモリ制御回
路１１３、２１３から受け取ったメモリライトに関する
情報を通常モードへの切替指示があるまでトランザクシ
ョンバッファ１１５、２１５に蓄積し、通常モードへの
切替指示を受けると、ネットワークインタフェース１１
１、２１１に対し、トランザクションバッファ１１５、
２１５内のデータを１パケットに乗せて送信するよう指
示する。
は、アトミックライトモードにおいては、メモリ制御回
路１１３、２１３から受け取ったメモリライトに関する
情報を通常モードへの切替指示があるまでトランザクシ
ョンバッファ１１５、２１５に蓄積し、通常モードへの
切替指示を受けると、ネットワークインタフェース１１
１、２１１に対し、トランザクションバッファ１１５、
２１５内のデータを１パケットに乗せて送信するよう指
示する。
【００２６】図４は、本発明の第１の実施例のアトミッ
ク性を持ったトランザクションを転送する際の各構成要
素におけるデータの流れを示す。
ク性を持ったトランザクションを転送する際の各構成要
素におけるデータの流れを示す。
【００２７】同図において、（１）〜（７）の番号は、
以下の説明の番号に対応する。
以下の説明の番号に対応する。
【００２８】（１） 現用ノード１００のＭＰＵ１４０
は、アトミックライト制御回路１１２をアトミックライ
トモードに設定する。
は、アトミックライト制御回路１１２をアトミックライ
トモードに設定する。
【００２９】（２） ＭＰＵ１４０は、アトミック性を
持つ複数のメモリライト（トランザクション）をメモリ
１２０に書き込む。メモリライトに関する情報（ライト
アドレスとライトデータ、メモリライト情報と呼ぶ）
は、アトミックライト制御回路１１２にも送られる。ア
トミックライト制御回路１１２は、メモリライト情報を
トランザクションバッファ１１５に蓄積する。
持つ複数のメモリライト（トランザクション）をメモリ
１２０に書き込む。メモリライトに関する情報（ライト
アドレスとライトデータ、メモリライト情報と呼ぶ）
は、アトミックライト制御回路１１２にも送られる。ア
トミックライト制御回路１１２は、メモリライト情報を
トランザクションバッファ１１５に蓄積する。
【００３０】（３） ＭＰＵ１４０は、アトミックライ
ト制御回路１１２のアトミックライトモードを解除する
（通常モードに切り替える）。
ト制御回路１１２のアトミックライトモードを解除する
（通常モードに切り替える）。
【００３１】（４） アトミックライト制御回路１１２
は、トランザクションバッファ１１５に蓄積されたメモ
リライト情報をネットワークインタフェース１１１に送
る。（５） ネットワークインタフェース１１１は、メ
モリライト情報を１つのパケットフレームに乗せてネッ
トワーク３００に送出する。
は、トランザクションバッファ１１５に蓄積されたメモ
リライト情報をネットワークインタフェース１１１に送
る。（５） ネットワークインタフェース１１１は、メ
モリライト情報を１つのパケットフレームに乗せてネッ
トワーク３００に送出する。
【００３２】（６） 受信側である予備ノード２００の
ネットワークインタフェース２１１は、パケットフレー
ムからメモリライト情報を取り出し、アトミックライト
制御回路２１２に送る。
ネットワークインタフェース２１１は、パケットフレー
ムからメモリライト情報を取り出し、アトミックライト
制御回路２１２に送る。
【００３３】（７） アトミックライト制御回路２１２
は、メモリ制御回路１１３を経由してメモリライト情報
に従ってメモリライトを行う。
は、メモリ制御回路１１３を経由してメモリライト情報
に従ってメモリライトを行う。
【００３４】［第２の実施例］図４は、本発明の第２の
実施例の広域分散予備方式用のノードの構成を示す。広
域分散予備方式は、分散共有メモリを用いて現用ノード
の状態を遠隔地にある予備ノードに逐次コピーし、現用
ノードの障害時に予備ノードに切り替わることによって
システム全体のアベイラビリティを向上させるものであ
る。
実施例の広域分散予備方式用のノードの構成を示す。広
域分散予備方式は、分散共有メモリを用いて現用ノード
の状態を遠隔地にある予備ノードに逐次コピーし、現用
ノードの障害時に予備ノードに切り替わることによって
システム全体のアベイラビリティを向上させるものであ
る。
【００３５】図２のシステムでは、トランザクションバ
ッファ１１５を分散共有メモリ制御装置１１０の内部に
設けていたが、本実施例では、当該トランザクションバ
ッファ１５０を分散共有メモリ制御装置１１０の外部に
設けることで、図２に示すシステムよりも大きな容量を
格納することが可能となる。
ッファ１１５を分散共有メモリ制御装置１１０の内部に
設けていたが、本実施例では、当該トランザクションバ
ッファ１５０を分散共有メモリ制御装置１１０の外部に
設けることで、図２に示すシステムよりも大きな容量を
格納することが可能となる。
【００３６】なお、本発明は、上記の実施例に限定され
ることなく、特許請求の範囲内において、種々変更・応
用が可能である。
ることなく、特許請求の範囲内において、種々変更・応
用が可能である。
【００３７】
【発明の効果】上述のように、本発明によれば、分散共
有メモリを用いたメモリ二重化システムにおいて、運用
ノードにおけるアトミック性を持ったトランザクション
単位のメモリライトを予備ノードに転送することができ
る。
有メモリを用いたメモリ二重化システムにおいて、運用
ノードにおけるアトミック性を持ったトランザクション
単位のメモリライトを予備ノードに転送することができ
る。
【図１】本発明の原理構成図である。
【図２】本発明の原理を説明するための図である。
【図３】本発明の第１の実施例の分散共有メモリシステ
ムの構成図である。
ムの構成図である。
【図４】本発明の第１の実施例のアトミック特性を持っ
たトランザクションを転送する際の各構成要素における
データの流れを示す図である。
たトランザクションを転送する際の各構成要素における
データの流れを示す図である。
【図５】本発明の第２の実施例の分散共有システムの構
成図である。
成図である。
【符号の説明】 １００ 現用ノード １１０ 分散共有メモリ制御装置、アトミックライト手
段 １１１ ネットワークインタフェース １１２ アトミックライト制御回路 １１３ メモリ制御回路 １１４ 制御モードレジスタ １１５ トランザクションバッファ １２０ メモリ １３０ バス １４０ ＭＰＵ １５０ トランザクションバッファ ２００ 予備ノード ２１０ 分散共有メモリ制御装置 ２１１ ネットワークインタフェース ２１２ アトミックライト制御回路 ２１３ メモリ制御回路 ２１４ 制御モードレジスタ ２１５ トランザクションバッファ ２２０ メモリ ２３０ バス ２４０ ＭＰＵ ３００ ネットワーク ４００ 広域分散予備方式用ノード
段 １１１ ネットワークインタフェース １１２ アトミックライト制御回路 １１３ メモリ制御回路 １１４ 制御モードレジスタ １１５ トランザクションバッファ １２０ メモリ １３０ バス １４０ ＭＰＵ １５０ トランザクションバッファ ２００ 予備ノード ２１０ 分散共有メモリ制御装置 ２１１ ネットワークインタフェース ２１２ アトミックライト制御回路 ２１３ メモリ制御回路 ２１４ 制御モードレジスタ ２１５ トランザクションバッファ ２２０ メモリ ２３０ バス ２４０ ＭＰＵ ３００ ネットワーク ４００ 広域分散予備方式用ノード
フロントページの続き Ｆターム(参考） 5B018 GA06 HA03 HA04 HA05 KA03 KA22 MA04 PA03 RA11 5B034 BB02 BB17 CC01 CC02 5B045 BB32 JJ24 JJ43
Claims (3)
- 【請求項１】 通常時に処理を実行する現用ノードと、
障害時に該現用ノードの処理を代行する予備ノードから
なり、該現用ノードのメモリ上の情報を該予備ノードの
メモリ上に複製として格納する冗長システムにおける分
散共有メモリシステムであって、 前記現用ノード上での複数のメモリ書き替えからなるト
ランザクションをアトミック性を保証しながら予備ノー
ドに転送するアトミックライト手段を有することを特徴
とする分散共有メモリシステム。 - 【請求項２】 前記アトミックライト手段は、 複数のメモリ書き替えからなる前記トランザクションを
１つのパケットに格納して前記予備ノードに転送する手
段を含む請求項１記載の分散共有メモリシステム。 - 【請求項３】 通常時に処理を実行する現用ノードと、
障害時に該現用ノードの処理を代行する予備ノードから
なり、該現用ノードのメモリ上の情報を該予備ノードの
メモリ上に複製として格納する冗長システムにおける分
散共有メモリシステムを制御する分散共有メモリ制御方
法において、 前記現用ノードにおいて、アトミック性を持つ複数のト
ランザクションをメモリに書き込み、該トランザクショ
ンを含む該メモリへの書き込みに関する書き込み情報を
トランザクションバッファに蓄積し、 前記書き込み情報を１つのパケットフレームに乗せてネ
ットワークに送出し、 前記予備ノードにおいて、前記パケットフレームから前
記書き込み情報を取得し、 取得した前記書き込み情報をメモリに書き込むことを特
徴とする分散共有メモリ制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000056473A JP2001243209A (ja) | 2000-03-01 | 2000-03-01 | 分散共有メモリシステム及び分散共有メモリシステム制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000056473A JP2001243209A (ja) | 2000-03-01 | 2000-03-01 | 分散共有メモリシステム及び分散共有メモリシステム制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001243209A true JP2001243209A (ja) | 2001-09-07 |
Family
ID=18577413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000056473A Pending JP2001243209A (ja) | 2000-03-01 | 2000-03-01 | 分散共有メモリシステム及び分散共有メモリシステム制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001243209A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003131899A (ja) * | 2001-10-19 | 2003-05-09 | Toshiba Corp | 二重化制御装置 |
| JP2007535057A (ja) * | 2004-04-26 | 2007-11-29 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 集積回路及びトランザクション発信方法 |
| US7844852B2 (en) | 2004-03-31 | 2010-11-30 | Nec Corporation | Data mirror cluster system, method and computer program for synchronizing data in data mirror cluster system |
| KR20140128823A (ko) * | 2013-04-29 | 2014-11-06 | 삼성전자주식회사 | 멀티-트랜잭션의 아토믹 라이트 방법 |
| US9690679B2 (en) | 2011-10-31 | 2017-06-27 | Hewlett Packard Enterprise Development Lp | Transaction commitment and replication in a storage system |
-
2000
- 2000-03-01 JP JP2000056473A patent/JP2001243209A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003131899A (ja) * | 2001-10-19 | 2003-05-09 | Toshiba Corp | 二重化制御装置 |
| US7844852B2 (en) | 2004-03-31 | 2010-11-30 | Nec Corporation | Data mirror cluster system, method and computer program for synchronizing data in data mirror cluster system |
| JP2007535057A (ja) * | 2004-04-26 | 2007-11-29 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 集積回路及びトランザクション発信方法 |
| JP4740234B2 (ja) * | 2004-04-26 | 2011-08-03 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 集積回路及びトランザクション発信方法 |
| US9690679B2 (en) | 2011-10-31 | 2017-06-27 | Hewlett Packard Enterprise Development Lp | Transaction commitment and replication in a storage system |
| KR20140128823A (ko) * | 2013-04-29 | 2014-11-06 | 삼성전자주식회사 | 멀티-트랜잭션의 아토믹 라이트 방법 |
| KR102094475B1 (ko) * | 2013-04-29 | 2020-03-27 | 삼성전자주식회사 | 멀티-트랜잭션의 아토믹 라이트 방법 |
| US10642531B2 (en) | 2013-04-29 | 2020-05-05 | Samsung Electronics Co., Ltd. | Atomic write method for multi-transaction |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9058305B2 (en) | Remote copy method and remote copy system | |
| US8751716B2 (en) | Adaptive data throttling for storage controllers | |
| US7882316B2 (en) | Shared data mirroring apparatus, method, and system | |
| JP2002304328A (ja) | マルチプロセッサシステム用コヒーレンスコントローラ、およびそのようなコントローラを内蔵するモジュールおよびマルチモジュールアーキテクチャマルチプロセッサシステム | |
| JPH09146842A (ja) | 記憶サブシステム | |
| US6389554B1 (en) | Concurrent write duplex device | |
| JP2005293315A (ja) | データミラー型クラスタシステム及びデータミラー型クラスタシステムの同期制御方法 | |
| JP3610574B2 (ja) | ディスクアレイ装置 | |
| JP2001243209A (ja) | 分散共有メモリシステム及び分散共有メモリシステム制御方法 | |
| JP2006114064A (ja) | 記憶サブシステム | |
| US6728818B2 (en) | Dual storage adapters utilizing clustered adapters supporting fast write caches | |
| US7913028B2 (en) | Data processing system having multiplexed data relaying devices, data processing aparatus having multiplexed data relaying devices, and a method of incorporating data relaying devices in data processing system having multiplexed data relaying devices | |
| US6434592B1 (en) | Method for accessing a network using programmed I/O in a paged, multi-tasking computer | |
| JP4679178B2 (ja) | 通信装置及びメモリ装置 | |
| JP2001290608A (ja) | ディスク制御装置 | |
| JP2772068B2 (ja) | 引き継ぎ情報のデータ保証処理方法 | |
| JPH0324634A (ja) | 二重系システム装置 | |
| JP2701739B2 (ja) | プロセッサの系切替え方式 | |
| JP4030951B2 (ja) | データ二重化装置及び方法 | |
| JP2001236241A (ja) | メモリ二重化制御方式 | |
| JP2511542B2 (ja) | 情報処理システム | |
| JP3112280B2 (ja) | 計算機システム | |
| JP4110838B2 (ja) | メモリバックアップ回路 | |
| JPH05233440A (ja) | バッファ機能を備えたデータ転送方式 | |
| JPS62169244A (ja) | 二重化メモリの両系同時書込方法 |