JP2007535057A - 集積回路及びトランザクション発信方法 - Google Patents
集積回路及びトランザクション発信方法 Download PDFInfo
- Publication number
- JP2007535057A JP2007535057A JP2007510173A JP2007510173A JP2007535057A JP 2007535057 A JP2007535057 A JP 2007535057A JP 2007510173 A JP2007510173 A JP 2007510173A JP 2007510173 A JP2007510173 A JP 2007510173A JP 2007535057 A JP2007535057 A JP 2007535057A
- Authority
- JP
- Japan
- Prior art keywords
- transaction
- slave
- processing
- atomic
- network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/7825—Globally asynchronous, locally synchronous, e.g. network on chip
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computing Systems (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Multi Processors (AREA)
Abstract
Description
Claims (7)
- 複数の処理モジュール、及び該モジュールを結合するように構成されたネットワークを有する集積回路であって、
アトミック処理を第1のトランザクションに符号化し、且つ該第1のトランザクションを少なくとも1つの第2処理モジュールに発信する第1処理モジュール、及び
発信された前記第1のトランザクションを少なくとも1つの第2のトランザクションに復号化するトランザクション復号化手段、
を有する集積回路。 - 前記第1処理モジュールが、前記アトミック処理の実行を管理するために前記トランザクション復号化手段によって必要とされる全情報を前記第1のトランザクションに含めるように適応されている、ところの請求項1に記載の集積回路。
- 前記第1のトランザクションが前記第1処理モジュールから前記ネットワーク上で前記トランザクション復号化手段まで送られる、ところの請求項2に記載の集積回路。
- 前記トランザクション復号化手段が、前記第2処理モジュールへの要求を入れる要求バッファ、該第2処理モジュールからの応答を入れる応答バッファ、及び入ってくる要求を点検し、且つ該第2処理モジュールに信号を発信するメッセージ処理器を有する、ところの請求項1に記載の集積回路。
- 前記第1のトランザクションが、コマンド並びに必要によりコマンドフラグ及びアドレスを具備するヘッダと、0、1又は2つ以上の値を具備するペイロードとを有し、且つ
前記コマンドの実行が前記メッセージ処理器によって開始される、
ところの請求項4に記載の集積回路。 - 複数の処理モジュール、及び該モジュールを結合するように構成されたネットワークを有する集積回路においてトランザクションを発信する方法であって:
第1の処理モジュールによって、アトミック処理を第1のトランザクションに符号化し、且つ該第1のトランザクションを少なくとも1つの第2処理モジュールに発信する段階、及び
トランザクション復号化手段によって、発信された前記第1のトランザクションを少なくとも1つの第2のトランザクションに復号化する段階、
を有する方法。 - 複数の処理モジュール、及び該モジュールを結合するように構成されたネットワークを有するデータ処理システムであって、
アトミック処理を第1のトランザクションに符号化し、且つ該第1のトランザクションを少なくとも1つの第2処理モジュールに発信する第1処理モジュール、及び
発信された前記第1のトランザクションを少なくとも1つの第2のトランザクションに復号化するトランザクション復号化手段、
を有するデータ処理システム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP04101732.8 | 2004-04-26 | ||
EP04101732 | 2004-04-26 | ||
PCT/IB2005/051196 WO2005103934A1 (en) | 2004-04-26 | 2005-04-12 | Integrated circuit and method for issuing transactions |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007535057A true JP2007535057A (ja) | 2007-11-29 |
JP4740234B2 JP4740234B2 (ja) | 2011-08-03 |
Family
ID=34980261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007510173A Expired - Fee Related JP4740234B2 (ja) | 2004-04-26 | 2005-04-12 | 集積回路及びトランザクション発信方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20070234006A1 (ja) |
EP (1) | EP1743251A1 (ja) |
JP (1) | JP4740234B2 (ja) |
KR (1) | KR20070010152A (ja) |
CN (1) | CN100538691C (ja) |
WO (1) | WO2005103934A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007172575A (ja) * | 2005-12-22 | 2007-07-05 | Samsung Electronics Co Ltd | ロックオペレーションを制御するネットワークインターフェイス、このネットワークインターフェイスが含まれたパケットデータ通信オンチップインターコネクトシステムおよびそのネットワークインターフェイスの動作方法 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7613849B2 (en) * | 2004-03-26 | 2009-11-03 | Koninklijke Philips Electronics N.V. | Integrated circuit and method for transaction abortion |
US7457905B2 (en) * | 2005-08-29 | 2008-11-25 | Lsi Corporation | Method for request transaction ordering in OCP bus to AXI bus bridge design |
US8307180B2 (en) | 2008-02-28 | 2012-11-06 | Nokia Corporation | Extended utilization area for a memory device |
US8874824B2 (en) | 2009-06-04 | 2014-10-28 | Memory Technologies, LLC | Apparatus and method to share host system RAM with mass storage memory RAM |
CN102004709B (zh) * | 2009-08-31 | 2013-09-25 | 国际商业机器公司 | 处理器局部总线到高级可扩展接口之间的总线桥及映射方法 |
DE102009043451A1 (de) * | 2009-09-29 | 2011-04-21 | Infineon Technologies Ag | Schaltungsanordnung, Network-on-Chip und Verfahren zum Übertragen von Informationen |
US8103937B1 (en) * | 2010-03-31 | 2012-01-24 | Emc Corporation | Cas command network replication |
US20120331034A1 (en) * | 2011-06-22 | 2012-12-27 | Alain Fawaz | Latency Probe |
US9417998B2 (en) * | 2012-01-26 | 2016-08-16 | Memory Technologies Llc | Apparatus and method to provide cache move with non-volatile mass memory system |
US9311226B2 (en) | 2012-04-20 | 2016-04-12 | Memory Technologies Llc | Managing operational state data of a memory module using host memory in association with state change |
US9164804B2 (en) | 2012-06-20 | 2015-10-20 | Memory Technologies Llc | Virtual memory module |
US9116820B2 (en) | 2012-08-28 | 2015-08-25 | Memory Technologies Llc | Dynamic central cache memory |
US20150199286A1 (en) * | 2014-01-10 | 2015-07-16 | Samsung Electronics Co., Ltd. | Network interconnect with reduced congestion |
GB2538754B (en) * | 2015-05-27 | 2018-08-29 | Displaylink Uk Ltd | Single-chip multi-processor communication |
CN109271260A (zh) * | 2018-08-28 | 2019-01-25 | 百度在线网络技术(北京)有限公司 | 临界区加锁方法、装置、终端及存储介质 |
US11740811B2 (en) | 2021-03-31 | 2023-08-29 | Netapp, Inc. | Reseeding a mediator of a cross-site storage solution |
US11550679B2 (en) * | 2021-03-31 | 2023-01-10 | Netapp, Inc. | Methods and systems for a non-disruptive planned failover from a primary copy of data at a primary storage system to a mirror copy of the data at a cross-site secondary storage system |
US11481139B1 (en) | 2021-03-31 | 2022-10-25 | Netapp, Inc. | Methods and systems to interface between a multi-site distributed storage system and an external mediator to efficiently process events related to continuity |
US11709743B2 (en) | 2021-03-31 | 2023-07-25 | Netapp, Inc. | Methods and systems for a non-disruptive automatic unplanned failover from a primary copy of data at a primary storage system to a mirror copy of the data at a cross-site secondary storage system |
US11934670B2 (en) | 2021-03-31 | 2024-03-19 | Netapp, Inc. | Performing various operations at the granularity of a consistency group within a cross-site storage solution |
US11360867B1 (en) | 2021-03-31 | 2022-06-14 | Netapp, Inc. | Re-aligning data replication configuration of primary and secondary data serving entities of a cross-site storage solution after a failover event |
US11409622B1 (en) | 2021-04-23 | 2022-08-09 | Netapp, Inc. | Methods and systems for a non-disruptive planned failover from a primary copy of data at a primary storage system to a mirror copy of the data at a cross-site secondary storage system without using an external mediator |
US11893261B2 (en) | 2021-05-05 | 2024-02-06 | Netapp, Inc. | Usage of OP logs to synchronize across primary and secondary storage clusters of a cross-site distributed storage system and lightweight OP logging |
US11892982B2 (en) | 2021-10-20 | 2024-02-06 | Netapp, Inc. | Facilitating immediate performance of volume resynchronization with the use of passive cache entries |
US11907562B2 (en) | 2022-07-11 | 2024-02-20 | Netapp, Inc. | Methods and storage nodes to decrease delay in resuming input output (I/O) operations after a non-disruptive event for a storage object of a distributed storage system by utilizing asynchronous inflight replay of the I/O operations |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0954758A (ja) * | 1995-03-31 | 1997-02-25 | Sun Microsyst Inc | パケット交換型キャッシュコヒーレントマルチプロセッサシステム用書戻し取消し処理システム |
JP2000508147A (ja) * | 1997-01-10 | 2000-06-27 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 通信バスシステム |
JP2000267935A (ja) * | 1999-03-18 | 2000-09-29 | Fujitsu Ltd | キヤッシュメモリ装置 |
JP2001243209A (ja) * | 2000-03-01 | 2001-09-07 | Nippon Telegr & Teleph Corp <Ntt> | 分散共有メモリシステム及び分散共有メモリシステム制御方法 |
JP2002269062A (ja) * | 2000-12-29 | 2002-09-20 | Hewlett Packard Co <Hp> | 要求されるサービスレベルに基づいてトランザクションをルーティングする装置および方法 |
WO2004034176A2 (en) * | 2002-10-08 | 2004-04-22 | Koninklijke Philips Electronics N.V. | Integrated circuit and method for establishing transactions |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4769768A (en) * | 1983-09-22 | 1988-09-06 | Digital Equipment Corporation | Method and apparatus for requesting service of interrupts by selected number of processors |
DE69223304T2 (de) * | 1991-09-27 | 1998-06-18 | Sun Microsystems Inc | Arbitrierungsverriegelungverfahren und -vorrichtung für einen entfernten Bus |
US5657472A (en) * | 1995-03-31 | 1997-08-12 | Sun Microsystems, Inc. | Memory transaction execution system and method for multiprocessor system having independent parallel transaction queues associated with each processor |
JPH10177560A (ja) * | 1996-12-17 | 1998-06-30 | Ricoh Co Ltd | 記憶装置 |
US6366590B2 (en) * | 1998-03-16 | 2002-04-02 | Sony Corporation | Unified interface between an IEEE 1394-1995 serial bus transaction layer and corresponding applications |
US6490642B1 (en) * | 1999-08-12 | 2002-12-03 | Mips Technologies, Inc. | Locked read/write on separate address/data bus using write barrier |
US7065580B1 (en) * | 2000-03-31 | 2006-06-20 | Sun Microsystems, Inc. | Method and apparatus for a pipelined network |
US7003604B2 (en) * | 2001-10-04 | 2006-02-21 | Sony Corporation | Method of and apparatus for cancelling a pending AV/C notify command |
US7013356B2 (en) * | 2002-08-30 | 2006-03-14 | Lsi Logic Corporation | Methods and structure for preserving lock signals on multiple buses coupled to a multiported device |
JP4181839B2 (ja) * | 2002-09-30 | 2008-11-19 | キヤノン株式会社 | システムコントローラ |
US7483370B1 (en) * | 2003-12-22 | 2009-01-27 | Extreme Networks, Inc. | Methods and systems for hitless switch management module failover and upgrade |
-
2005
- 2005-04-12 US US11/568,139 patent/US20070234006A1/en not_active Abandoned
- 2005-04-12 KR KR1020067022070A patent/KR20070010152A/ko not_active Application Discontinuation
- 2005-04-12 JP JP2007510173A patent/JP4740234B2/ja not_active Expired - Fee Related
- 2005-04-12 EP EP05718702A patent/EP1743251A1/en not_active Ceased
- 2005-04-12 WO PCT/IB2005/051196 patent/WO2005103934A1/en not_active Application Discontinuation
- 2005-04-12 CN CNB2005800132635A patent/CN100538691C/zh not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0954758A (ja) * | 1995-03-31 | 1997-02-25 | Sun Microsyst Inc | パケット交換型キャッシュコヒーレントマルチプロセッサシステム用書戻し取消し処理システム |
JP2000508147A (ja) * | 1997-01-10 | 2000-06-27 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 通信バスシステム |
JP2000267935A (ja) * | 1999-03-18 | 2000-09-29 | Fujitsu Ltd | キヤッシュメモリ装置 |
JP2001243209A (ja) * | 2000-03-01 | 2001-09-07 | Nippon Telegr & Teleph Corp <Ntt> | 分散共有メモリシステム及び分散共有メモリシステム制御方法 |
JP2002269062A (ja) * | 2000-12-29 | 2002-09-20 | Hewlett Packard Co <Hp> | 要求されるサービスレベルに基づいてトランザクションをルーティングする装置および方法 |
WO2004034176A2 (en) * | 2002-10-08 | 2004-04-22 | Koninklijke Philips Electronics N.V. | Integrated circuit and method for establishing transactions |
JP2006502650A (ja) * | 2002-10-08 | 2006-01-19 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | トランザクションを確立するための集積回路および方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007172575A (ja) * | 2005-12-22 | 2007-07-05 | Samsung Electronics Co Ltd | ロックオペレーションを制御するネットワークインターフェイス、このネットワークインターフェイスが含まれたパケットデータ通信オンチップインターコネクトシステムおよびそのネットワークインターフェイスの動作方法 |
JP4512068B2 (ja) * | 2005-12-22 | 2010-07-28 | 三星電子株式会社 | ロックオペレーションを制御するネットワークインターフェイス、このネットワークインターフェイスが含まれたパケットデータ通信オンチップインターコネクトシステムおよびそのネットワークインターフェイスの動作方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2005103934A1 (en) | 2005-11-03 |
JP4740234B2 (ja) | 2011-08-03 |
CN1947112A (zh) | 2007-04-11 |
CN100538691C (zh) | 2009-09-09 |
KR20070010152A (ko) | 2007-01-22 |
US20070234006A1 (en) | 2007-10-04 |
EP1743251A1 (en) | 2007-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4740234B2 (ja) | 集積回路及びトランザクション発信方法 | |
US10437764B2 (en) | Multi protocol communication switch apparatus | |
JP4638216B2 (ja) | オンチップバス | |
US7366818B2 (en) | Integrated circuit comprising a plurality of processing modules and a network and method for exchanging data using same | |
JP4509248B2 (ja) | ネットワーク通信におけるデッドロックを回避するためのコンピュータアーキテクチャ | |
Daneshtalab et al. | Memory-efficient on-chip network with adaptive interfaces | |
JP2007529808A (ja) | 集積回路及び通信サービスマッピング方法 | |
JP2007531101A (ja) | 集積回路及びトランザクション中止方法 | |
JP2005516508A (ja) | 決定的または調停された制御による非同期クロスバー | |
EP1733309B1 (en) | Integrated circuit and method for transaction retraction | |
Jiang et al. | A lightweight early arbitration method for low-latency asynchronous 2D-mesh NoC's | |
Heißwolf | A scalable and adaptive network on chip for many-core architectures | |
Hansson et al. | An on-chip interconnect and protocol stack for multiple communication paradigms and programming models | |
Aghaei et al. | Network adapter architectures in network on chip: comprehensive literature review | |
KR101061187B1 (ko) | 버스 시스템 및 그 제어 장치 | |
Alimi et al. | Network-on-Chip Topologies: Potentials, Technical Challenges, Recent Advances and Research Direction | |
Song | Spatial parallelism in the routers of asynchronous on-chip networks | |
Veeraprathap et al. | Network on chip design and implementation on FPGA with advanced hardware and networking functionalities | |
Pinkston et al. | Smart-pixel implementation of network router deadlock handling mechanisms | |
Duato | Introduction to Network Architectures | |
Orthner | Packet-based transaction interconnect fabric for FPGA systems on chip | |
Ahn | Accelerating communication in on-chip interconnection networks |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080410 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100928 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101224 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110428 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |