JP3109733B2 - Ａｔｍ通信制御装置とａｔｍ通信制御方法 - Google Patents

Ａｔｍ通信制御装置とａｔｍ通信制御方法

Info

Publication number
JP3109733B2
JP3109733B2 JP2408699A JP2408699A JP3109733B2 JP 3109733 B2 JP3109733 B2 JP 3109733B2 JP 2408699 A JP2408699 A JP 2408699A JP 2408699 A JP2408699 A JP 2408699A JP 3109733 B2 JP3109733 B2 JP 3109733B2
Authority
JP
Japan
Prior art keywords
time
transmission
transmission time
channel
cam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2408699A
Other languages
English (en)
Other versions
JP2000224173A (ja
Inventor
英直 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2408699A priority Critical patent/JP3109733B2/ja
Priority to US09/494,920 priority patent/US6711130B1/en
Publication of JP2000224173A publication Critical patent/JP2000224173A/ja
Application granted granted Critical
Publication of JP3109733B2 publication Critical patent/JP3109733B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L12/5602—Bandwidth control in ATM Networks, e.g. leaky bucket
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5614—User Network Interface
    • H04L2012/5616—Terminal equipment, e.g. codecs, synch.
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5679—Arbitration or scheduling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、送信チャネルの送
信時刻をスケジューリングする非同期通信モード（ＡＴ
Ｍ）通信制御方法及びその装置に関し、その送信チャネ
ルが許容セルレート（ＡＣＲ：Allowed Cell Rate）で
スケジューリンクされる範囲に重複する送信チャネルを
効果的に移動するＡＴＭ通信制御方法及びその装置に関
する。
【０００２】
【従来の技術】従来、この種のＡＴＭ通信制御装置は、
非同期転送モード（ＡＴＭ：Asynchronous Transfer Mo
de）通信のサービスクラスの一つである有効ビットレー
ト（ＡＢＲ：Abailable Bit Rate）を実現するとき、デ
ータを入力してそのデータの書き込まれているアドレス
を読み出すアドレス連想メモリ（ＣＡＭ：Content Addr
essable Memory）を利用して、送信スケジューリングを
制御する方法で回路構成され、ネットワークの輻輳状態
をフィードバックして、最適な送信レートでデータ送信
を行うことを目的として用いられている。
【０００３】例えば、特開平８−２４２２３８号公報で
は、固定ビットレート（ＣＢＲ：Constant Bit Rate）
方式のソフトウェアとハードウェアを有効ビットレート
（ＡＢＲ）方式に適用することは、ソフトウェアとハー
ドウェアの両面で実際上困難であるため、ＡＢＲ方式に
適用できるＡＴＭシステム用通信制御装置を提供するも
ので、アドレス連想メモリ（ＣＡＭ）を利用して送信ス
ケジューリングを制御する回路構成する技術が記載され
ている。ＡＴＭシステム用通信制御装置には、ＡＴＭネ
ットワークに接続されたＡＴＭスイッチやＡＴＭサー
バ、ＡＴＭ端末等に備えられ、ネットワークに接続され
た物理層デバイスと、該物理層デバイスに接続された送
受信制御部と、システムバスと、システムメモリと、コ
ンピュータＣＰＵを含むホストとから構成され、送受信
制御部には、物理層デバイスとやり取りする受信部と、
送信部と、システムバスとやり取りするインターフェー
スとを有し、送信部には、送信タイミングを図るカウン
タとＣＡＭ部とが備えられている。
【０００４】図５は同公報に記載の従来のアドレス連想
メモリ（ＣＡＭ）を利用して、送信スケジューリングを
制御する回路の一例を示すブロック図である。アドレス
連想メモリ（ＣＡＭ）部５１は、物理層デバイスへの送
信部に内蔵され、ＣＡＭ部５１は複数のセルアレイを備
えたＣＡＭセルアレイ部５１１と、送信コントローラ４
０からの書き込み時のデータ又は読み出し時のデータに
変換する書込／読出アドレスを入力するアドレスデコー
ダ５１２と、送出タイミング設定のための照合レジスタ
５１３と、優先度を判別するプライオリティエンコーダ
５１４と、送信コントローラ４０からの検索／書込の指
示を判断する検索／書込モード切換部５１５と、及び設
定時刻をカウントするカウンタ５０からの時刻カウンタ
値と送信コントローラ４０からの設定時刻とを選択する
セレクタ５１６とから構成されている。また、送信コン
トローラ４０からの設定時刻をカウントするカウンタ５
０が備えられている。
【０００５】ＣＡＭ部５１は、ＣＡＭセルアレイ５１１
内に記憶されたデータと、検索パターンとして入力され
るデータが一致した場合に、記憶されたデータのあるア
ドレスを出力する。
【０００６】図５において、ＣＡＭアレイ部５１１には
各チャネル（channel）の次送出時刻（ｔ）が書込まれ
ており、複数のチャネルの次送出時刻は同一のものが存
在する場合がある。カウンタ５０はＡＴＭセルの１セル
送出する間隔でカウントアップされる。またこのカウン
タ５０は、各チャネルの送出時刻を検索する絶対時刻を
表している。カウンタ５０から出力された時刻は、セレ
クタ５１６を介してＣＡＭアレイ部５１１に入力され
る。
【０００７】カウンタ５０からの時刻とＣＡＭアレイ部
５１１に登録された各チャネルの次送出時刻が一致した
場合、照合レジスタ５１３のフラグが”１”にセットさ
れる。カウンタ５０からの絶対時刻に対して、送信しな
ければならないチャネルが複数個ある場合、照合レジス
タ５１３には複数個の”１”がセットされる。この場
合、プライオリティエンコーダ５１４はあらかじめ登録
されている各チャネルの優先度により、優先度の高いチ
ャネルだけを選択し、一致アドレス送出仮想チャネル
（ＶＣ）としてＣＡＭ部５１から出力される。この仮想
チャネル（ＶＣ）によって、送出予定のデータをそのＡ
ＴＭセルのヘッダ部に書き込んで送信部から物理層デバ
イスを通して、ＡＴＭネットワークに送出される。ここ
で優先度が低いチャネルにおいては、何も処理を行わな
いため、他の優先度の低いチャネルのセルは送出される
ことはない。
【０００８】また、特開平１０−５６４９２号公報に
は、「通信制御装置」として、ＣＡＭを用いた送信レー
ト制御回路において、同時刻に複数のチャネルをスケジ
ュールした場合、これらのチャネルの送信において優先
制御を行うには、優先度別にそれぞれのチャネルを決ま
ったアドレスに登録しなければならないという制限を無
くすため、ＣＡＭのデータ領域に送信時刻を登録する時
刻領域に加えて、優先順位を示すデータを格納するフラ
グ領域を設け、絶対時刻をカウントするタイマと、優先
度を優先度の設定を巡回するカウンタとにより、各チャ
ネルを任意のアドレスにてスケジュールすることが記載
されている。しかし、この場合も、優先度というパラメ
ータに縛られて、ＡＣＲやＭＣＲのサービス品質保証を
全うすることは困難であった。
【０００９】また、ＣＡＭを用いた他の従来例として、
同時刻にスケジューリングが許されるＡＢＲ制御回路に
おいて説明する。任意の時刻を表す送信タイマーのカウ
ントアップにより、その時刻にスケジューリングされて
いるチャネルの送信処理が行われる。複数のチャネルが
同時刻にスケジューリングされている場合、送信タイマ
ーはＣＡＭに登録されている同時刻のチャネルを全て送
信するまでカウントアップが止められ、同時刻にスケジ
ューリングされているチャネルを順次送信する。これに
より、一番先頭に送信されるチャネルの許容セルレート
（ＡＣＲ：Allowed Cell Rate）は守られることになる
が、それ以降に送信されるチャネルは、絶対時刻に対し
て正しい送信時刻で送信されることがないので、正しい
ＡＣＲを守ることができない。また、二番目以降に送信
されるチャネルのＡＣＲとＭＣＲの値が近い場合におい
て、滞ったチャネルの絶対送信間隔は最低セル間隔の最
低セルレート（ＭＣＲ：Minimum Cell Rate）を守れな
いことがある。
【００１０】この動作について、図６のタイミングチャ
ート図を用いて説明する。図６において、チャネル１
（仮想チャネル：ＶＣ１）の許容セルレート（ＡＣＲ）
は１／２、チャネル２（ＶＣ２）のＡＣＲは１／３であ
る。本来、ＶＣ１は２回に１回、ＶＣ２は３回に１回の
間隔で送信されなければならいので、ＶＣ１は絶対時刻
の”１”，”３”，”５”，”７”，”９”，”１
１”，”１３”，”１５”，”１７”，”１９”で、Ｖ
Ｃ２は”２”，”５”，”８”，”１１”，”１
４”，”１７”，”２０”で送信されるべきである。但
し、ＶＣ１とＶＣ２は絶対時刻の”５”，”１１”，”
１７”において同時刻の送信タイミングとなっている。
このため、この時刻に関わる各チャネルの送信間隔は、
２から３、３から４と変化している。このことからＶＣ
１とＶＣ２は正しいＡＣＲを守っていないことがわか
る。また、ＶＣ２のＭＣＲが１／３の場合、送信間隔が
４になった段階で最低セル間隔のＭＣＲを守れないで送
信されたことになる。
【００１１】
【発明が解決しようとする課題】上述したように、上記
従来例においては、複数のチャネルがアドレス連想メモ
リ（ＣＡＭ）部に登録されている場合において、ある絶
対時刻において同じ送信時刻のチャネルが存在すると
き、優先度の低いチャネルは送出されないことである。
それは、ある絶対時刻に対して、同じ送信時刻のチャネ
ルが複数ある場合、プライオリティエンコーダを用い
て、優先度の高いチャネルのみを送出させ、優先度の低
いチャネルは送信されないからである。送信されない場
合には当該送信部に溜め込まれるか、メモリ量をオーバ
ーした場合には廃棄されるということも起こり得る。
【００１２】また、複数のチャネルがアドレス連想メモ
リ（ＣＡＭ）に登録されている場合において、正しい送
信レートを守れないことである。また、同時に最低セル
間隔を守れないことである。すなわち、各チャネルの送
信レートは許容セルレート（ＡＣＲ）によって決められ
ており、このＡＣＲによって各チャネルの送信時刻は決
定されている。従って、同時刻にスケジューリングされ
たチャネルは順次送信されるが、滞ったチャネルの絶対
送信間隔はそのチャネルの送信レートを守ってないこと
を表し、最低セルレート（ＭＣＲ）さえもサービスを維
持できないことになる。
【００１３】また、同時刻にスケジューリングされてい
るチャネルが多数ある場合、一番最後に送信されるチャ
ネルは、同時刻にスケジューリングされているチャネル
のセル数分の遅延を生じる。これによりＡＣＲとＭＣＲ
の値が近い場合において、最低セル間隔であるＭＣＲを
守れないことがある。
【００１４】本発明は、上述したように、ＡＢＲでサー
ビスされるチャネルの送信レートは、おもに許容セルレ
ート（ＡＣＲ：Allowd Cell Rate）、最大セルレート
（ＰＣＲ：Peak Cell Rate）、最低セルレート（ＭＣ
Ｒ：Minimum Cell Rate）で制御されており、従来のＣ
ＡＭを用いた有効ビットレート（ＡＢＲ）制御装置で
は、同時刻にスケジューリングされたチャネルが複数あ
る場合、プライオリティの高いチャネルのみが送信さ
れ、プライオリティの低いチャネルは送信されることが
ないため、正しい送信レートを守れないことがあったと
いう問題点を解消することを課題とし、複数のチャネル
がＣＡＭに登録されている場合において、上記ＡＴＭシ
ステムにおけるサービスの品質（ＱＯＳ）を維持するこ
とを課題とする。
【００１５】
【課題を解決するための手段】本発明による非同期通信
モード（ＡＴＭ）通信制御方法は、送信チャネルの送信
時刻をスケジューリングする際に、その送信チャネルが
許容セルレート（ＡＣＲ：Allowed Cell Rate）でスケ
ジューリンクされる範囲で、アドレス連想メモリ（ＣＡ
Ｍ）部に登録された送信時刻を検索し、同時刻にスケジ
ューリングされている前記送信チャネルが存在する場
合、スケジューリングしようとしている前記送信チャネ
ルの前記ＡＣＲを変更させて、同時刻に複数の送信チャ
ネルをスケジュールさせないようにすることを特徴とす
る。
【００１６】また、上記ＡＴＭ通信制御方法において、
前記ＣＡＭ部は絶対タイマーによりＡＴＭセルを１セル
送信できる間隔でカウントアップする毎に検索され、送
信時刻と一致する時刻のアドレスが出力され、そのアド
レスに対応する前記チャネルの前記ＡＣＲと最低セルレ
ート（ＭＣＲ）から次送信時刻と下限次送信時刻を求
め、その時刻に対して前記ＣＡＭ部を検索し、その他の
送信チャネルの送信時刻の登録を調べ、同時刻にスケジ
ューリングされている送信チャネルがない場合に次送信
時刻をアドレスに書込み、同時刻にスケジューリングさ
れている送信チャネルがある場合に前記下限次送信時刻
まで前記ＣＡＭ部を検索し、空きがあるまで検索してス
ケジューリングを行うことを特徴とする。
【００１７】また、上記ＡＴＭ通信制御方法において、
前記絶対タイマーによるカウントアップする毎の検索
は、任意の絶対時刻によって送信される送信チャネルは
必ず一つであることを特徴とする。
【００１８】また、本発明は、送信チャネルの送信時刻
をスケジューリングする非同期通信モード（ＡＴＭ）通
信制御装置において、送信要求を受け付ける上位制御部
と、該上位制御部によって有効ビットレート（ＡＢＲ：
Available Bit Rate）の送信時刻を管理・制御するＡＢ
Ｒスケジューラとから構成され、前記上位制御部は、送
信チャネルとその送信チャネルの許容セルレート（ＡＣ
Ｒ）と、最大セルレート（ＰＣＲ）と、最低セルレート
（ＭＣＲ）と、送出すべきか否かのフラグとをテーブル
として格納する記憶手段を有し、前記ＡＢＲスケジュー
ラは、前記上位制御部の記憶手段に格納された前記ＡＣ
Ｒと前記ＭＣＲとに基づいて、次送信時刻（ｔｉｍｅ＿
ｎｅｗ）と前記送信チャネルに許される下限次送信時刻
（ｔｉｍｅ＿ｌｏｗ）とを生成し、アドレス連想メモリ
（ＣＡＭ）部内に格納された送信時刻と前記次送信時刻
とが一致する場合、前記下限次送信時刻を越えないよう
に前記送信時刻または前記次送信時刻を変更する機能を
備えることを特徴とする。
【００１９】また、上記ＡＴＭ通信制御装置において、
前記ＡＣＲスケジューラは絶対タイマーからの送信時刻
（ｔｘ＿ｔｉｍｅ）と前記上位制御部からの前記許容セ
ルレート（ＡＣＲ）、前記最低セルレート（ＭＣＲ）を
用いて、次送信時刻（ｔｉｍｅ＿ｎｅｗ）と、その送信
チャネルに許される下限次送信時刻（ｔｉｍｅ＿ｌｏ
ｗ）を求めて、検索用カウンタに出力し、前記検索用カ
ウンタは前記次送信時刻（ｔｉｍｅ＿ｎｅｗ）と前記下
限次送信時刻（ｔｉｍｅ＿ｌｏｗ）とを用いて前記ＣＡ
Ｍ部を検索し、他の送信チャネルが同時刻にスケジュー
リングされているか否かを調べ、さらに、前記上位制御
部から送信時刻と次送信時刻との検索を指示される送信
時刻／次送信時刻検索モード切替回路は、前記ＣＡＭ部
を検索する際において、前記絶対タイマーの送信時刻
（ｔｘ＿ｔｉｍｅ）を用いるか、又は前記検索用カウン
タの次送信時刻（ｔｉｍｅ＿ｎｅｗ）を用いるかを前記
上位制御部によって切替えを行い、前記上位制御部から
前記ＣＡＭ部への検索モードか又は書込モードかを指示
される検索／書込モード切替回路は、前記ＣＡＭ部を検
索するアドレス読み出しモード（ＣＡＭモード）か、前
記送信チャネルの送信時刻を更新する書き込みモード
（ＲＡＭモード）かを前記上位制御部によって切替えを
行うことを特徴とする。
【００２０】また、本発明では、チャネルの送信時刻を
スケジューリングする際に、そのチャネルが許されるＡ
ＣＲでスケジューリングされる範囲で、既にＣＡＭに登
録されている送信時刻を検索し、もし同時刻にスケジュ
ーリングされているチャネルが存在する場合、スケジュ
ーリングしようとしているチャネルのＡＣＲを変更させ
て、同時刻に複数のチャネルをスケジューリングさせな
いようにしている。これにより、チャネルのプライオリ
ティに依存することなく、全てのチャネルを正しい送信
レートで送信させることを特徴とする。
【００２１】また、本発明は、図１を参照して説明すれ
ば、絶対タイマー３はＡＴＭセルを１セル送信できる間
隔でカウントアップする。ＣＡＭ８は絶対タイマー３が
カウントアップするごとに検索され、送信時刻と一致す
るものがアドレスとして出力される。そのアドレスに対
応するチャネルのＡＣＲとＭＣＲから次送信時刻と下限
次送信時刻を求め、その時刻に対して再度ＣＡＭ８の検
索を行い、その他のチャネルの送信時刻の登録状態を調
べる。同時刻にスケジューリングされているチャネルが
ない場合、次送信時刻をアドレスに書込み、同時刻にス
ケジューリングされているチャネルがある場合、下限次
送信時刻までＣＡＭ８を検索し、空きがあるまで調べて
スケジューリングを行う。
【００２２】
【発明の実施形態】本発明による実施形態について、図
面を参照しつつ詳細に説明する。
【００２３】［第１の実施形態］ （本実施形態の構成）本発明によるＡＴＭ通信制御装置
の構成を、図１を用いて説明する。図１において、ＡＴ
Ｍ通信制御装置は、送信要求を受け付ける上位制御部９
と、該上位制御部９によって利用可能な帯域速度の有効
ビットレート（ＡＢＲ：Available Bit Rate）の送信時
刻を管理・制御するＡＢＲスケジューラ１とから構成さ
れる。上位制御部９は、送信チャネルとそのチャネルの
許容セルレート（ＡＣＲ）と、最大セルレート（ＰＣ
Ｒ）と、最低セルレート（ＭＣＲ）と、送出すべきか否
かのフラグ１１とをテーブルとして格納するレジスタま
たはＲＡＭなどの記憶領域１０を有する。
【００２４】また、ＡＢＲスケジューラ１は、上位制御
部９からスケジュール的に送出可能か否かを通知される
ＡＣＲスケジューラ２と、該ＡＣＲスケジューラ２に現
時点の時刻を示す絶対時刻を通知する絶対タイマー３
と、ＡＣＲスケジューラ２により生成された次送信時刻
（ｔｉｍｅ＿ｎｅｗ）と下限次送信時刻（ｔｉｍｅ＿ｌ
ｏｗ）とを入力する検索用カウンタ４と、上位制御系９
から送信時刻（ｔｘ＿ｔｉｍｅ）と次送信時刻（ｔｉｍ
ｅ＿ｎｅｗ）との検索を指示される送信時刻／次送信時
刻検索モード切替回路５と、上位制御系９からＣＡＭ８
に対してデータを入力したらそのデータの書き込まれて
いるアドレスを出力する検索モードか又はデータを入力
して書き込む書込モードかを指示される検索／書込モー
ド切替回路６と、検索／書込モード切替回路６の各モー
ドに従って送信時刻の重複があるかどうか等を検索され
る送信時刻を格納するＣＡＭ８と、該ＣＡＭ８からの一
致（ｈｉｔ）信号と検索用カウンタ４からの次送信時刻
（ｔｉｍｅ＿ｎｅｗ）とによりＣＡＭ８に書き込む制御
を行う書込み制御回路７と、から構成される。
【００２５】また、図１を参照すると、絶対タイマー３
はＡＴＭセルを１セル送信できる間隔でカウントアップ
する。アドレス連想メモリ部（ＣＡＭ）８のアドレス
は、各チャネルの番号に対応しており、そのデータ内容
はそのチャネルの送信時刻を表す。ＡＣＲスケジューラ
２は絶対タイマー３からの送信時刻ｔｘ＿ｔｉｍｅと上
位制御部９からのＡＣＲ、ＭＣＲを用いて、次送信時刻
（ｔｉｍｅ＿ｎｅｗ）と、そのチャネルに許される下限
次送信時刻（ｔｉｍｅ＿ｌｏｗ）を求めて、検索用カウ
ンタ４に出力する。
【００２６】検索用カウンタ４は次送信時刻（ｔｉｍｅ
＿ｎｅｗ）と下限次送信時刻（ｔｉｍｅ＿ｌｏｗ）とを
用いてＣＡＭ８を検索し、他のチャネルが同時刻にスケ
ジューリングされているかを調べる。送信時刻／次送信
時刻検索モード切替回路５はＣＡＭ８を検索する際にお
いて、絶対タイマー３の送信時刻（ｔｘ＿ｔｉｍｅ）を
用いるか、検索用カウンタ４の時刻次送信時刻（ｔｉｍ
ｅ＿ｎｅｗ）を用いるかを上位制御部９によって切替え
を行う。検索／書込モード切替回路６はＣＡＭ８を検索
するリードモード（ＣＡＭモード）か、チャネルの送信
時刻の更新するライトモード（ＲＡＭモード）かを上位
制御部９によって切替えを行う。
【００２７】書込み制御回路７はＣＡＭ８から出力され
るアドレスと一致（ｈｉｔ）と、検索用カウンタから出
力される次送信時刻（ｔｉｍｅ＿ｎｅｗ）とを用いてＣ
ＡＭ８に出力するアドレスとデータを制御する。ＣＡＭ
８のアドレスはチャネル番号を表し、そのデータ列のＭ
ＳＢの１ｂｉｔはアクティブ状態を表す。ＣＡＭ８のＭ
ＳＢの１ｂｉｔ以外のデータはそのチャネルの送信時刻
を表す。
【００２８】また、書込み制御回路７はＣＡＭ８の登録
状況を調べるために、ＣＡＭ８のデータ列の最大量子化
ビット（ＭＳＢ）の１ｂｉｔ以外をマスクし、ＭＳＢの
１ｂｉｔによるＣＡＭ８の検索を行う。上位制御部９の
内部にはそれぞれのチャネルのＡＣＲ，ＰＣＲ，ＭＣＲ
を格納する記憶領域１０を有している。また、既に送信
要求のあったチャネルかを表すフラグ１１を有してい
る。
【００２９】（本実施形態の動作）次に、図１に示すＡ
ＴＭ通信制御装置の動作について、図２と図３のフロチ
ャート図を用いて説明する。図２は上位制御部９から、
始めて送信を開始するチャネルの送信時刻を、ＣＡＭ８
に登録するときのフロチャート図である。
【００３０】上位制御部９は、チャネルの送信開始要求
の監視を行う（ステップＡ１）。もし送信開始要求があ
った場合、上位制御部９は上位制御部９内部のレジスタ
またはＲＡＭなどの記憶領域１０に対して、既に送信要
求があったチャネル（ｃｈａｎｎｅｌ）か、始めての送
信開始要求のあったチャネルかをフラグ１１を調べて把
握する（ステップＡ２）。
【００３１】もしフラグ１１が”０”ならば、始めて送
信開始要求のあったチャネルであることを表す。この場
合、書込み制御回路７に対して、ＣＡＭ８の空きアドレ
スの検索要求をし、書込み制御回路７はＣＡＭ８の検索
を行う（ステップＡ３）。
【００３２】書込み制御回路７は、ＭＳＢの最上位ｂｉ
ｔの１ｂｉｔを”０”、それ以外のｂｉｔはマスクし、
ＣＡＭ８の空きのアドレスを調べる。ＣＡＭ８の検索で
得られたアドレスは上位制御部９に出力される（ステッ
プＡ５）。
【００３３】上位制御部９は記憶領域１０に送信開始要
求のあったことを表すフラグ１１を”１”にセットす
る。同時に上位制御部９は送信開始要求のあったチャネ
ルのＡＣＲとＭＣＲを、ＡＣＲスケジューラ２に出力す
る（ステップＡ６）。
【００３４】ＡＣＲスケジューラ２は、上位制御部９か
らのＡＣＲ，ＭＣＲとでそれぞれの送信間隔を求め、絶
対タイマー３からの送信時刻（ｔｘ＿ｔｉｍｅ）とを加
算し次送信時刻（ｔｉｍｅ＿ｎｅｗ）と、ＭＣＲから求
められる下限の送信時刻（ｔｉｍｅ＿ｌｏｗ）を算出す
る（ステップＡ７）。
【００３５】検索用カウンタ４はＡＣＲスケジューラ２
からの次送信時刻（ｔｉｍｅ＿ｎｅｗ）を用いて、ＣＡ
Ｍ８を検索する（ステップＡ８）。ＣＡＭ８に登録され
ているその他のチャネルの送信時刻と次送信時刻（ｔｉ
ｍｅ＿ｎｅｗ）とで一致しているものがあるか（「＝
＝」で表現する）の有無を調べる（ステップＡ９）。
【００３６】ＣＡＭ８の検索後、次送信時刻（ｔｉｍｅ
＿ｎｅｗ）とその他のチャネルの送信時刻とが一致しな
い場合、一致（ｈｉｔ）信号は”０”となり（ステップ
Ａ１０）、書込み制御回路７によりステップＡ５で出力
された空きアドレスに対して、次送信時刻（ｔｉｍｅ＿
ｎｅｗ）をＣＡＭ８に書込む（ステップＡ１１）。同時
に、このアドレスがアクティブになったことを表すため
に、ＣＡＭ８のデータのＭＳＢの最上位ｂｉｔを”１”
にセットする。もし次送信時刻（ｔｉｍｅ＿ｎｅｗ）と
その他のチャネルの送信時刻とが一致した場合、一致
（ｈｉｔ）信号は”１”となる（ステップＡ１２）。こ
の場合、次送信時刻（ｔｉｍｅ＿ｎｅｗ）と下限次送信
時刻（ｔｉｍｅ＿ｌｏｗ）を比較し（ステップＡ１
３）、次送信時刻（ｔｉｍｅ＿ｎｅｗ）＝（ｔｉｍｅ＿
ｌｏｗ）でなければ、次送信時刻（ｔｉｍｅ＿ｎｅｗ）
に、”＋１”加算し（ステップＡ１４）、再度ステップ
Ａ９に戻りＣＡＭ８の検索を行う。
【００３７】次送信時刻（ｔｉｍｅ＿ｎｅｗ）に”＋
１”加算する動作（ステップＡ９→ステップＡ１２→ス
テップＡ１３→ステップＡ１４→ステップＡ９）を繰り
返し、他のチャネルと同時刻でない送信時刻を見つけス
ケジューリングを行う。
【００３８】もし、前述動作により、他のチャネルの送
信時刻と重ならない送信時刻が見つけられない場合、す
なわち次送信時刻（ｔｉｍｅ＿ｎｅｗ）と、下限次送信
時刻（ｔｉｍｅ＿ｌｏｗ）とが一致した場合、ステップ
Ａ５で出力された空きアドレスに対して下限次送信時刻
（ｔｉｍｅ＿ｌｏｗ）をＣＡＭ８に書込み（ステップＡ
１５）、同時に、このアドレスがアクティブになったこ
とを表すために、ＣＡＭ８のデータのＭＳＢの最上位の
１ｂｉｔを”１”にセットする。この場合、ステップＡ
１２で一致（ｈｉｔ）したアドレス、すなわち次送信時
刻（ｔｉｍｅ＿ｎｅｗ）＝（ｔｉｍｅ＿ｌｏｗ）の送信
時刻で一致（ｈｉｔ）が”１”になったアドレスに対し
て、ステップＡ５からの動作を行い、ステップＡ１２で
一致（ｈｉｔ）が”１”になったアドレスに対応するチ
ャネルの次送信時刻を変更する。
【００３９】図３はチャネルの送信動作がアクティブ状
態になり、絶対タイマー３のカウントアップによるチャ
ネルの送信動作と、そのチャネルの次送信時刻の更新を
表すフロチャート図である。
【００４０】絶対タイマー３はＡＴＭセルを１セル送信
できる間隔でカウントアップする（ステップＢ１）。絶
対タイマー３から出力される送信時刻（ｔｘ＿ｔｉｍ
ｅ）を用いて、ＣＡＭ８を検索し、送信時刻（ｔｘ＿ｔ
ｉｍｅ）の時刻で送信されるチャネルを調べる（ステッ
プＢ２）。送信時刻（ｔｘ＿ｔｉｍｅ）で送信されるチ
ャネルがある場合、一致（ｈｉｔ）信号は”１”となり
（ステップＢ４）、送信時刻（ｔｘ＿ｔｉｍｅ）で送信
されるチャネルがない場合、一致（ｈｉｔ）信号は”
０”となる（ステップＢ５）。一致（ｈｉｔ）信号が”
０”の場合は、ステップＢ１に戻り、再度ＡＴＭセルを
１セル送信できる間隔でカウントアップされた送信時刻
（ｔｘ＿ｔｉｍｅ）でＣＡＭ８の再検索が行われる。
【００４１】これ以降の動作はステップＢ６を除き、図
２で説明した送信開始要求の処理とほぼ同じである（Ｃ
１の領域）。送信時刻（ｔｘ＿ｔｉｍｅ）で送信すべき
チャネルが存在する場合、すなわち、一致（ｈｉｔ）信
号が”１”の場合、送信時刻（ｔｘ＿ｔｉｍｅ）が格納
されているデータのアドレスがＣＡＭ８から出力される
（ステップＡ５）。上位制御部９は出力されたアドレス
に対応するチャネルを把握し、そのチャネルのセルを送
出する（ステップＢ６）。
【００４２】上位制御部９は、そのチャネルが次に送信
すべき時刻を計算するために、そのチャネルのＡＣＲと
ＭＣＲをＡＣＲスケジューラ２に出力する（ステップＡ
６）。ＡＣＲスケジューラ２は上位制御部９からのＡＣ
Ｒ，ＭＣＲとでそれぞれの送信間隔を求め、絶対タイマ
ー３からの送信時刻（ｔｘ＿ｔｉｍｅ）とを加算し、Ａ
ＣＲから求められる、次に送信すべき次送信時刻（ｔｉ
ｍｅ＿ｎｅｗ）と、ＭＣＲから求められる下限の送信時
刻（ｔｉｍｅ＿ｌｏｗ）を算出する（ステップＡ７）。
検索用カウンタ４はＡＣＲスケジューラ２からの次送信
時刻（ｔｉｍｅ＿ｎｅｗ）を用いてＣＡＭ８を検索する
（ステップＡ８）。
【００４３】ＣＡＭ８に登録されているその他のチャネ
ルの送信時刻とステップＡ５で出力されたアドレスに対
応したチャネルの次送信時刻（ｔｉｍｅ＿ｎｅｗ）とで
一致しているものがあるかの有無を調べる（ステップＡ
９）。ＣＡＭ８の検索後、次送信時刻（ｔｉｍｅ＿ｎｅ
ｗ）とその他のチャネルの送信時刻とが一致しない場
合、一致（ｈｉｔ）信号は”０”となり（ステップＡ１
０）、書込み制御回路７によりステップＡ５で出力され
たアドレスに対して次送信時刻（ｔｉｍｅ＿ｎｅｗ）を
ＣＡＭ８に書込む（ステップＡ１１）。
【００４４】もし、次送信時刻（ｔｉｍｅ＿ｎｅｗ）と
その他のチャネルの送信時刻とが一致した場合、一致
（ｈｉｔ）信号は”１”となる。（ステップＡ１２）。
この場合、次送信時刻（ｔｉｍｅ＿ｎｅｗ）と下限次送
信時刻（ｔｉｍｅ＿ｌｏｗ）を比較し（ステップＡ１
３）、次送信時刻（ｔｉｍｅ＿ｎｅｗ）＝（ｔｉｍｅ＿
ｌｏｗ）でなければ、次送信時刻（ｔｉｍｅ＿ｎｅｗ）
に”＋１”加算し（ステップＡ１４）、再度ステップＡ
９に戻りＣＡＭ８の検索を行う。次送信時刻ｔｉｍｅ＿
ｎｅｗに”＋１”加算する動作（ステップＡ９→ステッ
プＡ１２→ステップＡ１３→ステップＡ１４→ステップ
Ａ９）を繰り返し、他のチャネルと同時刻でない送信時
刻を見つけスケジューリングを行う。
【００４５】もし、前述動作により他のチャネルの送信
時刻と重ならない送信時刻が見つけられない場合、すな
わち次送信時刻（ｔｉｍｅ＿ｎｅｗ）と下限次送信時刻
（ｔｉｍｅ＿ｌｏｗ）とが一致した場合、ステップＡ５
で出力されたアドレスに対して下限次送信時刻（ｔｉｍ
ｅ＿ｌｏｗ）をＣＡＭ８に書込む（ステップＡ１５）。
この場合、ステップＡ１２で一致（ｈｉｔ）したアドレ
ス、すなわち次送信時刻（ｔｉｍｅ＿ｎｅｗ）＝（ｔｉ
ｍｅ＿ｌｏｗ）の送信時刻で一致（ｈｉｔ）が”１”に
なったアドレスに対してステップＡ５からの動作を行
い、ステップＡ１２で一致（ｈｉｔ）が”１”になった
アドレスに対応するチャネルの次送信時刻を変更する。
但し、ステップＡ１５を通過したステップＡ５からの処
理の場合は、ステップＢ６の送信動作は行わない。
【００４６】［第２の実施形態］次に、本発明の第２の
実施形態によるＡＴＭ通信制御装置について、図４のフ
ロチャート図を参照して詳細に説明する。図４のフロチ
ャートは図２、図３で示されているＣ１の処理を拡張し
たものであり、図２、図３のＣ１をＣ２の処理に入れ替
えることができる。
【００４７】図４に示すＣ２のフロチャート図の前処理
Ｄ１と後処理Ｄ１９は図２、図３にＣ１に入出力される
処理を意味する。図４のフロチャートＣ２の処理を図３
のＣ１の処理に当てはめて説明する。
【００４８】絶対タイマー３のカウントアップにより、
送信時刻（ｔｘ＿ｔｉｍｅ）でＣＡＭ８が検索され、一
致（ｈｉｔ）が”１”になったアドレスaddress１を上
位制御部９に出力する（ステップＤ２）。上位制御部９
はアドレスaddress１に対応するチャネル１のＡＣＲ１
とＭＣＲ１をＡＣＲスケジューラ２に出力する（ステッ
プＤ３）。
【００４９】ＡＣＲスケジューラ２はＡＣＲ１とＭＣＲ
１から送信間隔を求め、絶対タイマー３からの送信時刻
（ｔｘ＿ｔｉｍｅ）とを加算し、次送信時刻（ｔｉｍｅ
＿ｎｅｗ）１と、下限送信時刻（ｔｉｍｅ＿ｌｏｗ）１
と、下限送信時刻（ｔｉｍｅ＿ｌｏｗ）１と次送信時刻
（ｔｉｍｅ＿ｎｅｗ）１との差であるレートマージンma
rgin１を求める（ステップＤ４）。検索用カウンタ４は
ＡＣＲスケジューラ２からの次送信時刻（ｔｉｍｅ＿ｎ
ｅｗ）１を用いて、ＣＡＭ８を検索する（ステップＤ
５）。
【００５０】ＣＡＭ８に登録されているその他のチャネ
ルの送信時刻とステップＤ２で出力されたアドレスに対
応したチャネル１の次送信時刻（ｔｉｍｅ＿ｎｅｗ）１
とで一致しているものがあるかの有無を調べる（ステッ
プＤ６）。ＣＡＭ８の検索後、次送信時刻（ｔｉｍｅ＿
ｎｅｗ）１とその他のチャネルの送信時刻とが一致しな
い場合、一致（ｈｉｔ）信号は”０”となり（ステップ
Ｄ７）、書込み制御回路７によりステップＤ２で出力さ
れたアドレスaddress１に対して次送信時刻（ｔｉｍｅ
＿ｎｅｗ）１をＣＡＭ８に書込む（ステップＤ８）。
【００５１】もし、次送信時刻（ｔｉｍｅ＿ｎｅｗ）１
とその他のチャネルの送信時刻とが一致した場合、一致
（ｈｉｔ）信号は”１”となる（ステップＤ９）。ステ
ップＤ９で一致（ｈｉｔ）が”１”になったアドレスad
dress２を上位制御部９に出力する（ステップＤ１
０）。上位制御部９はステップＤ１０のアドレスaddres
s２から、そのアドレスに対応するチャネル２のＡＣＲ
２とＭＣＲ２をＡＣＲスケジューラ２に出力する（ステ
ップＤ１１）。
【００５２】ＡＣＲスケジューラ２はＡＣＲ２とＭＣＲ
２から送信間隔を求め、絶対タイマー３からの送信時刻
（ｔｘ＿ｔｉｍｅ）とを加算し、次送信時刻（ｔｉｍｅ
＿ｎｅｗ）２と、下限送信時刻（ｔｉｍｅ＿ｌｏｗ）２
と、下限送信時刻（ｔｉｍｅ＿ｌｏｗ）２と次送信時刻
（ｔｉｍｅ＿ｎｅｗ）２との差であるレートマージンma
rgin２を求める（ステップＤ１２）。
【００５３】次送信時刻を更新しようとしているチャネ
ル１のレートマージン（レート余裕度）margin１とチャ
ネル１の次送信時刻（ｔｉｍｅ＿ｎｅｗ）１と同じ時刻
でスケジューリングされているチャネル２のレートマー
ジンmargin２とを比較し（ステップＤ１３）、チャネル
１のレートマシンmargin１がチャネル２のレートマージ
ンmargin２より大きい場合（margin１≧margin２）、図
３のステップＡ１３からステップＡ１５と同じ処理を行
う。
【００５４】もし、チャネル１のレートマージンmargin
１がチャネル２のレートマージンmargin２より小さい場
合（margin１＜margin２）、チャネル１のアドレスaddr
ess１に次送信時刻（ｔｉｍｅ＿ｎｅｗ）１をＣＡＭ８
に書込む（ステップＤ１７）。次にチャネル２の次送信
時刻（ｔｉｍｅ＿ｎｅｗ）２を”＋１”加算し、チャネ
ル２の次送信時刻ｔｉｍｅ＿ｎｅｗ２を次送信時刻（ｔ
ｉｍｅ＿ｎｅｗ）１に、チャネル２の下限次送信時刻
（ｔｉｍｅ＿ｌｏｗ）２を（ｔｉｍｅ＿ｌｏｗ）１に代
入する（ステップＤ１８）。ここで、既に送信時刻が決
まっていたチャネル２の次送信時刻を移動させるため
に、ステップＤ５にもどり、チャネル２の元の次送信時
刻（ｔｉｍｅ＿ｎｅｗ）２に”＋１”加算した新たな次
送信時刻（ｔｉｍｅ＿ｎｅｗ）１で、再度チャネル２の
再スケジューリングを行う。
【００５５】図２，図３のＣ１の処理は、一意的に送信
時刻となったチャネルのＡＣＲをＭＣＲの範囲まで変化
させ、再スケジューリングを行っている。ＡＣＲとＭＣ
Ｒの範囲が小さいということは、空きのある送信時刻の
範囲が少ないことを表している。図４のＣ２の処理では
同時刻にスケジューリングされているチャネルが存在す
る場合、お互いのレートマージンをみることで、より送
信時刻の空きがあるチャネルについて、ＡＣＲを変化さ
せ、次送信時刻の再スケジューリングを行っている。こ
れはＡＣＲとＭＣＲの範囲が小さいときに有効であり、
より柔軟性をもって送信時刻の再スケジューリングを実
現することができる。
【００５６】
【発明の効果】本発明によれば、イベントの発生したチ
ャネルのスケジューリングする機構において、既に登録
されているチャネルの送信時刻をさけて、次の送信時刻
を決定するため、異なったチャネル同志の送信時刻が一
致することはなく、これにより送信時刻が同じチャネル
において、優先度の低いチャネルが送信されないという
ことは発生せず、全てのチャネルはＡＣＲを守り、正確
なレートで送信することができるので、ＡＢＲサービス
を目的としたＡＴＭ端末装置において、正確なレートで
送信が行えることとなる。
【００５７】また、同時刻にスケジューリングされるチ
ャネルが存在することはないので、チャネルのプライオ
リティをエンコードする回路は不用となり、プライオリ
ティ・エンコーダを必要としないので、回路規模を縮小
することができる。
【図面の簡単な説明】
【図１】本発明によるＡＴＭ通信制御装置の構成ブロッ
ク図である。
【図２】本発明によるＡＴＭ通信制御装置の動作を示す
フローチャートである。
【図３】本発明によるＡＴＭ通信制御装置の動作を示す
フローチャートである。
【図４】本発明によるＡＴＭ通信制御装置の動作を示す
フローチャートである。
【図５】従来例によるＡＴＭ通信制御装置の構成ブロッ
ク図である。
【図６】従来例によるＡＴＭ通信制御装置の方式図であ
る。
【符号の説明】
１ ＡＢＲスケジューラ ２ ＡＣＲスケジューラ ３ 絶対タイマー ４ 検索用カウンタ ５ 送信時刻／次送信時刻検索モード切替回路 ６ 検索／書込モード切替回路 ７ 書込み制御回路 ８ ＣＡＭ部 ９ 上位制御部 １０ 記憶領域 ５０ カウンタ ５１ ＡＢＲスケジューラ ５１１ ＣＡＭ部
フロントページの続き (56)参考文献 特開 平８−242238（ＪＰ，Ａ) 特開 平９−149043（ＪＰ，Ａ) 特開 平10−56492（ＪＰ，Ａ) 特開 平11−88343（ＪＰ，Ａ) 特開 平10−135957（ＪＰ，Ａ) 特開 平９−214499（ＪＰ，Ａ) 特開 平11−112525（ＪＰ，Ａ) 特開 平10−215264（ＪＰ，Ａ) 特開 平10−190691（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/28 H04L 12/56

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 送信チャネルの送信時刻をスケジューリ
    ングする際に、その送信チャネルが許容セルレート（Ａ
    ＣＲ：Allowed cell Rate）でスケジューリンクされる
    範囲で、アドレス連想メモリ（ＣＡＭ）部に登録された
    送信時刻を検索し、同時刻にスケジューリングされてい
    る前記送信チャネルが存在する場合、スケジューリング
    しようとしている前記送信チャネルの前記ＡＣＲを変更
    させて、同時刻に複数の送信チャネルをスケジュールさ
    せないようにすることを特徴とする非同期通信モード
    （ＡＴＭ）通信制御方法。
  2. 【請求項２】 請求項１に記載のＡＴＭ通信制御方法に
    おいて、 前記ＣＡＭ部は絶対タイマーによりＡＴＭセルを１セル
    送信できる間隔でカウントアップする毎に検索され、送
    信時刻と一致する時刻のアドレスが出力され、そのアド
    レスに対応する前記チャネルの前記ＡＣＲと最低セルレ
    ート（ＭＣＲ）から次送信時刻と下限次送信時刻を求
    め、その時刻に対して前記ＣＡＭ部を検索し、その他の
    送信チャネルの送信時刻の登録を調べ、同時刻にスケジ
    ューリングされている送信チャネルがない場合に次送信
    時刻をアドレスに書込み、同時刻にスケジューリングさ
    れている送信チャネルがある場合に前記下限次送信時刻
    まで前記ＣＡＭ部を検索し、空きがあるまで検索してス
    ケジューリングを行うことを特徴とするＡＴＭ通信制御
    方法。
  3. 【請求項３】 請求項２に記載のＡＴＭ通信制御方法に
    おいて、 前記絶対タイマーによるカウントアップする毎の検索
    は、任意の絶対時刻によって送信される送信チャネルは
    必ず一つであることを特徴とするＡＴＭ通信制御方法。
  4. 【請求項４】 請求項２に記載のＡＴＭ通信制御方法に
    おいて、 任意の絶対時刻によって送信される送信チャネルは必ず
    一つであるため、全ての送信チャネルは滞りなく送信さ
    れ、これにより全ての送信チャネルは送信レートを守る
    ことができることを特徴とするＡＴＭ通信制御方法。
  5. 【請求項５】 送信チャネルの送信時刻をスケジューリ
    ングする非同期通信モード（ＡＴＭ）通信制御装置にお
    いて、 送信要求を受け付ける上位制御部と、該上位制御部によ
    って有効ビットレート（ＡＢＲ：Available Bit Rate）
    の送信時刻を管理・制御するＡＢＲスケジューラとから
    構成され、 前記上位制御部は、送信チャネルとその送信チャネルの
    許容セルレート（ＡＣＲ）と、最大セルレート（ＰＣ
    Ｒ）と、最低セルレート（ＭＣＲ）と、送出すべきか否
    かのフラグとをテーブルとして格納する記憶手段を有
    し、 前記ＡＢＲスケジューラは、前記上位制御部の記憶手段
    に格納された前記ＡＣＲと前記ＭＣＲとに基づいて、前
    記記憶手段から読み出される前記送信チャネルのスケジ
    ュールを設定するＡＣＲスケジューラにより次送信時刻
    （ｔｉｍｅ＿ｎｅｗ）と前記送信チャネルに許される下
    限次送信時刻（ｔｉｍｅ＿ｌｏｗ）とを生成し、アドレ
    ス連想メモリ（ＣＡＭ）部内に格納された送信時刻と前
    記次送信時刻とが一致する場合、前記下限次送信時刻を
    越えないように前記送信時刻または前記次送信時刻を変
    更する機能を備えることを特徴とするＡＴＭ通信制御装
    置。
  6. 【請求項６】 請求項５に記載のＡＴＭ通信制御装置に
    おいて、 前記ＡＣＲスケジューラは絶対タイマーからの送信時刻
    （ｔｘ＿ｔｉｍｅ）と前記上位制御部からの前記許容セ
    ルレート（ＡＣＲ）、前記最低セルレート（ＭＣＲ）を
    用いて、次送信時刻（ｔｉｍｅ＿ｎｅｗ）と、その送信
    チャネルに許される下限次送信時刻（ｔｉｍｅ＿ｌｏ
    ｗ）を求めて、検索用カウンタに出力し、 前記検索用カウンタは前記次送信時刻（ｔｉｍｅ＿ｎｅ
    ｗ）と前記下限次送信時刻（ｔｉｍｅ＿ｌｏｗ）とを用
    いて前記ＣＡＭ部を検索し、他の送信チャネルが同時刻
    にスケジューリングされているか否かを調べることを特
    徴とするＡＴＭ通信制御装置。
  7. 【請求項７】 請求項５又は６に記載のＡＴＭ通信制御
    装置において、 さらに、前記上位制御部から送信時刻と次送信時刻との
    検索を指示される送信時刻／次送信時刻検索モード切替
    回路は、前記ＣＡＭ部を検索する際において、前記絶対
    タイマーの送信時刻（ｔｘ＿ｔｉｍｅ）を用いるか、又
    は前記検索用カウンタの次送信時刻（ｔｉｍｅ＿ｎｅ
    ｗ）を用いるかを前記上位制御部によって切替えを行
    い、前記上位制御部から前記ＣＡＭ部への検索モードか又は
    書込モードかを指示される 検索／書込モード切替回路
    は、前記ＣＡＭ部を検索するアドレス読み出しモード
    （ＣＡＭモード）か、前記送信チャネルの送信時刻を更
    新する書き込みモード（ＲＡＭモード）かを前記上位制
    御部によって切替えを行うことを特徴とするＡＴＭ通信
    制御装置。
JP2408699A 1999-02-01 1999-02-01 Ａｔｍ通信制御装置とａｔｍ通信制御方法 Expired - Fee Related JP3109733B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2408699A JP3109733B2 (ja) 1999-02-01 1999-02-01 Ａｔｍ通信制御装置とａｔｍ通信制御方法
US09/494,920 US6711130B1 (en) 1999-02-01 2000-02-01 Asynchronous transfer mode data transmitting apparatus and method used therein

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2408699A JP3109733B2 (ja) 1999-02-01 1999-02-01 Ａｔｍ通信制御装置とａｔｍ通信制御方法

Publications (2)

Publication Number Publication Date
JP2000224173A JP2000224173A (ja) 2000-08-11
JP3109733B2 true JP3109733B2 (ja) 2000-11-20

Family

ID=12128595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2408699A Expired - Fee Related JP3109733B2 (ja) 1999-02-01 1999-02-01 Ａｔｍ通信制御装置とａｔｍ通信制御方法

Country Status (2)

Country Link
US (1) US6711130B1 (ja)
JP (1) JP3109733B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3526269B2 (ja) * 2000-12-11 2004-05-10 株式会社東芝 ネットワーク間中継装置及び該中継装置における転送スケジューリング方法
JP4258996B2 (ja) 2001-06-05 2009-04-30 沖電気工業株式会社 スケジューリング装置およびセル通信装置
US20030035371A1 (en) * 2001-07-31 2003-02-20 Coke Reed Means and apparatus for a scaleable congestion free switching system with intelligent control
US20060161647A1 (en) * 2004-12-22 2006-07-20 Waldemar Wojtkiewicz Method and apparatus providing measurement of packet latency in a processor
EP1858227A1 (en) * 2006-05-16 2007-11-21 THOMSON Licensing Network storage device with separated control and storage data interfaces
CN101414263B (zh) * 2007-10-17 2013-06-05 鸿富锦精密工业（深圳）有限公司 软件安装方法及防盗版模块
US20090323529A1 (en) * 2008-06-27 2009-12-31 Ericsson Inc. Apparatus with network traffic scheduler and method
US20100166007A1 (en) * 2008-12-30 2010-07-01 Jeremy Horner Advanced Elastic Time Recovery Mechanism Using Wildcard Searches
JP5653188B2 (ja) * 2009-12-21 2015-01-14 キヤノン株式会社 電源装置及び画像形成装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2288097B (en) * 1994-03-23 1998-09-23 Roke Manor Research ATM queuing and scheduling apparatus
JP3134702B2 (ja) 1995-03-03 2001-02-13 日本電気株式会社 通信制御装置及びその制御方法
JPH09149043A (ja) 1995-11-24 1997-06-06 Oki Electric Ind Co Ltd 競合多重装置
JPH09214499A (ja) 1996-01-31 1997-08-15 Fujitsu Ltd セル流量制御装置
US5748631A (en) * 1996-05-09 1998-05-05 Maker Communications, Inc. Asynchronous transfer mode cell processing system with multiple cell source multiplexing
US6058114A (en) * 1996-05-20 2000-05-02 Cisco Systems, Inc. Unified network cell scheduler and flow controller
JP2836599B2 (ja) 1996-08-09 1998-12-14 日本電気株式会社 通信制御装置
JP3157113B2 (ja) 1996-10-25 2001-04-16 沖電気工業株式会社 トラヒックシェイパー装置
US6408005B1 (en) * 1997-09-05 2002-06-18 Nec Usa, Inc. Dynamic rate control scheduler for ATM networks
JP3461110B2 (ja) 1997-09-05 2003-10-27 日本電信電話株式会社 バンド共用回路
JP3008905B2 (ja) 1997-09-30 2000-02-14 日本電気株式会社 Ａｂｒシェーパのレート制御方式
US6272109B1 (en) * 1997-11-18 2001-08-07 Cabletron Systems, Inc. Hierarchical schedules for different ATM traffic
US6167049A (en) * 1997-11-18 2000-12-26 Cabletron Systems, Inc. Non-zero minimum cell rate for available bit rate ATM service
US6501731B1 (en) * 1998-06-27 2002-12-31 Intel Corporation CBR/VBR traffic scheduler

Also Published As

Publication number Publication date
JP2000224173A (ja) 2000-08-11
US6711130B1 (en) 2004-03-23

Similar Documents

Publication Publication Date Title
US5987031A (en) Method for fair dynamic scheduling of available bandwidth rate (ABR) service under asynchronous transfer mode (ATM)
JP3872716B2 (ja) パケット出力制御装置
Stephens et al. Implementing scheduling algorithms in high-speed networks
KR100334922B1 (ko) 효율적인출력요구패킷스위치와방법
US5875173A (en) Communication control device and method for use in an ATM system operable in an ABR mode
JP3109733B2 (ja) Ａｔｍ通信制御装置とａｔｍ通信制御方法
EP1356640B1 (en) Modular and scalable switch and method for the distribution of fast ethernet data frames
US6137779A (en) Transmission rate calculation scheme using table-lookup
JP2000124953A (ja) バッファ制御方法及びバッファ制御装置
US6163827A (en) Method and apparatus for round-robin flash channel arbitration
US6657959B1 (en) Systems and methods for implementing ABR with guaranteed MCR
JPH09319671A (ja) データ伝送装置
JP3942237B2 (ja) 転送レートコントローラおよび動作方法
JP3134702B2 (ja) 通信制御装置及びその制御方法
JP3507688B2 (ja) ラウンドロビン制御装置および方法
JP3435244B2 (ja) 通信制御装置
EP0817523A2 (en) Data transmission rate control using a transmission control scheme suitable for subbands forming an entire band
JP2000022716A (ja) バックプレッシャ制御方法およびその装置
JP3099325B2 (ja) クロスバスイッチ装置及びその制御方法
US20030007494A1 (en) Method and apparatus for a traffic shaper
JP3008905B2 (ja) Ａｂｒシェーパのレート制御方式
JPH11122264A (ja) タイムスタンプ遅延制御方法及びその回路
JP3087733B2 (ja) Ａｔｍ通信制御装置
JP3072175B2 (ja) Ｕｐｃ回路
KR100238423B1 (ko) 우선순위를 고려한 패킷 교환용 폴링제어방법및 장치

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080914

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees