JPH11355304A - セルバッファおよびａｔｍノード - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、セルバッファおよびＡＴＭノード
に関し、多様なサービスクラスに柔軟に適応してサービ
ス品質が確度高く達成されることを目的とする。 【解決手段】 記憶手段と、ＱｏＳが含まれたセルを記
憶手段の記憶領域の内、そのＱｏＳに対応した記憶領域
に蓄積する蓄積制御手段と、時系列とこれらのＱｏＳと
に対応し、かつ蓄積されたセルの内、個々のＱｏＳを含
むセルの読み出し時点を示す情報が保持されるスケジュ
ール記憶手段と、セルが記憶手段に蓄積され、このセル
に含まれるＱｏＳに対応した記憶領域が空であるとき
に、その記憶領域に情報を登録する第一のスケジュール
手段と、記憶手段からセルを読み出す読み出し手段と、
読み出し時点を示す時系列に対応したスケジュール記憶
手段の記憶領域に蓄積されている情報について、ＱｏＳ
毎に読み出し周期、その偏差が許容され得る範囲で分散
をはかる第二のスケジュール手段とを備えて構成され
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＡＴＭ網におい
て、サービスクラスが個別に付与されたセルをそのサー
ビスクラス毎に蓄積しつつ、このサービスクラスに適応
した頻度や時刻に読み出すセルバッファと、そのセルバ
ッファが適用されてなるＡＴＭノードとに関する。

【０００２】

【従来の技術】近年、音声、画像、文字、グラフィック
スその他の多様な情報を生成し、あるいは処理すること
が可能であるマルチメディア対応の情報端末が広く普及
しつつある。また、このように単位時間当たりの情報量
が毎秒数キロビットないし数百メガビットに及ぶ多様な
情報の伝送については、広域に亘って安価に高速な伝送
路の敷設が可能である光伝送技術と、端末の需要に応じ
た伝送容量の予測の不確実性を見越した網設備の実現が
可能であるＡＴＭ方式とが融合することによって広帯域
ＩＳＤＮとして実現され、かつ急速に普及しつつある。

【０００３】さらに、広帯域ＩＳＤＮを構成するノード
装置には、伝送路を介して与えられた個々のセルに個別
にサービスクラスを割り付けつつこれらのセルを蓄積
し、かつ個々のサービスクラス毎設定された頻度や時刻
に読み出すことによって伝送速度が異なる複数の仮想チ
ャネルを形成するセルバッファが備えられる。図１２
は、従来のセルバッファの構成例を示す図である。

【０００４】図において、メモリ１１０-1〜１１０-N
は、ファーストイン・ファーストアウト方式に適応し、
かつ複数ＮのサービスクラスＱｏＳ１〜ＱｏＳＮに個別
に対応する。これらのメモリ１１０-1〜１１０-Nはバッ
ファメモリ１１１に内蔵され、そのバッファメモリ１１
１の書き込み入力と読み出し出力とにはそれぞれ入方路
と出方路とが接続される。サービスクラス対応部１１２
-1〜１１２-NはそれぞれサービスクラスＱｏＳ１〜Ｑｏ
ＳＮに個別に対応し、これらのサービスクラス対応部１
１２-1〜１１２-Nの出力とバッファメモリ１１１の読み
出し制御入力との間には競合制御部１１３が配置され
る。

【０００５】また、サービスクラス対応部１１２-1は、
後述する閾値ＴＨ1 が予め保持された閾値レジスタ１１
４-1と、計数入力にクロックが与えられるカウンタ１１
５-1と、これらの閾値レジスタ１１４-1およびカウンタ
１１５の-1の後段に最終段として配置された比較器１１
６-1と、一方の入力にカウンタ１１５-1の出力が直結さ
れ、かつ選択入力に比較器１１６-1の出力が接続される
と共に、出力がカウンタ１１５のロード端子に接続され
たセレクタ１１７-1と、そのセレクタ１１７-1の他方の
入力とカウンタ１１５-1の出力との段間に配置された減
算器１１８-1とから構成される。

【０００６】なお、サービスクラス対応部１１２-2〜１
１２-Nの構成については、サービスクラス対応部１１２
-1の構成と同じであるから、対応する構成要素に添え番
号がそれぞれ「２」〜「Ｎ」である同じ符号を付与する
こととし、ここではその説明および図示を省略する。こ
のような構成のセルバッファでは、バッファメモリ１１
１は、入方路から時系列の順に与えられる個々のセルに
ついて、含まれるサービスクラスを参照し、既述のメモ
リ１１０-1〜１１０-Nの内、そのサービスクラスに対応
したメモリに対する蓄積を順次行う。

【０００７】なお、上述したサービスクラスについて
は、簡単のため、図１２に示すセルバッファが備えられ
たノード装置の内部において仮想チャネル毎に割り付け
られ、かつセルヘッダのＶＣＩ(Virtual Channel Ident
ifier)フィールドに付加されると仮定する。一方、サー
ビスクラス対応部１１２-1では、閾値レジスタ１１４-1
には、サービスクラスＱｏＳ１が付与され、かつメモリ
１１０-1に蓄積されたセルが読み出されるべき周期をカ
ウンタ１１５-1の計数値ＬＢ1 の整数倍の値として示す
閾値ＴＨ1 が予め保持される。

【０００８】カウンタ１１５-1は上述したクロックを計
数し、かつ比較器１１６-1はその計数の結果として与え
られる計数値ＬＢ1 と閾値レジスタ１１４-1に保持され
た閾値ＴＨ1 とを比較する。さらに、比較器１１６-1
は、カウンタ１１５-1によって与えられた計数値ＬＢ1
が閾値ＴＨ1 を上回った時点では、その旨を示す「読み
出し要求」を競合制御部１１３に与える。

【０００９】また、減算器１１８は、カウンタ１１５-1
によって与えられる計数値ＬＢ1 と上述した閾値ＴＨ1
との差分Δ1 を定常的に求める。セレクタ１１７は、比
較器１１６-1が競合制御部１１３に対して上述した「読
み出し要求」を何ら出力していない期間にはカウンタ１
１５-1によって与えられる計数値ＬＢ1 を選択し、反対
にその「読み出し要求」を出力している期間には減算器
１１８-1によって与えられる差分Δ1 を選択する。

【００１０】さらに、カウンタ１１５にはこのようにし
てセレクタ１１７-1によって選択された計数値ＬＢ1 あ
るいは差分Δ1 がクロックの周期Ｔでロードされるの
で、上述した「読み出し要求」は一定の周期（＝Ｔ・Ｔ
Ｈ1)で競合制御部１１３に与えられる。なお、サービス
クラス対応部１１２-2〜１１２-Nにおける各部の動作に
ついては、閾値レジスタ１１４-2〜１１４-Nに予め設定
される閾値がそれぞれＴＨ2 〜ＴＨN であり、かつ減算
器１１８-2〜１１８-Nが上述した閾値ＴＨ1 に代えてそ
れぞれ閾値ＴＨ2〜ＴＨNを適用することによって差分Δ
2〜ΔNを求めるが、基本的にはサービスクラス対応部１
１２-1における既述の動作と同様であるから、ここでは
その説明を省略する。

【００１１】競合制御部１１３は、既述のクロックの周
期毎に、サービスクラス対応部１１２-1〜１１２-Nの
内、「読み出し要求」を与えるサービスクラス対応部を
識別し、このようなサービスクラス対応部の数が複数で
あるか否かを判別する。さらに、競合制御部１１３は、
この判別の結果が真である場合には、例えば、該当する
複数のサービスクラス対応部の内、割り付けられたサー
ビスクラスが最も高いサービスクラス対応部を選択し、
かつ残りのサービスクラスの識別情報を蓄積して後続す
るクロック周期に持ち越す処理を行う。

【００１２】しかし、上述した判別の結果が偽である場
合には、競合制御部１１３は、該当する単一のサービス
クラス対応部を選択する。なお、競合制御部１１３は、
先行するクロックの周期で上述したように識別情報が持
ち越されたサービスクラス対応部がある場合には、既述
の判別の結果の如何にかかわらず、これらの識別情報で
示される単一あるいは複数のサービスクラス対応部の何
れかを優先して選択し、かつ後続して「読み出し要求」
を与える全てのサービスクラス対応部の識別情報を持ち
越す。

【００１３】また、競合制御部１１３は、メモリ１１０
-1〜１１０-Nの内、このようにして選択されたサービス
クラス対応部に対応するメモリに最先に蓄積されたセル
の読み出しをバッファメモリ１１１に指示する。したが
って、入方路から時系列の順に与えられる個々のセル
は、ＡＴＭコネクションのセル速度の平均値が遅延変動
分に対する余裕度を含むと共に、上述したサービスクラ
スに対応した閾値として確保されることによって、その
サービスクラスの降順に優先的に順次出方路に送出され
る。

【００１４】なお、以下では、図１２に示すセルバッフ
ァについては、単に「リーキバケット方式のセルバッフ
ァ」という。

【００１５】

【発明が解決しようとする課題】ところで、上述したリ
ーキバケット方式のセルバッファでは、競合制御部１１
３がクロックの周期毎に既述の処理を完結しなければな
らないために、その競合制御部１１３にはサービスクラ
スの数が大きいほど高い処理速度が要求される。

【００１６】また、このような処理速度については、競
合制御部１１３に適用される半導体デバイスの技術的な
限界に起因して制約が生じ、例えば、所望のコストや消
費電力の範囲では達成されない可能性が高かった。しか
し、所望のサービスクラスの組み合わせや数については
マルチメディア通信の進展と共にさらに多様化し、かつ
複雑化する可能性が高いために、上述した課題の解決が
確度高く達成される技術が強く要望されていた。

【００１７】本発明は、多様なサービスクラスの組み合
わせおよび数に柔軟に適応し、かつ個々のサービスクラ
スについて所望のサービス品質が確度高く得られるセル
バッファおよびＡＴＭノードを提供することを目的とす
る。

【００１８】

【課題を解決するための手段】図１は、請求項１〜８に
記載の発明の原理ブロック図である。

【００１９】請求項１に記載の発明は、複数のサービス
品質に個別に対応し、かつファーストイン・ファースト
アウト方式に適応した記憶領域を有する記憶手段１１
と、複数のサービス品質の何れかを示すＱｏＳが個別に
含まれ、あるいは付加されたセルを記憶手段１１が有す
る記憶領域の内、そのサービス品質に対応した記憶領域
に蓄積する蓄積制御手段１２と、時系列および複数のサ
ービス品質に対応し、かつ記憶手段１１に蓄積されたセ
ルの内、これらのサービス品質を個別に有するセルが読
み出されるべき時点を示す情報の保持に供される記憶領
域を有するスケジュール記憶手段１３と、蓄積制御手段
１２によって何れかのセルが記憶手段１１に蓄積され、
かつスケジュール記憶手段１３の記憶領域の内、そのセ
ルに含まれ、あるいは付加されたＱｏＳに対応する記憶
領域の全てが空であるときに、この時点に対応したこの
空の記憶領域に情報を登録する第一のスケジュール手段
１４と、時系列の順に対応してスケジュール記憶手段１
３の記憶領域に登録された情報の順に、記憶手段１１の
記憶領域に蓄積されたセルを読み出す読み出し手段１５
と、記憶手段１１の記憶領域に蓄積されたセルが読み出
し手段１５によって読み出される時点で、スケジュール
記憶手段１３の記憶領域の内、その時点に共通に対応し
た記憶領域に蓄積されている情報について、それぞれ対
応するＱｏＳ毎に予め設定された読み出し周期とその読
み出し周期の偏差とが許容され得る範囲で、時系列の順
方向に分散をはかる第二のスケジュール手段１６とを備
えたことを特徴とする。

【００２０】請求項２に記載の発明は、請求項１に記載
のセルバッファにおいて、記憶手段１１の記憶領域に蓄
積され得るセルについて、個別に含まれ、あるいは付加
されるＱｏＳ毎に、読み出し手段１５によって余剰の帯
域が占有されつつ読み出されることが許容されることを
示すフラグが予め登録されたフラグ記憶手段２１を備
え、読み出し手段１５は、スケジュール記憶手段１３に
登録された情報に対応して記憶手段１１の記憶領域から
読み出されるべきセルがないときに、その記憶領域に蓄
積されているセルの内、フラグ記憶手段２１に登録され
ている有効なフラグに対応するＱｏＳを含み、あるいは
このＱｏＳが付与されたセルの何れかを読み出すことを
特徴とする。

【００２１】請求項３に記載の発明は、請求項１に記載
のセルバッファにおいて、記憶手段１１の記憶領域に蓄
積されたセルについて、読み出し手段１５が余剰の帯域
を占有しつつ読み出すことが許容されることを個別に示
すフラグが登録されたフラグ記憶手段２１Ａを備え、読
み出し手段１５は、スケジュール記憶手段１３に登録さ
れた情報に対応して記憶手段１１の記憶領域から読み出
されるべきセルがないときに、その記憶領域に蓄積され
ているセルの内、フラグ記憶手段２１Ａに登録されてい
る有効な何れかのフラグに対応するセルを読み出すこと
を特徴とする。

【００２２】請求項４に記載の発明は、請求項１ないし
請求項３の何れか１項に記載のセルバッファにおいて、
スケジュール記憶手段１３は、記憶手段１１に蓄積され
たセルの内、同一のＱｏＳを含むセルが読み出し手段１
５によって読み出される最大のインターバル値以上に相
当するサイズを有し、第一のスケジュール手段１４、読
み出し手段１５および第二のスケジュール手段１６は、
スケジュール記憶手段１３の記憶領域を時系列の順にリ
サイクリックに参照することを特徴とする。

【００２３】請求項５に記載の発明は、請求項１ないし
請求項４の何れか１項に記載のセルバッファにおいて、
第二のスケジュール手段１６は、スケジュール記憶手段
１３の記憶領域に登録されている情報について、その情
報に対応するＱｏＳに予め付与された優先度の順に分散
をはかることを特徴とする。請求項６に記載の発明は、
請求項５に記載のセルバッファにおいて、スケジュール
記憶手段１３の記憶領域に登録された個々の情報につい
て、第二のスケジュール手段１６によって分散がはから
れた時点から経過した時間を計時する計時手段３１を備
え、第一のスケジュール手段１４および第二のスケジュ
ール手段１６は、スケジュール記憶手段１３の記憶領域
に登録された情報の内、計時手段３１によって計時され
た時間がスケジュール記憶手段１３のサイズに相当する
最長時間を超えた情報を無効化する手段を有することを
特徴とする。

【００２４】請求項７に記載の発明は、請求項１ないし
請求項６の何れか１項に記載のセルバッファにおいて、
第二のスケジュール手段１６は、複数のサービスクラス
を個別に示すＱｏＳについて、スケジュール記憶手段１
３の記憶領域に登録された末尾の情報に後続し、かつ該
当するＱｏＳが含まれ、あるいは付加されたセルが読み
出し手段１５によって蓄積手段１１から読み出されるべ
き時点に対応する疑似的な情報を蓄積する手段を有し、
第一のスケジュール手段１４および第二のスケジュール
手段１６は、その第二のスケジュール手段１６によって
スケジュール記憶手段１３の記憶領域に蓄積された疑似
的な情報を検索し、かつ補完する手段を有することを特
徴とする。

【００２５】請求項８に記載の発明は、請求項１ないし
請求項７の何れか１項に記載のセルバッファにおいて、
第二のスケジュール手段１６は、スケジュール記憶手段
１３の記憶領域に蓄積され、かつ分散がはかられるべき
情報について、そのスケジュール記憶手段１３の記憶領
域の内、分散元と分散先とにそれぞれ該当する記憶領域
の内容の論理和演算を行い、この論理和演算の結果をそ
の分散先に格納することを特徴とする。

【００２６】図２は、請求項９、１０に記載の発明の原
理ブロック図である。請求項９に記載の発明は、複数の
サービス品質の何れかを示すＱｏＳが個別に含まれ、あ
るいは付加されたセルを並行して与える複数ｎの回線に
個別に対応し、かつ請求項１ないし請求項８の何れか１
項に記載された複数ｎのセルバッファ３２-1〜３２-nを
備え、複数ｎのセルバッファ３２-1〜３２-nを個別に構
成する複数ｎのスケジュール記憶手段１３-1〜１３-n
は、時系列および複数のサービス品質に併せて、複数ｎ
の回線に対応した記憶領域を有する記憶手段として形成
されたことを特徴とする。

【００２７】請求項１０に記載の発明は、請求項９に記
載のＡＴＭノードにおいて、複数ｎの回線をリサイクリ
ックに示す第一の計数値と、時系列を示す第二の計数値
との組み合わせからなり、複数ｎのスケジュール記憶手
段１３-1〜１３-nの全てについて、これらのスケジュー
ル記憶手段１３-1〜１３-nの内、何れかのスケジュール
記憶手段の記憶領域を実時間で示すアドレスを生成する
計数手段３３を備え、複数ｎのセルバッファ３２-1〜３
２-nを個別に構成する第一のスケジュール手段１４-1〜
１４-n、読み出し手段１５-1〜１５-nおよび第二のスケ
ジュール手段１６-1〜１６-nは、複数ｎのスケジュール
記憶手段１３-1〜１３-nの記憶領域の内、計数手段３３
によって生成されたアドレスに対応する記憶領域にアク
セスすることを特徴とする。

【００２８】（作用）請求項１に記載の発明にかかわる
セルバッファでは、蓄積制御手段１２は、複数のサービ
ス品質の何れかを示すＱｏＳが個別に含まれ、あるいは
付加されたセルを記憶手段１１の記憶領域の内、そのサ
ービス品質に対応し、かつファーストイン・ファースト
アウト方式に適応した記憶領域に蓄積する。

【００２９】また、第一のスケジュール手段１４は、蓄
積制御手段１２によって何れかのセルが記憶手段１１に
蓄積され、かつスケジュール記憶手段１３の記憶領域の
内、そのセルに含まれ、あるいは付加されたＱｏＳに対
応する記憶領域の全てが空であるときには、記憶手段１
１に蓄積された該当するセルが読み出されるべき時点を
示す情報をその時点に対応したこの空の記憶領域に登録
する。

【００３０】一方、読み出し手段１５は、時系列の順に
対応してスケジュール記憶手段１３の記憶領域に登録さ
れた情報の順に、上述したように記憶手段１１の記憶領
域に先行して蓄積されたセルを読み出す。さらに、第二
のスケジュール手段１６は、記憶手段１１の記憶領域に
蓄積されたセルが上述したように読み出し手段１５によ
って読み出されるべき時点には、スケジュール記憶手段
１３の記憶領域の内、その時点に共通に対応した記憶領
域に蓄積されている情報について、それぞれ対応するＱ
ｏＳ毎に予め設定された読み出し周期とその読み出し周
期の偏差とが許容され得る範囲で時系列の順方向に分散
をはかる。

【００３１】すなわち、記憶手段１１に蓄積された個々
のセルは、その蓄積が行われた時点とこの記憶手段１１
に先行して蓄積された何らかのセルが読み出された時点
とに限って、スケジュール記憶手段１３の記憶領域に登
録され、あるいは更新された情報に基づいて、対応する
サービスクラスに適応する頻度とセル遅延変動の範囲内
で確度高く順次読み出される。

【００３２】したがって、リーキバケット・アルゴリズ
ムに基づいて同様のスケジューリングが行われる従来例
に比べて、そのスケジューリングに要する処理量は大幅
に削減される。請求項２に記載の発明にかかわるセルバ
ッファでは、請求項１に記載のセルバッファにおいて、
フラグ記憶手段２１には、記憶手段１１の記憶領域に蓄
積され得るセルについて、個別に含まれ、あるいは付加
されるＱｏＳ毎に、読み出し手段１５によって余剰の帯
域が占有されつつ読み出されることが許容されることを
示すフラグが予め登録される。読み出し手段１５は、ス
ケジュール記憶１３に登録された情報に対応して記憶手
段１１の記憶領域から読み出されるべきセルがないとき
には、その記憶領域に蓄積されているセルの内、フラグ
記憶手段２１に登録されている有効なフラグに対応した
ＱｏＳを含み、あるいはこのＱｏＳが付与されたセルの
何れかを読み出す。

【００３３】すなわち、請求項１に記載のセルバッファ
と同様にしてスケジューリングに要する処理量が削減さ
れ、かつフラグ記憶手段２１に有効なフラグが登録され
たＱｏＳが含まれ、あるいは付与されたセルのみの読み
出しに余剰の帯域が割り付けられるので、セル遅延変動
が許容可能な範囲に維持されると共に、伝送効率が高く
維持される。

【００３４】請求項３に記載の発明にかかわるセルバッ
ファでは、請求項１に記載のセルバッファにおいて、フ
ラグ記憶手段２１Ａには、記憶手段１１の記憶領域に蓄
積されたセルについて、読み出し手段１５によって余剰
の帯域が占有されつつ読み出されることが許容されるこ
とを個別に示すフラグが登録される。読み出し手段１５
は、スケジュール記憶手段１３に登録された情報に対応
して記憶手段１１の記憶領域から読み出されるべきセル
がないときには、その記憶領域に蓄積されているセルの
内、フラグ記憶手段２１Ａに登録されている有効な何れ
かのフラグに対応するセルを読み出す。

【００３５】すなわち、請求項１に記載のセルバッファ
と同様にしてスケジューリングに要する処理量が削除さ
れると共に、フラグ記憶手段２１Ａに有効なフラグが登
録されたセルのみの読み出しに余剰の帯域が割り付けら
れるので、請求項２に記載のセルバッファに比べて伝送
帯域の利用が柔軟に、かつ効率的に行われる。請求項４
に記載の発明にかかわるセルバッファでは、請求項３に
記載のセルバッファにおいて、スケジュール記憶手段１
３は、記憶手段１１に蓄積されたセルの内、同一のＱｏ
Ｓを含むセルが読み出し手段１５によって読み出される
最大のインターバル値以上に相当するサイズを有し、第
一のスケジュール手段１４、読み出し手段１５および第
二のスケジュール手段１６は、このスケジュール記憶手
段１３の記憶領域を時系列の順にリサイクリックに参照
する。

【００３６】すなわち、スケジュール記憶手段１３のサ
イズが縮小化されるので、ハードウエアの規模および駆
動電力の削減がはかられる。請求項５に記載の発明にか
かわるセルバッファでは、請求項１ないし請求項４の何
れか１項に記載のセルバッファにおいて、第二のスケジ
ュール手段１６は、スケジュール記憶手段１３の記憶領
域に登録されている情報について、その情報に対応する
ＱｏＳに予め付与された優先度の順に分散をはかる。

【００３７】すなわち、請求項１に記載のセルバッファ
と同様にしてスケジューリングに要する処理量が大幅に
削減され、かつ記憶手段１１に蓄積されたセルは優先度
が高いほど早期に読み出されるので、その優先度に適応
したサービス品質に基づく伝送サービスが確度高く提供
される。

【００３８】請求項６に記載の発明にかかわるセルバッ
ファでは、請求項５に記載のセルバッファにおいて、計
時手段３１は、スケジュール記憶手段１３の記憶領域に
登録された個々の情報について、第二のスケジュール手
段１６によって分散がはかられた時点から経過した時間
を計時する。また、第一のスケジュール手段１４および
第二のスケジュール手段１６は、スケジュール記憶手段
１３の記憶領域に登録された情報の内、上述したように
計時手段３１によって計時された時間がスケジュール記
憶手段１３のサイズに相当する最長時間を超えた情報を
無効化する。

【００３９】すなわち、複数のサービスクラスの内、こ
のような最長時間を超える期間に亘って記憶手段１１に
蓄積された何れのセルにも対応するＱｏＳが含まれず、
あるいは付与されなかったサービスクラスについては、
そのＱｏＳが含まれ、あるいは付与され、かつ後続して
この記憶手段１１に蓄積されたセルが読み出されるべき
時点が新たに設定される。したがって、第一のスケジュ
ール手段１４または第二のスケジューリング手段１６に
よって先行して行われたスケジューリングに起因する無
用な揺らぎの発生は、回避される。

【００４０】請求項７に記載の発明にかかわるセルバッ
ファでは、請求項１ないし請求項６の何れか１項に記載
のセルバッファにおいて、第二のスケジュール手段１６
は、複数のサービスクラスを個別に示すＱｏＳについ
て、スケジュール記憶手段１３の記憶領域に登録された
末尾の情報に後続し、かつ該当するＱｏＳが含まれ、あ
るいは付加されたセルが読み出し手段１５によって記憶
手段１１から読み出されるべき時点に対応する疑似的な
情報を登録する。

【００４１】また、第一のスケジュール手段１４および
第二のスケジュール手段１６は、その第二のスケジュー
ル手段１６によってスケジュール記憶手段１３の記憶領
域に蓄積された疑似的な情報を検索し、かつ補完する。
すなわち、複数のサービスクラスの何れに対応するＱｏ
Ｓが含まれ、あるいは付与されるセルについても、記憶
手段１１に実際に蓄積されているか否かにかかわらず、
後続して読み出し手段１５がその記憶手段１１から読み
出すために占有すべき伝送帯域が確保されるので、これ
らのサービスクラスの伝送効率は一定に保たれる。

【００４２】請求項８に記載の発明にかかわるセルバッ
ファでは、請求項１ないし請求項７の何れか１項に記載
のセルバッファにおいて、第二のスケジュール手段１６
は、スケジュール記憶手段１３の記憶領域に蓄積され、
かつ分散がはかられるべき情報について、そのスケジュ
ール記憶手段１３の記憶領域の内、分散元と分散先とに
それぞれ該当する記憶領域の内容の論理和演算を行い、
この論理和演算の結果をその分散先に格納する。

【００４３】すなわち、スケジューリングの処理が上述
した論理和演算を行う組み合わせ回路を介して行われる
ので、ハードウエアの構成の簡略化がはかられる。請求
項９に記載の発明にかかわるＡＴＭノードでは、複数ｎ
のセルバッファ３２-1〜３２-nは、複数のサービス品質
の何れかを示すＱｏＳが個別に含まれ、あるいは付加さ
れたセルを並行して与える複数ｎの回線に個別に対応し
て備えられ、これらの構成は請求項１ないし請求項８の
何れか１項に記載されたセルバッファの構成と同じであ
る。

【００４４】また、これらのセルバッファ３２-1〜３２
-nを個別に構成する複数ｎのスケジュール記憶手段１３
-1〜１３-nは、時系列および複数のサービス品質に併せ
て、複数ｎの回線に対応した記憶領域を有する記憶手段
として構成される。すなわち、複数ｎのスケジュール記
憶手段１３-1〜１３-nが単一の手段として併合され、そ
の手段に対するアドレッシングが上述した複数ｎの回線
毎に個別に並行して行われるので、ハードウエアの構成
が簡略化されると共に、速度が異なる複数の回線の収容
が確度高く達成される。

【００４５】請求項１０に記載の発明にかかわるＡＴＭ
ノードでは、請求項９に記載のＡＴＭノードにおいて、
計数手段３３は、複数ｎの回線をリサイクリックに示す
第一の計数値と、時系列を示す第二の計数値との組み合
わせからなり、複数ｎのスケジュール記憶手段１３-1〜
１３-nの全てについて、これらのスケジュール記憶手段
１３-1〜１３-nの内、何れかのスケジュール記憶手段の
記憶領域を実時間で示すアドレスを生成する。

【００４６】また、複数ｎのセルバッファ３２-1〜３２
-nを個別に構成する第一のスケジュール手段１４-1〜１
４-n、読み出し手段１５-1〜１５-nおよび第二のスケジ
ュール手段１６-1〜１６-nは、スケジュール記憶手段１
３-1〜１３-nの記憶領域の内、上述したように計数手段
３３によって生成されたアドレスに対応する記憶領域に
アクセスする。

【００４７】すなわち、単一の計数手段３３によって並
行して実時間で与えられる第一の計数値と第二の計数値
とに応じて、これらの計数値に何ら特別な処理が施され
ることなくスケジュール記憶手段１３-1〜１３-nに対す
るアドレッシングが行われるので、請求項９に記載の発
明に比べて、ハードウエアの構成が簡略化され、かつス
ケジューリングの効率が高められる。

【００４８】

【発明の実施の形態】以下、図面に基づいて本発明の実
施形態について詳細に説明する。図３は、請求項１〜８
に記載の発明に対応した実施形態を示す図である。図に
おいて、図１２に示すものと機能および構成が同じもの
については、同じ符号を付与して示し、ここでは、その
説明を省略する。

【００４９】本実施形態と図１２に示す従来例との構成
の相違点は、サービスクラス対応部１１２-1〜１１２-N
に代えてサービスクラス対応部５０-1〜５０-Nが備えら
れ、かつ競合制御部１１３に代えて競合制御部６０が備
えられた点にある。サービスクラス対応部５０-1は、図
１２に示す閾値レジスタ１１４-1を兼ねる制御レジスタ
５１-1と、後述する予定時刻レジスタ５２-1と、図４に
示すように、メモリ１１０-1〜１１０-Nの内、該当する
サービスクラスＱｏＳ0 に対応したメモリに最先に蓄積
されたセルについて、時系列Ｔ1、Ｔ2、…、ＴXの順に読み
出されるべき時点を論理値「１」で示す２値情報が保持
され、かつ最終段に配置されたタイミングテーブル５３
-1と、これらの制御レジスタ５１-1、予定時刻レジスタ
５２-1およびタイミングテーブル５３-1に対するアクセ
スが可能であって、バッファメモリ１１１の制御出力、
そのバッファメモリ１１１に備えられたメモリ１１０-1
〜１１０-Nの最終段の出力、競合制御部６０が有する２
つの出力にそれぞれ接続された制御部５４-1とから構成
される。

【００５０】なお、サービスクラス対応部５０-2〜５０
-Nの構成については、サービスクラス対応部５０-1の構
成と同じであるので、対応する構成要素に添え番号
「２」〜「Ｎ」がそれぞれ付加された同じ符号を付与す
ることとし、ここではその図示および説明を省略する。
また、本実施形態と図１に示すブロック図との対応関係
については、バッファメモリ１１１は記憶手段１１に対
応し、制御部５４-1〜５４-Nは蓄積制御手段１２、第一
のスケジュール手段１４、第二のスケジュール手段１６
および計時手段３１に対応し、予定時刻レジスタ５２-1
〜５２-Nおよびタイミングテーブル５３-1〜５３-Nはス
ケジュール記憶手段１３に対応し、競合制御部６０は読
み出し手段１５に対応し、制御レジスタ５１-1〜５１-N
はフラグ記憶手段２１、２１Ａに対応する。

【００５１】図５は、請求項１、４〜６に記載の発明に
対応した本実施形態の動作フローチャートである。図６
は、請求項１、４〜６に記載の発明に対応した本実施形
態の動作を説明する図(1) である。図７は、請求項１、
４〜６に記載の発明に対応した本実施形態の動作を説明
する図(2) である。

【００５２】以下、図４〜図７を参照して請求項１、４
〜６に記載の発明に対応した本実施形態の動作を説明す
る。なお、以下では、サービスクラス対応部５０-1〜５
０-Nにおいて並行して行われる同様の動作については、
これらのサービスクラス対応部５０-1〜５０-Nの相違が
特に明記されることが必要でない限り、簡単のため、サ
ービスクラス対応部５０-1およびそのサービスクラス対
応部５０-1の構成要素のみに着目して説明することとす
る。

【００５３】サービスクラス対応部５０-1では、制御レ
ジスタ５１-1には既述の閾値が保持され、かつ制御部５
４-1は、タイミングテーブル５３-1および予定時刻レジ
スタ５２-1の全ての記憶領域を初期化（ここでは、簡単
のため、初期値「０」を書き込む処理であると仮定す
る。）する。また、制御部５４-1は、セルの長さに等し
い周期で離散的に時系列を認識し、タイミングテーブル
５３-1の記憶領域の内、その時系列あるいはこの時系列
に基づいて後述するように求められる時刻に対応した記
憶領域を適宜参照し、あるいは更新する。

【００５４】一方、バッファメモリ１１１では、入方路
を介して与えられる個々のセルは、メモリ１１０-1〜１
１０-Nの内、そのセルに含まれる（あるいは付与され
た）サービスクラスに対応するメモリに順次蓄積され
る。サービスクラス対応部５０-1では、制御部５４-1
は、このようにしてメモリ１１０-1〜１１０-Nの内、対
応するメモリに何らかのセルが蓄積されたとき（図６
(a)(1)) には、タイミングテーブル５３-1の記憶領域の
内、その時点以降の後続する時点と該当するサービスク
ラスとに対応した記憶領域について、論理値が「１」で
ある（後述するように、該当するサービスクラスが付与
された後続するセルが後続して送出されるべき時点を示
す。）２値情報が蓄積された記憶領域があるか否かを判
別し（図５(1))、その判別の結果が真である場合には、
何ら特別な処理を行わない。なお、このような場合に
は、メモリ１１０-1に先行して蓄積されたセルが送出さ
れるべき時点（図６(a)(2)) は、後述するように、論理
値が「１」である２値情報が格納されているタイミング
テーブル５３-1の領域のポインタとして与えられる。

【００５５】しかし、その判別の結果が偽である（メモ
リ１１０-1に先行して蓄積され、かつ該当するサービス
クラスに対応したセルの全てが既に出方路に送出された
ことを意味する。）場合には、タイミングテーブル５３
-1の記憶領域の内、この時点に対応する記憶領域に論理
値が「１」である２値情報を書き込む（図５(2)、図６
(a)(3)) 。

【００５６】競合制御部６０は、既述の周期で更新され
る時刻毎に、タイミングテーブル５３-1〜５３-Nの記憶
領域の内、その時刻に対応した全ての記憶領域に論理値
が「１」である２値情報が蓄積された記憶領域があるか
否かを判別し、その判別の結果が偽である場合には、何
ら処理を行わない。しかし、その判別の結果が真であ
り、かつ該当する記憶領域の数が「１」である場合に
は、競合制御部６０は、メモリ１１０-1〜１１０-Nの
内、この記憶領域を有するタイミングテーブルに対応し
たメモリ宛に、「最先に蓄積されたセルが送出されるべ
き旨を示す要求（以下、「送出要求」という。）」を与
える（図６(b)(1)) 。

【００５７】また、競合制御部６０は、上述した判別の
結果が真であり、かつ図７(a) に示す時刻Ｔ３のよう
に、該当する記憶領域の数が複数である場合には、これ
らの記憶領域の内、予め決められたアルゴリズムに基づ
いて何れか１つの（例えば、対応するサービスクラスが
最も高い）記憶領域を選択する。さらに、競合制御部６
０は、メモリ１１０-1〜１１０-Nの内、この記憶領域を
有するタイミングテーブルに対したメモリ宛に既述の送
出要求を与える（図６(b)(2)) と共に、残りの記憶領域
に個別に蓄積された論理値「１」の２値情報について
は、後続する時系列に対応して隣接する記憶領域に対し
てサービスクラスの降順に移す処理（以下、「競合制御
処理」という。）を施す（図６(b)(3)、図７(b)) 。

【００５８】バッファメモリ１１１では、メモリ１１０
-1〜１１０-Nの内、上述した「送出要求」が与えられた
メモリは、最先に蓄積されたセルを読み出して出方路に
送出する。また、サービスクラス対応部５０-1では、制
御部５４-1は、該当するサービスクラスについてこのよ
うな「送出要求」が送出される時点を監視し（図５
(3))、その時点には、メモリ１１０-1〜１１０-Nの内、
その「送出要求」が与えられたメモリに蓄積されている
セルの数を求める（図５(4))と共に、このセルの数が単
数である場合には、後続して出方路に送出されるべきセ
ルが何らないので、読み出し予定時刻の更新のみを行う
（図７(c))。

【００５９】しかし、そのセルの数が複数である場合に
は、制御部５４-1は、制御レジスタ５１-1に蓄積された
閾値（該当するサービスクラスのセルが読み出されるべ
き周期を示す。）に等しい時間に亘って後続する時点の
時刻（以下、「予定時刻」という。）を算出し（図５
(5))、その予定時刻を予定時刻レジスタ５２-1に格納す
る（図５(6))と共に、タイミングテーブル５３-1の記憶
領域の内、この予定時刻に対応する記憶領域に論理値が
「１」である２値情報を書き込む（図５(7)、図６(b)
(4)) 。

【００６０】このように本実施形態によれば、メモリ１
１０-1〜１１０-Nの何れかに対して書き込みや読み出し
が行われた時点に限って、所望のサービスクラスＳに対
応したタイミングテーブル５３-Sと予定時刻レジスタ５
２-Sとが適宜更新されるのず、これらのメモリ１１０-1
〜１１０-Nに先行して蓄積されたセルが出方路に送出さ
れるべき時点を決定するスケジューリングが確実に、か
つ効率的に行われると共に、これらのセルは競合調整部
６０が既述の通りに行う最終的な調整の下で順次送出さ
れる。

【００６１】すなわち、このようなスケジューリングが
上述した書き込みや読み出しが行われる時点とは非同期
に、かつ個々のサービスクラスについて並行して行われ
ていた「リーキバケット方式のセルバッファ」に比べ
て、そのスケジューリングにかかわる処理の処理量が大
幅に削減されるので、適用可能なデバイスの応答特性の
範囲において多数のサービスクラスに対する柔軟な適応
が可能となる。

【００６２】なお、本実施形態では、タイミングテーブ
ル５３-1のサイズが何ら示されていないが、そのサイズ
については、出方路に対してセルが送出されるべき最長
の周期に相当するサイズ以上であるならば、図６(c) に
示すように、有限の値(＝Ｔ)であってもよく、かつ連続
運転が要求される場合には、そのタイミングテーブル５
３-1の記憶領域がリサイクリックに参照されてもよい。

【００６３】また、このようにタイミングテーブル５３
-1〜５３-Nのサイズが有限であり、かつリサイクリック
に参照される場合には、個々のサービスクラスの後続す
るセルが出方路に送出されるべき時点を示す２値情報に
ついては、その２値情報が生成された時点から経過した
時間がこれらのタイミングテーブル５３-1〜５３-Nの個
々のサイズに相当する時間を超えた時点で、それぞれ制
御部５４-1〜５４-Nあるいは競合制御部６０によって初
期化されることによって、不正規な時点における無用な
セルの送出は回避される。

【００６４】さらに、本実施形態では、複数のサービス
クラスに対応したタイミングテーブルに「同一の時刻に
送出されるべきセルの存在を示す２値情報」が蓄積され
た場合には、これらのセルの内、個別に含まれ（あるい
は付与された）サービスクラスが最大であるセルが優先
的に送出されるスケジューリングが行われているが、こ
のような場合に優先的に送出されるべきセルの選定につ
いては、例えば、トラヒックの分布、自局、隣接する伝
送区間を含む他局の輻輳状態その他の如何なる基準に基
づいて行われてもよい。

【００６５】また、本実施形態では、個々のサービスク
ラスに対応してバッファメモリ１１１に蓄積されたセル
の数が複数であっても、これらのセルの内、最先の単一
のセルのみについて出方路に送出されるべき時点が予定
時刻レジスタ５２-1に保持されているが、タイミングテ
ーブル５３-1のサイズが大きい場合には、同様に後続す
る複数のセルが出方路に送出されるべき時点が予定時刻
レジスタ５２-1に時系列の順に蓄積されてもよい。

【００６６】図８は、請求項１〜８に記載の発明に対応
した他の実施形態を示す図である。図において、図３に
示すものと機能および構成が同じものについては、同じ
符号を付与して示し、ここではその説明を省略する。本
実施形態と図３に示す実施形態との構成の相違点は、サ
ービスクラス対応部５０-1〜５０-Nに代えてサービスク
ラス対応部８０-1〜８０-Nが備えられた点にある。

【００６７】なお、サービスクラス対応部８０-1と図３
に示すサービスクラス対応部５０-1との構成の相違点
は、制御部５４-1に代えて制御部８１-1が備えられ、か
つ予定時刻レジスタ５２-1に代えて予定時刻レジスタ８
２-1が備えられた点にある。また、サービスクラス対応
部８０-2〜８０-Nの構成については、サービスクラス対
応部８０-1の構成と同じであるから、対応する構成要素
にそれぞれ添え番号「２」〜「Ｎ」が付加された同じ符
号を付与することとし、ここではその説明を省略する。

【００６８】さらに、予定時刻レジスタ８２-1〜８２-N
は、それぞれ図４に点線で示すこように、タイミングテ
ーブル５３-1〜５３-Nと同様にして時系列およびサービ
スクラス「１」〜「Ｎ」に対応し、かつメモリ１１０-1
〜１１０-Nに蓄積されたセルが出方路に送出されるべき
時刻（ここでは、簡単のため、論理値「１」で示される
と仮定する。）を示す２値情報が格納される記憶領域と
して構成される。

【００６９】以下、図４、図７および図８を参照して請
求項１に記載の発明に対応した本実施形態の動作を説明
する。サービスクラス対応部８０-1では、制御部８１-1
は、タイミングテーブル５３-1に併せて、予定時刻レジ
スタ８２-1の全ての記憶領域を初期化（ここでは、簡単
のため、初期値「０」を書き込む処理であると仮定す
る。）する。

【００７０】また、制御部８１-1は、該当するサービス
クラスについて既述の「送出要求」が送出される時点を
監視し（図５(3))、その時点には、メモリ１１０-1〜１
１０-Nの内、その「送出要求」が与えられたメモリに蓄
積されているセルの数を求める（図５(4))と共に、その
セルの数が単数である場合には、後続して出方路に送出
されるべきセルが何らないので、特別な処理を行わない
（図７(c))。

【００７１】しかし、そのセルの数が複数である場合に
は、制御部８１-1は、既述の予定時刻を算出し（図５
(5))、予定時刻記憶レジスタ８２-1の記憶領域の内、そ
の予定時刻に対応した記憶領域に論理値が「１」である
２値情報を格納する（図５(a))と共に、タイミングテー
ブル５３-1の記憶領域の内、この予定時刻に対応する領
域に論理値が「１」である２値情報を書き込む（図５
(7)、図６(b)(4)) 。

【００７２】このように本実施形態によれば、予定時刻
レジスタ８２-1〜８２-Nがタイミングテーブル５３-1〜
５３-Nと同様の型式のテーブルとして構成されるので、
制御部８１-1〜８１-Nが行うべき処理の手順が簡略化さ
れ、かつ応答性が高められる。なお、本実施形態では、
予定時刻レジスタ８２-1とタイミングテーブル５３-1と
が別体のメモリとして構成されているが、両者が共通の
メモリに個別に確保された異なる記憶領域として形成さ
れることによってハードウエアの規模が削減され、その
メモリに対するアクセスに供されるバスが一本化されて
もよい。

【００７３】以下、請求項２に記載の発明に対応した実
施形態について説明する。本実施形態と請求項１、４〜
６に記載の発明に対応した実施形態との構成の相違点
は、図３および図８に示すように、競合制御部６０に代
えて競合制御部６０ａが備えられた点にある。競合制御
部６０ａは図示されない「余剰帯域割り付け許否レジス
タ」を有し、その「余剰帯域割り付け許否レジスタ」に
は、それぞれサービスクラス「１」〜「Ｎ」について、
それぞれ「他のサービスクラスのセルの送出に供される
ために予め確保されたが、実際に送出されるべきセルが
存在しないために空である伝送帯域」の割り付けが許容
されるか否かを示す２値情報が予め登録される。

【００７４】また、競合制御部６０ａは、請求項１、４
〜６に記載の発明に対応した実施形態と同様にして一定
の周期で更新される時刻毎に、タイミングテーブル５３
-1〜５３-Nの記憶領域の内、その時刻に対応した全ての
記憶領域に論理値が「１」である２値情報が蓄積された
記憶領域があるか否かを判別し、その判別の結果が真で
ある場合には、既述の処理を行う。

【００７５】しかし、その判別の結果が偽である場合に
は、競合制御部６０ａは、上述した「余剰帯域割り付け
許否レジスタ」に登録され、かつ論理値が「１」である
２値情報に対応したサービスクラスの内、タイミングテ
ーブル５３-1〜５３-Nに論理値が「１」である２値情報
が保持され、あるいは予定時刻レジスタ５２-1〜５２-N
（８２-1〜８２-N）に有効な予定時刻が登録されたサー
ビスクラスの何れか１つを所定のアルゴリズムに基づい
て選択する。

【００７６】さらに、競合制御部６０ａは、制御部５４
-1〜５４-N（８１-1〜８１-N）の内、このようにして選
択された１つのサービスクラスに対応する制御部にその
旨を示す通知を与える。また、制御部５４-1〜５４-N
（８１-1〜８１-N）の内、このような１つのサービスク
ラスに対応した制御部は、上述した通知を認識すると、
タイミングテーブル５３-1〜５３-Nの内、対応するタイ
ミングテーブルに先行して登録され、かつ論理値が
「１」である２値情報に対応した送出要求を繰り上げて
送出する。

【００７７】このように本実施形態によれば、セルの送
出頻度の一次的な増加が許容されるサービスクラスのセ
ルに対して余剰の帯域が柔軟に割り付けられるので、出
方路の伝送帯域が有効に利用される。なお、本実施形態
では、このような余剰の帯域が割り付けられるべきサー
ビスクラスの選定に際して適用されるべき基準が何ら示
されていないが、例えば、優先度が高いサービスクラ
ス、後続して出方路に送出されるべき時点が最先に到来
するサービスクラス、時間帯、トラヒックの分布その他
の如何なる基準が適用されてもよい。

【００７８】また、本実施形態では、「余剰帯域割り付
け許否レジスタ」がサービスクラス毎に対応した既述の
２値情報を与えるレジスタとして構成されているが、こ
のような２値情報については、例えば、メモリ１１０-1
〜１１０-Nの記憶領域にセル毎に対応して蓄積されると
共に、競合制御部６０ａによって直接参照され、あるい
はサービスクラス対応部５０-1〜５０-N（８０-1〜８０
-N）を介して参照されることによって、余剰帯域が柔軟
に、かつ有効に利用されてもよい。

【００７９】さらに、本実施形態では、サービスクラス
毎に余剰の帯域の利用が許容されるか否かを示す２値情
報が「余剰帯域割り付け許否レジスタ」に予め与えられ
ているが、このようなフラグについては、例えば、タイ
ミングテーブル５３-1の書き込みおよび読み出しに適用
されるべきポインタの値、入方路や出方路の輻輳の程度
その他の如何なる要因に応じて適宜更新されてもよい。

【００８０】また、上述した各実施形態では、メモリ１
１０-1に対して既述の「送出要求」が与えられた時点に
は、制御部５４-1、８１-1はそのメモリ１１０-1に蓄積
されているセルの数が複数である場合に限って予定時刻
を算出して予定時刻レジスタ５２-1に格納し、かつタイ
ミングテーブル５３-1の対応する記憶領域に論理値が
「１」である２値情報を書き込む処理を行っているが、
例えば、対応するサービスクラスのセルが出方路に送出
されるべき時点の揺らぎ、あるいは余剰の帯域が多くの
サービスクラスに柔軟に割り付けられることに起因する
サービス品質のバラツキが抑圧されるべき場合には、制
御部５４-1、８１-1がこのようにメモリ１１０-1に蓄積
されているセルの数が単数であっても同様の処理を行う
ことも可能である。

【００８１】さらに、上述した各実施形態では、タイミ
ングテーブル５３-1〜５３-Nに設定された２値情報が競
合制御部６０によって更新される処理の手順が示されて
いないが、論理値が「１」である２値情報が「他の記憶
領域」に移される処理については、例えば、図７(A) に
示すように、その「他の記憶領域」に先行して蓄積され
ている２値情報（論理値は通常「０」に設定されてい
る。）と移されるべき２値情報との論理和をとり、その
結果を格納する処理として実現されることによって、ハ
ードウエアの構成が簡略化されてもよい。

【００８２】図９は、請求項９に記載の発明に対応した
実施形態を示す図である。図において、図３および図８
に示すものと機能および構成が同じものについては、同
じ符号を付与して示し、ここではその説明を省略する。
本実施形態と図３に示す実施形態との構成の相違点は、
入方路および出方路が共に多重化された複数ｎの回線の
束として構成され、これらの回線に個別に対応したｎ個
のバッファメモリ１１１-1〜１１１-nがバッファメモリ
１１１に代えて備えられ、さらに、バッファメモリ１１
１-1〜１１１-nに個別に対応し、かつ図３に示す実施形
態に備えられたサービスクラス対応部５０-1〜５０-N、
競合制御部６０と構成が同じであるサービスクラス対応
部５０-11〜５０-1N、…、５０-n1〜５０-nN、競合制御
部６０-1、…、６０-nが備えられた点にある。

【００８３】なお、サービスクラス対応部５０-21〜５
０-2N、…、５０-n1〜５０-nNの構成要素については、
上述した複数ｎの回線の内、対応する回線との対応関係
を明確化するために、第一の添え番号として「１」〜
「ｎ」が付与された同じ符号を付与することとし、ここ
では、その説明および図示を省略する。また、競合制御
部６０-2〜６０-nについては、簡単のため、図示を省略
する。

【００８４】さらに、本実施形態と図２に示すブロック
図との対応関係については、サービスクラス対応部５０
-11〜５０-1N、…、５０-n1〜５０-nNおよび競合制御部
６０-1〜６０-nはセルバッファ３２-1〜３２-nに対応
し、後述するマルチメモリはスケジュール記憶手段１３
-1〜１３-nを構成する記憶手段に対応する。図１０は、
請求項９に記載の発明に対応した本実施形態の動作を説
明する図である。

【００８５】以下、図９および図１０を参照して本実施
形態の動作を説明する。本実施形態では、タイミングテ
ーブル５３-11〜５３-1N、…、５３-n1〜５３-nNは、図
９に網掛けを付して示すように、単一のメモリ（以下、
「マルチポートメモリ」という。）の記憶領域に配置さ
れ、そのマルチポートメモリが有する２ｎＮ個（あるい
は(１＋Ｎ)ｎ個）のポートを介してそれぞれ制御部５４
-11 〜５４-1N、…、５４-n1〜５４-nNと、競合制御部６
０-1〜６０-nとによって適宜参照される。

【００８６】さらに、このようなマルチポートメモリの
記憶領域には、例えば、上述した回線の数ｎが「４」で
ある場合には、図１０に示すように、時系列Ｔ１、Ｔ
２、…の順に、回線１、回線２、回線３、回線４、回線
１、…と４つの全ての回線にリサイクリックに対応し、
かつタイミングテーブル５３-11、５３-21、５３-31、５
３-41、５３-21、５３-22、…、５３−4N、５３-11の対
応する記憶領域が語の単位に配置される。

【００８７】また、制御部５４-11 〜５４-1N、…、５４
-n1〜５４-nNおよび競合制御部６０-1〜６０-nは、上述
したマルチポートメモリの記憶領域の配置に適応したア
ドレッシングおよび領域管理を行うことによって、請求
項１〜８に記載の発明に対応した実施形態と同様にし
て、タイミングテーブル５３-11、５３-21、５３-31、５
３-41、５３-21、５３-22、…、５３−4Nを適宜参照す
る。

【００８８】このように本実施形態によれば、タイミン
グテーブル５３-11、５３-21、５３-31、５３-41、５３-
21、５３-22、…、５３−4Nが既述のマルチポートメモリ
として構成され、そのマルチポートメモリの記憶領域の
内、時系列の順に参照されるべき記憶領域のアドレスを
与えるカウンタ（例えば、制御部５４-11、５４-21、５
４-31、５４-41、５４-21、５４-22、…、５４−4Nに内蔵
される。）がサービスクラス毎に個別に備えられること
によって、ハードウエアのサイズの低減がはかられると
共に、多様な伝送速度が要求される複数のサービスクラ
スに対する柔軟な適応が可能となる。

【００８９】また、本実施形態では、回線１〜回線ｎを
介して与えられるセルに付与され得るサービスクラスの
数が何れもＮとなっているが、これらのサービスクラス
にそれぞれ対応し、かつ上述したようにマルチポートメ
モリにアドレスを与えるカウンタが個別に備えられるな
らば、サービスクラスの数は如何なる値であってもよ
い。

【００９０】図１１は、請求項１０に記載の発明に対応
した実施形態を示す図である。図において、図９に示す
ものと機能および構成が同じものについては、同じ符号
を付与して示し、ここではその説明を省略する。本実施
形態と図９に示す実施形態との構成の相違点は、回線１
〜回線ｎを介して与えられセルに付与され得るサービス
クラスの数が共通の値Ｎであり、かつ出力が制御部５４
-11、５４-21、５４-31、５４-41、５４-21、５４-22、…、５
４−4Nの対応する外部計数入力に共通に接続された単一
のカウンタ１００が備えられた点にある。

【００９１】本実施形態と図２に示すブロック図との対
応関係については、カウンタ１００が計数手段３３に対
応する点を除いて、図９に示す実施形態における対応関
係と同様である。以下、図１１を参照して本実施形態の
動作を説明する。カウンタ１００は、バッファメモリ１
１１-1〜１１１-nのそれぞれについて、セルが出方路に
向けて送出されるべき周期と多重度ｎと比に等しい周期
で計時を行い、その計時の結果として計数値を出力す
る。

【００９２】制御部（５４-11、５４-21、５４-31、５４
-41）、…、（５４-1N、５４-2N、５４-3N、５４−4N）
は、このような計数値の下位オーダの値（log₂ｎビット
のビット列からなる。）がそれぞれ「０」〜「ｎ-1」で
あるときに限って、マルチポートメモリ（タイミングテ
ーブル）を参照する。また、制御部（５４-11、５４-2
1、５４-31、５４-41）、…（５４-1N、５４-2N、５４-3
N、５４−4N）は、マルチポートメモリの記憶領域の内、
このような参照の対象となるべき記憶領域については、
請求項１〜８に記載の発明に対応した実施形態における
アドレスとしてこの下位オーダに隣接する上位オーダの
値を適用することによって生成する。

【００９３】すなわち、複数ｎの回線についてこれらの
回線を介して個別に与えられるセルに含まれ、あるいは
付与され得るサービスクラスの数が等しい限り、タイミ
ングテーブル５３-11、５３-21、５３-31、５３-41、５
３-21、５３-22、…、５３−4Nに併せて、これらのタイ
ミングテーブル５３-11、５３-21、５３-31、５３-41、５
３-21、５３-22、…、５３−4Nの記憶領域の内、参照され
るべき記憶領域のアドレスは、単一のカウンタ１００に
よって与えられるアドレスに対して簡単な論理演算を施
すことによって確度高く求められる。

【００９４】したがって、本実施形態によれば、請求項
９に記載の発明に対応した実施形態に比べて、ハードウ
エアの規模の縮小化と構成の簡略化とがはかられる。な
お、本実施形態では、回線の数ｎおよびこれらの回線を
介して与えられ得るセルに含まれ、あるいは付与され得
るサービスクラスの数Ｎが共に「２」の冪乗値に設定さ
れているが、これらのサービスクラスの数が回線毎に異
なる場合であっても、例えば、カウンタ１００がその回
線を示す下位オーダの計数値とサービスクラスを示す上
位オーダの計数値との組み合わせを順次リサイクリック
に生成する場合には、本発明は確実に実現される。

【００９５】

【発明の効果】上述したように請求項１に記載の発明で
は、従来例に比べて、スケジューリングに要する処理量
の大幅な削減がはかられる。また、請求項２に記載の発
明では、セル遅延変動が許容可能な範囲に維持されつつ
伝送効率が高く維持される。

【００９６】さらに、請求項３に記載の発明では、請求
項２に記載の発明に比べて伝送帯域の利用が柔軟に、か
つ効率的に行われる。また、請求項４に記載の発明で
は、ハードウエアの規模および駆動電力の削減がはから
れる。さらに、請求項５に記載の発明では、記憶手段に
蓄積されたセルの優先度に適応したサービス品質で伝送
サービスが確度高く提供される。

【００９７】また、請求項６に記載の発明では、スケジ
ューリングに起因する無用な揺らぎの発生が回避され
る。さらに、請求項７に記載の発明では、個々のサービ
スクラスについて伝送効率が一定に保たれる。また、請
求項８に記載の発明では、ハードウエアの構成の簡略化
がはかられる。

【００９８】さらに、請求項９に記載の発明では、ハー
ドウエアの構成が簡略化されつつ速度が異なる複数の回
線の収容が確度高く達成される。また、請求項１０に記
載の発明では、請求項９に記載の発明に比べて、ハード
ウエアの構成が簡略化され、かつスケジューリングの効
率が高められる。したがって、これらの発明が適用され
た伝送系では、伝送速度や要求されるサービス品質が異
なる多様な伝送情報の伝送に供されるパスやチャネルが
安価に、かつ確度高く形成される。

【図面の簡単な説明】

【図１】請求項１〜８に記載の発明の原理ブロック図で
ある。

【図２】請求項９、１０に記載の発明の原理ブロック図
である。

【図３】請求項１〜８に記載の発明に対応した実施形態
を示す図である。

【図４】タイミングテーブルの構成を示す図である。

【図５】請求項１、４〜６に記載の発明に対応した本実
施形態の動作フローチャートである。

【図６】請求項１、４〜６に記載の発明に対応した本実
施形態の動作を説明する図(1)である。

【図７】請求項１、４〜６に記載の発明に対応した本実
施形態の動作を説明する図(2)である。

【図８】請求項１〜８に記載の発明に対応した他の実施
形態を示す図である。

【図９】請求項９に記載の発明に対応した実施形態を示
す図である。

【図１０】請求項９に記載の発明に対応した本実施形態
の動作を説明する図である。

【図１１】請求項１０に記載の発明に対応した実施形態
を示す図である。

【図１２】従来のセルバッファの構成例を示す図であ
る。

【符号の説明】

１１ 記憶手段 １２ 蓄積制御手段 １３ スケジュール記憶手段 １４ 第一のスケジュール手段 １５ 読み出し手段 １６ 第二のスケジュール手段 ２１，２１Ａ フラグ記憶手段 ３１ 計時手段 ３２ セルバッファ ３３ 計数手段 ５０，８０，１１２ サービスクラス対応部 ５１ 制御レジスタ ５２，８２ 予定時刻レジスタ ５３ タイミングテーブル ５４，８１ 制御部 ６０，６０ａ，１１３ 競合制御部 １００，１１５ カウンタ １１０ メモリ １１１ バッファメモリ １１４ 閾値レジスタ １１６ 比較器 １１７ セレクタ １１８ 減算器

───────────────────────────────────────────────────── フロントページの続き (72)発明者 朝永 博 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 瓦井 健一 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 加藤 次雄 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 天野 光治 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 重谷 昌昭 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 源田 浩一 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 土井 幸浩 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内

Claims (10)

【特許請求の範囲】
1. 【請求項１】 複数のサービス品質に個別に対応し、か
   つファーストイン・ファーストアウト方式に適応した記
   憶領域を有する記憶手段と、 前記複数のサービス品質の何れかを示すＱｏＳが個別に
   含まれ、あるいは付加されたセルを前記記憶手段が有す
   る記憶領域の内、そのサービス品質に対応した記憶領域
   に蓄積する蓄積制御手段と、 時系列および前記複数のサービス品質に対応し、かつ前
   記記憶手段に蓄積されたセルの内、これらのサービス品
   質を個別に有するセルが読み出されるべき時点を示す情
   報の保持に供される記憶領域を有するスケジュール記憶
   手段と、 前記蓄積制御手段によって何れかのセルが前記記憶手段
   に蓄積され、かつ前記スケジュール記憶手段の記憶領域
   の内、そのセルに含まれ、あるいは付加されたＱｏＳに
   対応する記憶領域の全てが空であるときに、この時点に
   対応したこの空の記憶領域に前記情報を登録する第一の
   スケジュール手段と、 前記時系列の順に対応して前記スケジュール記憶手段の
   記憶領域に登録された情報の順に、前記記憶手段の記憶
   領域に蓄積されたセルを読み出す読み出し手段と、 前記記憶手段の記憶領域に蓄積されたセルが前記読み出
   し手段によって読み出される時点で、前記スケジュール
   記憶手段の記憶領域の内、その時点に共通に対応した記
   憶領域に蓄積されている情報について、それぞれ対応す
   るＱｏＳ毎に予め設定された読み出し周期とその読み出
   し周期の偏差とが許容され得る範囲で、時系列の順方向
   に分散をはかる第二のスケジュール手段とを備えたこと
   を特徴とするセルバッファ。
2. 【請求項２】 請求項１に記載のセルバッファにおい
   て、 記憶手段の記憶領域に蓄積され得るセルについて、個別
   に含まれ、あるいは付加されるＱｏＳ毎に、読み出し手
   段によって余剰の帯域が占有されつつ読み出されること
   が許容されることを示すフラグが予め登録されたフラグ
   記憶手段を備え、 前記読み出し手段は、 スケジュール記憶手段に登録された情報に対応して前記
   記憶手段の記憶領域から読み出されるべきセルがないと
   きに、その記憶領域に蓄積されているセルの内、前記フ
   ラグ記憶手段に登録されている有効なフラグに対応する
   ＱｏＳを含み、あるいはこのＱｏＳが付与されたセルの
   何れかを読み出すことを特徴とするセルバッファ。
3. 【請求項３】 請求項１に記載のセルバッファにおい
   て、 記憶手段の記憶領域に蓄積されたセルについて、読み出
   し手段が余剰の帯域を占有しつつ読み出すことが許容さ
   れることを個別に示すフラグが登録されたフラグ記憶手
   段を備え、 前記読み出し手段は、 スケジュール記憶手段に登録された情報に対応して前記
   記憶手段の記憶領域から読み出されるべきセルがないと
   きに、その記憶領域に蓄積されているセルの内、前記フ
   ラグ記憶手段に登録されている有効な何れかのフラグに
   対応するセルを読み出すことを特徴とするセルバッフ
   ァ。
4. 【請求項４】 請求項１ないし請求項３の何れか１項に
   記載のセルバッファにおいて、 スケジュール記憶手段は、 記憶手段に蓄積されたセルの内、同一のＱｏＳを含むセ
   ルが読み出し手段によって読み出される最大のインター
   バル値以上に相当するサイズを有し、 第一のスケジュール手段、読み出し手段および第二のス
   ケジュール手段は、 前記スケジュール記憶手段の記憶領域を時系列の順にリ
   サイクリックに参照することを特徴とするセルバッフ
   ァ。
5. 【請求項５】 請求項１ないし請求項４の何れか１項に
   記載のセルバッファにおいて、 第二のスケジュール手段は、 スケジュール記憶手段の記憶領域に登録されている情報
   について、その情報に対応するＱｏＳに予め付与された
   優先度の順に分散をはかることを特徴とするセルバッフ
   ァ。
6. 【請求項６】 請求項５に記載のセルバッファにおい
   て、 スケジュール記憶手段の記憶領域に登録された個々の情
   報について、第二のスケジュール手段によって分散がは
   かられた時点から経過した時間を計時する計時手段を備
   え、 第一のスケジュール手段および第二のスケジュール手段
   は、 前記スケジュール記憶手段の記憶領域に登録された情報
   の内、前記計時手段によって計時された時間がスケジュ
   ール記憶手段のサイズに相当する最長時間を超えた情報
   を無効化する手段を有することを特徴とするセルバッフ
   ァ。
7. 【請求項７】 請求項１ないし請求項６の何れか１項に
   記載のセルバッファにおいて、 第二のスケジュール手段は、 複数のサービスクラスを個別に示すＱｏＳについて、ス
   ケジュール記憶手段の記憶領域に登録された末尾の情報
   に後続し、かつ該当するＱｏＳが含まれ、あるいは付加
   されたセルが読み出し手段によって蓄積手段から読み出
   されるべき時点に対応する疑似的な情報を蓄積する手段
   を有し、 第一のスケジュール手段および前記第二のスケジュール
   手段は、 その第二のスケジュール手段によって前記スケジュール
   記憶手段の記憶領域に蓄積された疑似的な情報を検索
   し、かつ補完する手段を有することを特徴とするセルバ
   ッファ。
8. 【請求項８】 請求項１ないし請求項７の何れか１項に
   記載のセルバッファにおいて、 第二のスケジュール手段は、 スケジュール記憶手段の記憶領域に蓄積され、かつ分散
   がはかられるべき情報について、そのスケジュール記憶
   手段の記憶領域の内、分散元と分散先とにそれぞれ該当
   する記憶領域の内容の論理和演算を行い、この論理和演
   算の結果をその分散先に格納することを特徴とするセル
   バッファ。
9. 【請求項９】 複数のサービス品質の何れかを示すＱｏ
   Ｓが個別に含まれ、あるいは付加されたセルを並行して
   与える複数ｎの回線に個別に対応し、かつ請求項１ない
   し請求項８の何れか１項に記載された複数ｎのセルバッ
   ファを備え、 前記複数ｎのセルバッファを個別に構成する複数ｎのス
   ケジュール記憶手段は、 時系列および前記複数のサービス品質に併せて、前記複
   数ｎの回線に対応した記憶領域を有する記憶手段として
   形成されたことを特徴とするＡＴＭノード。
10. 【請求項１０】 請求項９に記載のＡＴＭノードにおい
    て、 複数ｎの回線をリサイクリックに示す第一の計数値と、
    時系列を示す第二の計数値との組み合わせからなり、複
    数ｎのスケジュール記憶手段の全てについて、これらの
    スケジュール記憶手段の内、何れかのスケジュール記憶
    手段の記憶領域を実時間で示すアドレスを生成する計数
    手段を備え、 複数ｎのセルバッファを個別に構成する第一のスケジュ
    ール手段、読み出し手段および第二のスケジュール手段
    は、 前記複数ｎのスケジュール記憶手段の記憶領域の内、前
    記計数手段によって生成されたアドレスに対応する記憶
    領域にアクセスすることを特徴とするＡＴＭノード。