JPH09200222A

JPH09200222A - 共通バッファ型ａｔｍスイッチ

Info

Publication number: JPH09200222A
Application number: JP895096A
Authority: JP
Inventors: Akio Makimoto; 明生牧本; Tetsuo Kano; 哲男狩野; Takeshi Yasuda; 武史安田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1996-01-23
Filing date: 1996-01-23
Publication date: 1997-07-31

Abstract

(57)【要約】【課題】共通バッファ型ＡＴＭスイッチ特有の問題であ
る回線間の干渉を防止し、高スループットを可能とする
共通バッファ型ＡＴＭスイッチの構成方式を提供する。【解決手段】書き込みアドレスポインタメモリ１１０６
は、共通バッファ型１１０４内にリストによって格納さ
れているＡＴＭセルの最後尾に位置するＡＴＭセルの格
納アドレスを保持し、キュー中間ポインタ１１１５は、
リストの中間に位置するＡＴＭセルの格納アドレスを保
持する。ＩＡＢＦ容量モニタ１１１６は共通バッファ１
１０４の容量を監視し、容量が不足した場合、セル廃棄
制御部１１１２に対して起動命令を発行し、キュー中間
ポインタ１１１５の保持アドレスから書き込みアドレス
ポインタメモリ１１０６の保持アドレスの間に、リスト
構造によって共通バッファ１１０４内に格納されている
ＡＴＭセルを廃棄する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＡＴＭ交換機内部
におけるＡＴＭスイッチが共通バッファ方式で構成され
る場合の、回線間の干渉の防止、及び、リソースの有効
利用を可能とする共通バッファ型ＡＴＭスイッチの構成
方式に関する。

【０００２】

【従来の技術】ＡＴＭ交換機内部におけるＡＴＭスイッ
チは、複数の入力回線から入力されるＡＴＭセルを、Ａ
ＴＭセルのヘッダ部分に付与された行き先表示により、
適切な出力回線へ振り分ける機能を有する。ＡＴＭスイ
ッチのアーキテクチャは、入力バッファ型、出力バッフ
ァ型、共通バッファ型に大別することができるが、この
中で共通バッファ型ＡＴＭスイッチの概要、及び、一般
的な構成について説明する。

【０００３】従来技術による共通バッファ型ＡＴＭスイ
ッチの構成を、図１に示す。共通バッファ型ＡＴＭスイ
ッチでは、複数の入力回線１０１から入力するＡＴＭセ
ルを単一の共通バッファ１０４に一時的に格納する。こ
のとき、入力したＡＴＭセルを適切な出力回線１１１に
出力するため、ＡＴＭスイッチ内部ではＡＴＭセルのヘ
ッダに付与された行き先表示を参照し、同一の出力回線
１１１に向かうＡＴＭセルを、各出力回線１１１毎の鎖
状のリスト構造（以下、キューと称する）により共通バ
ッファ１０４内に格納する。同時に、各出力回線１１１
に対して適切なＡＴＭセルを出力するため、その出力回
線１１１に対応するキューの先頭からＡＴＭセルを取り
出し、そのＡＴＭセルを対応する出力回線１１１に出力
することにより、ＡＴＭセルのスイッチングを行う。こ
れらの機能を実現するための、共通バッファ型ＡＴＭス
イッチの動作の概要を以下に示す。

【０００４】まず、各メモリについて簡単に説明する。
共通バッファ型ＡＴＭスイッチは、各キュー毎に、キュ
ーの先頭のＡＴＭセルが格納されているアドレスを保持
する読み出しアドレスポインタメモリ（以下、ＲＡと称
する）１０７、キューの最後尾のＡＴＭセルが格納され
ているアドレスを保持する書き込みアドレスポインタメ
モリ（以下、ＷＡと称する）１０６を有する。また、キ
ューの構造を保持するための次アドレスポインタメモリ
（以下、ＮＰと称する）１０５、共通バッファの空きア
ドレスを蓄積、管理するための空きアドレスＦＩＦＯ
（以下、ＩＡＢＦと称する）１０９を、各々１個ずつ有
する。

【０００５】次に、ＡＴＭセルの共通バッファ１０４へ
の書き込みの動作とキュー構造の更新について説明す
る。図１において、入力回線１〜ｎ（１０１）から入力
されたＡＴＭセルは多重部１０２により多重され、多重
されたＡＴＭセル流は、共通バッファ部１０４およびヘ
ッダ解析部１０３に送出される。ヘッダ解析部１０３は
ＡＴＭセルのヘッダから行き先表示部を切り出し（具体
的には、図１０で示すＡＴＭセルフォーマットのＶＰＩ
の一部ＶＣＩの一部を切り出す）、その値（１〜ｎ）を
ＷＡ１０６に送出する。ＷＡ１０６は、ヘッダ解析部１
０３から受信したデータをアドレスとして、格納内容を
ＮＰ１０５に送出する。これと同時に、ＩＡＢＦ１０９
は共通バッファ１０４の空きアドレスを共通バッファ１
０４，ＷＡ１０６、および、ＮＰ１０５に送出する。共
通バッファ部１０４は、ＩＡＢＦ１０９から受信したデ
ータをアドレスとして、多重部１０２から送出されたＡ
ＴＭセルデータを格納する。ＮＰ１０５は、ＷＡ１０６
から受信したデータをアドレスとしてＩＡＢＦ１０９か
ら送出されたデータを格納する。またＷＡ１０６は、ヘ
ッダ解析部１０３から受信したデータをアドレスとして
ＩＡＢＦ１０９から送出されたデータを格納する。以上
の手順により、共通バッファ１０４へのＡＴＭセルの書
き込み、および、キュー構造の更新が完了する。この手
順を通して得られるキュー構造と各メモリの格納内容の
変化の例を、図８に示す。図８では、セル１からＮがキ
ューＸ中でリスト構造を形成しており、このキューＸに
対して、セル（Ｎ＋１）を追加する図である。

【０００６】次に、ＡＴＭセルの共通バッファからの読
み出しの動作とキュー構造の更新について説明する。図
１において、カウンタ１０８は１〜ｎの値をカウントす
る巡回カウンタであり、この１〜ｎの値は、出力回線１
１１の回線番号に対応する。カウンタ１０８の出力は、
まずＲＡ１０７に送出される。ＲＡ１０７はカウンタ１
０８から受信したデータをアドレスとして格納データを
読み出し、共通バッファ１０４およびＩＡＢＦ１０９に
送出する。共通バッファ１０４はＲＡ１０７から受信し
たデータをアドレスとして、格納しているＡＴＭセルデ
ータを読み出し、分離部１１０に送出する。ＩＡＢＦ１
０９は、ＲＡ１０７から受信したデータを空きアドレス
として格納する。またＮＰ１０５は、カウンタ１０８か
ら受信したデータをアドレスとして格納データを読み出
し、ＲＡ１０７に出力する。ＲＡ１０７は、カウンタ１
０８から受信したデータをアドレスとして、ＮＰ１０５
から受信したデータを格納する。最後に、分離部１１０
は、共通バッファ１０４から受信したＡＴＭセルデータ
を、カウンタ１０８から受信したデータに従い、対応す
る各出力回線１１１に振り分ける。以上の手順により、
共通バッファ１０４からのＡＴＭセルの読み出し、およ
び、キュー構造の更新が完了する。この手順を通して得
られるキュー構造と各メモリの格納内容の変化の例を、
図９に示す。図９では、セル１からＮがキューＸ中でリ
スト構造を形成しており、このキューＸから、セル１を
読み出す図である。

【０００７】次に、各メモリの使用例を図６、図７に示
す。図６でＮＰはキューの構造を格納するメモリであ
り、共通バッファとＮＰは同一のサイズのアドレスが割
り当てられる。共通バッファには実際のセルが格納され
るが、キュー内でこのセルの次の位置に位置するセルの
格納アドレスは、ＮＰに格納される。この関係を示す一
例を図６に示す。図６は、セルＡ−セルＢ−セルＣのキ
ュー構造を表すための、共通バッファおよびＮＰのデー
タ内容である。まず、共通バッファのアドレス０００に
は、セルＡが格納されている。キュー内でセルＡの次の
位置に位置するセルはセルＢであるが、セルＢの格納ア
ドレスは００２であるので、ＮＰのアドレス０００に
は、セルＢの格納アドレス００２が格納される。同様
に、ＮＰのアドレス００２にはセルＣの格納アドレスの
００５が格納される。ＮＰのアドレス００５には、キュ
ー内でセルＣの次の位置に位置するセルの格納アドレス
が格納されるべきであるが、セルＣがキューの最後尾の
場合、次のセルは存在しないため、ＮＰのアドレス００
５には何が格納されていてもよい。

【０００８】ＲＡ，ＷＡはそれぞれキューの先頭、最後
尾を示すメモリであるが、図７にＲＡ，ＷＡの使用法の
一例を示す。図６の場合と同様にキューの構造は、セル
Ａ−セルＢ−セルＣであり、キューの先頭をセルＡ、最
後尾をセルＣであるものとし、このキューの番号をｘ番
であるとする（ｘ番目のキューに対するＲＡ，ＷＡをそ
れぞれ、ＲＡｘ，ＷＡｘで表すものとする）。このと
き、ＲＡｘには、キューの先頭に位置するセルＡの格納
アドレス０００が格納され、ＷＡｘには、キューの最後
尾に位置するセルＣの格納アドレス００５が格納され
る。

【０００９】上記の共通バッファ方式で問題となる点
は、ある特定の出力回線に対して過剰な負荷のトラヒッ
クがかかった場合、関係のない他の出力回線のセル廃棄
率に影響を与える点、つまり、異なる回線間で干渉が発
生する可能性がある点である。以下、この問題点につい
て説明する。

【００１０】ある特定の出力回線に対して過剰な負荷の
トラヒックがかかった場合、ＡＴＭスイッチは共通バッ
ファの容量が許す限り、ＡＴＭセルを共通バッファに書
き込んでしまうため、その出力回線に対応するキューの
キュー長が長くなり、共通バッファの容量の大部分がこ
のキューに属するＡＴＭセルに占有されてしまう場合が
ある。そのような状態で、他の出力回線に出力されるＡ
ＴＭセルが入力されると、その出力回線に出力されるＡ
ＴＭセルのキューのキュー長は短いにもかかわらず、共
通バッファの容量が不足しているため、その入力ＡＴＭ
セルが廃棄されてしまう場合がある。つまり、ある特定
出力回線への過剰な負荷のトラヒックが、関係のない他
の出力回線のセル廃棄率に影響を及ぼす可能性が考えら
れる。

【００１１】この問題を解決するために一般的に用いら
れている方法は、各出力回線毎のキューのキュー長の最
大値を指定するためのキュー長しきい値を設定し、実際
のキュー長がこのキュー長しきい値に達した場合、それ
以上のＡＴＭセルのキューへの追加を許容せず、入力さ
れるＡＴＭセルの廃棄を行う方法である。この方式につ
いては、たとえば「帯域制御機能を有するＡＴＭスイッ
チングシステム」（電子情報通信学会論文誌 vol.J76-B
-I N011 pp.801-808)に掲載されている。この方式を取
り入れた共通バッファ型ＡＴＭスイッチの構成を図２に
示す。本図は、図１に対して、キュー長モニタメモリ
（図中ではＱＬＭと表記）とキュー長しきい値メモリ
（図中ではＱＴＨＭと表記）が追加された形となってい
る（図２で必要な配線を一部省略している。ＱＬＭ，Ｑ
ＴＨＭの周辺については図１６に示す。）。ＱＬＭは、
各キューのキュー長をモニタする。具体的には、ＡＴＭ
セルをキューに追加したとき、そのキューのキュー長を
インクリメントと、ＡＴＭセルをキューから読み出した
とき、そのキューのキュー長をデクリメントとする。ま
た、ＱＴＨＭは、各キューのキュー長しきい値を格納す
る（この値は、上位プロセッサから書き込む）。ＡＴＭ
セルが共通バッファに到着したとき、そのＡＴＭセルが
追加されるべきキューのキュー長とキュー長しきい値を
比較し、キュー長がキュー長しきい値を超過している場
合、そのＡＴＭセルのキューへの追加を許容しないこと
により、キュー長がキュー長しきい値を超過することを
防止する。図３、図４に、図２および図１６で示す共通
バッファ型ＡＴＭスイッチのキュー構造更新の動作フロ
ーを示す。図３は、キューへのＡＴＭセルの書き込みの
フローであり、図４は、キューからのＡＴＭセルの読み
出しのフローである。

【００１２】

【発明が解決しようとする課題】上記、従来の技術で説
明した、しきい値を設定する方法では共通バッファの全
体の容量に余裕がある場合でもＡＴＭセルを廃棄してし
まう可能性があり、共通バッファ型ＡＴＭスイッチのバ
ッファリソースを十分に利用することができない、とい
う点が問題となる。

【００１３】本発明の目的は、ある特定出力回線への過
剰なトラヒックが他の出力回線のセル廃棄率に対して影
響を与えることなく、かつ、共通バッファ型ＡＴＭスイ
ッチのバッファリソースを十分に利用することが可能な
共通バッファ制御方式を提供することにある。

【００１４】次に、第二の問題点について説明する。デ
ータ系の情報をＡＴＭで転送する場合、まずデータ情報
はパケット（パケットは可変長。パケットごとに長さが
異なる。）と呼ばれる単位に区切られ、さらにこのパケ
ットは、ＡＴＭ網の入り口で４８バイトごとに区切られ
る。この区切られた４８バイトに対しては、行き先情報
などを含むヘッダと呼ばれる５バイトが付加され、５３
バイトの固定長となりＡＴＭ網内を転送される（この５
３バイトの情報を、ＡＴＭセルと呼んでいる）。同一パ
ケットに属するＡＴＭセルは、ＡＴＭ網の出口でヘッダ
の除去を行った後組み立てられ、パケットを再生する。
このとき、あるパケットに属するＡＴＭセルがＡＴＭ網
内で１セルでも廃棄されると、そのパケットは、ＡＴＭ
網の出口での再生ができなくなり、パケット全体が廃棄
されてしまうことになる。つまり、ＡＴＭ網内でデータ
系パケットに属するＡＴＭセルが１セルでも廃棄された
場合、そのパケットに属する他のＡＴＭセルは転送して
も意味がないということになる。本発明では、データ系
パケットに属するＡＴＭセルをまとめて廃棄する方法を
提供する。

【００１５】

【課題を解決するための手段】上記課題を解決するため
に、各出力回線に対応するＡＴＭセルのキュー毎に、キ
ューの構造を格納する第一のメモリと、キューの先頭に
位置するＡＴＭセルの格納アドレスを格納する第二のメ
モリと、キューの最後尾に位置するＡＴＭセルの格納ア
ドレスを格納する第三のメモリと、キューの中間に位置
するＡＴＭセルの格納アドレスを格納する第四のメモリ
を設ける。さらに、第三のメモリに格納されたアドレス
と第四のメモリに格納されたアドレスの間にリスト構造
によって共通バッファに格納されているＡＴＭセルを廃
棄する手段を設ける。ここで、第四のメモリは、以下
（１），（２）のいずれかの方法で動作するものとす
る。また、セルを廃棄する手段は、共通バッファ全体の
容量が不足した場合に起動されるものとする。

【００１６】(１)上記の他に、キューのキュー長の暫定
的しきい値を保持する第五のメモリを各キュー毎に持
ち、第四のメモリは、キューの先頭から数えてしきい値
の位置にあるＡＴＭセルの格納アドレスを格納する。た
だし、キュー長の暫定的しきい値が、実際のキュー長よ
りも大きい場合、第四のメモリはキューの最後尾に位置
するＡＴＭセルの格納アドレスを格納する。

【００１７】(２)上記の他に、パケットの先頭に位置す
るＡＴＭセルを認知する手段を設け、第四のメモリは、
パケットの先頭に位置するＡＴＭセルが格納されている
アドレスを格納する。ただし、パケットの先頭に位置す
るＡＴＭセルが共通バッファ内に存在しない場合、第四
のメモリはキューの先頭に位置するＡＴＭセルの格納ア
ドレスを格納する。

【００１８】上記手段により、ある特定の出力回線に対
して過剰な負荷のトラヒックがかかっている場合でも、
共通バッファの空き容量が不足しない限りＡＴＭセルを
共通バッファに書き込むため、全体のトラヒック量が小
さく、共通バッファ内の空き容量が十分多く存在する場
合は、過剰な負荷のトラヒックがかかっている回線のＡ
ＴＭセルを廃棄することなく転送することが可能であ
る。逆に、共通バッファ内の全体の空き容量の不足によ
り他出力回線のＡＴＭセルの損失が発生しそうな場合は
これを検出し、過剰な負荷のトラヒックがかかっている
出力回線のセルを廃棄することにより、未然に他出力回
線のＡＴＭセルの損失を回避する。

【００１９】さらに、１本の出力回線が１本のバーチャ
ルチャネル（以下、ＶＣと称する）を含む場合（つま
り、出力回線内に複数のＶＣが多重されていない場
合）、上記前述の第四のメモリが（２）の動作をするこ
とにより、共通バッファの空き容量が不足した場合、ひ
とつのパケットに属する複数のＡＴＭセルをまとめて廃
棄することが可能となる。これにより、エンド・エンド
の品質を劣化させることなく、輻輳状態から自律的に回
避することが可能となる。

【００２０】

【発明の実施の形態】図１１に本発明の共通バッファ型
ＡＴＭスイッチの第一の構成を示す。ただし、本図中で
は必要な配線を一部省略している（詳細は図１７および
図２０で説明する）。図１１で示す共通バッファ型ＡＴ
Ｍスイッチは、請求項１・２・３に対応するものであ
る。図１１で、多重部、共通バッファ部、ヘッダ解析
部、ＮＰ、ＷＡ、ＲＡ、カウンタ、ＩＡＢＦ、分離部の
動作は図１と同様であるので、この部分の動作について
は説明を省略する。また、本図中のキュー中間ポインタ
メモリ（図中ではＱＰと表記）は、各キューの、先頭か
ら数えてキュー長しきい値の位置に位置するＡＴＭセル
の格納アドレスを格納するメモリであるが、実際のキュ
ー長がキュー長しきい値よりも小さい場合は、ＱＰは、
キューの最後尾に位置するＡＴＭセルの格納アドレスを
格納する（つまり、ＷＡの格納内容と同一のデータを格
納する）。ＩＡＢＦ容量モニタ部（図中ではＩＡＢＦ
ＭＯＮと表記)は共通バッファの残容量を監視し、残容
量が不足した場合、セル廃棄制御部に対して起動信号を
送出する。セル廃棄制御部は、共通バッファの残容量が
不足した場合、前述の通りＩＡＢＦ容量モニタ部から起
動信号を受信し、共通バッファ内のＡＴＭセルを廃棄す
るために起動される。この廃棄動作のフローを図１５に
示す。この動作により、キュー長しきい値を越えて共通
バッファ内に格納されたＡＴＭセルを共通バッファ内か
ら廃棄することが可能である。廃棄動作によるキュー構
造の変化を図１９に示す。本図は、廃棄動作によりキュ
ー１からセル１−６，１−７が廃棄され、キュー２から
セル２−５が廃棄されることを示している。また、共通
バッファへのＡＴＭセル書き込みのシーケンスを、図１
２に示す。また、共通バッファからのＡＴＭセル読み出
しのシーケンスを、図１３に示す。

【００２１】次に、上記動作を実現するために必要な機
能ブロックを図２０および図１７に示す。図２０はキュ
ー中間ポインタメモリの周辺について示し、図１７は廃
棄制御部の詳細を示す。まず、キュー中間ポインタメモ
リ周辺について、図２０を用いて説明する。

【００２２】ヘッダ解析部２００１は、ＡＴＭスイッチ
に到着したＡＴＭセルの行き先表示部を切り出し、セレ
クタ部に送出する。カウンタ２００２は、１〜ｎ（ｎは
キューの本数）を巡回的にカウントするカウンタであ
り、この値はキューの番号を意味する。タイミング制御
部２００４は、共通バッファへの書き込みのタイミング
時には“０”を出力し、共通バッファからの読み出しの
タイミング時には、“１”を出力する。セレクタ２００
３は、タイミング制御部２００４からの信号によりセレ
クタ動作を行うセレクタであり、共通バッファへの書き
込みのタイミング時には、ヘッダ解析部２００１からの
データを選択し、共通バッファからの読み出しのタイミ
ング時には、カウンタ２００２からデータを選択する。
セレクタ２００３の出力は、ＱＴＨＭ２００５，ＱＬＭ
２００６，ＷＡ２００７，ＱＰ２００８のアドレスに入
力され、それぞれのメモリはこのアドレスに格納されて
いるデータを読み出し、出力する。ＱＴＨＭ２００５の
出力とＱＬＭ２００６の出力は、比較器２００９（図中
ではＣＭＰと略記）に入力される。比較器２００９の出
力はセレクタ２０１０，２０１２のセレクト信号となっ
ており、ＱＬＭ２００６のデータがＱＴＨＭ２００５の
データよりも大きい場合、セレクタ２０１０は、ＱＰ２
００８からのデータを選択し、セレクタ２０１２は、Ｎ
Ｐ２０１１からのデータを選択する。逆に、ＱＬＭ２０
０６のデータがＱＴＨＭ２００５のデータ以下の場合、
セレクタ２０１０，２０１２ともに、ＷＡ２００７から
のデータを選択する。最後に、セレクタ２０１３は、タ
イミング制御部２００４からの信号によりセレクタ動作
を行い、共通バッファへの書き込みのタイミング時に
は、セレクタ２０１０からのデータを選択し、共通バッ
ファからの読み出しのタイミング時には、セレクタ２０
１２からのデータを選択する。セレクタ２０１３から出
力されたデータは、ＱＰ２００８に送出され、格納され
る。

【００２３】以上の動作により、次に示す結果となる。

【００２４】(１)共通バッファへのＡＴＭセル書き込み
サイクルのときキューのキュー長がキュー長しきい値よりも大きい場
合、ＱＰには、ＱＰが以前に保持していたデータを格納
する。（ＱＰの保持内容は変化しない。）キューのキュ
ー長がキュー長しきい値以下の場合、ＱＰには、ＷＡの
格納内容がコピーされる。

【００２５】(２)キューのキュー長がキュー長しきい値
よりも大きい場合、ＱＰには、ＱＰの出力データをアド
レスとして読み出したＮＰの出力データが格納される。

【００２６】キューのキュー長がキュー長しきい値以下
の場合、ＱＰには、ＷＡの格納内容がコピーされる。

【００２７】次に、図１７を用いてセル廃棄制御部の詳
細について説明する。セル廃棄制御部１７０１は、カウ
ンタ１７０２、変化検出部１７０８、レジスタ１７０
９，１７１０、セレクタ１７１１、比較器１７１２，１
７１３、ＯＲ回路１７１４から構成される。まず、共通
バッファの容量が不足し、セル廃棄制御部１７０１にセ
ル廃棄動作開始命令が発行されると、カウンタ１７０２
が動作を開始する。カウンタ１７０２は１〜ｎ（ｎはキ
ューの本数）をカウントするカウンタであり、この値は
キューの番号を意味する。カウンタ１７０２は、このキ
ュー番号をＱＰ１７０３およびＷＡ１７０５に送出す
る。ＱＰ１７０３，ＷＡ１７０５は、カウンタ１７０２
から受信したデータをスドレスとして、格納データを出
力する。ＱＰ１７０３，ＷＡ１７０５から出力されたデ
ータは、比較器１７１２に入力され、両データが等しい
場合、カウンタ１７０２にインクリメント信号が送出さ
れ、そのキューの処理を終了する。逆に、両データが等
しくない場合、ＱＰ１７０３の出力データはレジスタ１
７０９に格納される。セレクタ１７１１は、変化検出部
１７０８からの信号によりセレクタ動作を行うが、カウ
ンタ起動直後、および、カウンタインクリメント直後は
レジスタ１７０９からのデータを選択し、ＮＰ１７０４
に送出する。ＮＰ１７０４は、セレクタから受信したデ
ータをアドレスとして格納データを読み出し、読み出し
たデータをレジスタ１７１０、比較器１７１３、バッフ
ァ１７０７に送出する。バッファ１７０７は、廃棄動作
による空きアドレスと、共通バッファ読み出しによる空
きアドレスの双方をＩＡＢＦ１７０６に格納するために
存在する。バッファ１７０７に対して、ＮＰ１７０４か
らのデータと読み出し後アドレスが同時に到着した場
合、いずれかを一時バッファ１７０７に格納し、他方を
ＩＡＢＦ１７０６に出力する。比較器１７１３は、ＮＰ
１７０４からの出力とＷＡ１７０５からの出力を比較
し、両データが等しい場合、カウンタ１７０２に対して
インクリメント信号が送出され、そのキューの処理を終
了する。あるキューの処理が終了したとき、ＷＡ１７０
５には、ＱＰ１７０３に格納されていたデータが格納さ
れる。以上の処理を繰り返し、カウンタ１７０２が１〜
ｎまで一周すると、廃棄処理が終了する。

【００２８】次に、図１４に本発明の共通バッファ型Ａ
ＴＭスイッチの、第二の構成を示す。ただし本図では、
必要な配線を一部省略している（詳細は図１８で説明す
る）。本図で示す共通バッファ型ＡＴＭスイッチは、請
求項１・２・４に対応するものである。図１４で、多重
部１４０２、共通バッファ部１４０４、ヘッダ解析部１
４０３、ＮＰ１４０５、ＷＡ１４０６、ＲＡ１４０７、
カウンタ１４０８、ＩＡＢＦ１４０９、分離部１４１０
の動作は図１と同様であるので、この部分の動作につい
ては説明を省略する。図１４で、パケット先頭認知部１
４１２は、あるパケットに属するＡＴＭセルのうち、先
頭のＡＴＭセルを認知するものである。データ系パケッ
トを、ＡＡＬ(ＡＴＭＡdaptation Ｌayer）タイプ５
を用いてＡＴＭセル化・デセル化（パケット組み立て）
する場合、あるＡＴＭセルがパケットの先頭であること
を示すために、ＡＴＭセルのヘッダ内のＰＴＩビットの
最下位ビットがセットされる（ＰＴＩビットについては
図１０参照）ため、パケット先頭認知部１４１２では、
このビットを参照することにより到着するＡＴＭセルが
パケットの先頭であるか否かの判定を行う。キュー中間
ポインタメモリ（図中ではＱＰと表記）１４１３は、各
キュー毎にパケットの先頭を示すＡＴＭセルが格納され
ているアドレスを保持するが、新たにパケットの先頭に
位置するＡＴＭセルが到着するごとに、保持内容を更新
する。ＩＡＢＦ容量モニタ部１４１４は共通バッファ１
４０４の残容量を監視し、残容量が不足した場合、セル
廃棄制御部１４１６に対して起動信号を送出する。セル
廃棄制御部１４１６は、共通バッファ１４０４の残容量
が不足した場合、前述の通りＩＡＢＦ容量モニタ部１４
１４から起動信号を受信し、共通バッファ１４０４内の
ＡＴＭセルを廃棄するために起動される。この廃棄動作
のフローを図５に、セル廃棄制御部１４１６の構成を図
１７に示すが、この動作およびセル廃棄制御部１４１６
の構成は、前記第一の構成で説明したものと同様である
ので説明を省略する。この廃棄動作により、共通バッフ
ァ１４０４内に格納されているＡＴＭセルのうち、同一
パケットに属するＡＴＭセルを集中的に廃棄することが
可能である。

【００２９】次に、上記動作を実現するための機能ブロ
ックについて、図１８を用いて説明する。

【００３０】まず多重部から、ＡＴＭスイッチに到着し
たＡＴＭセルのデータが、ヘッダ解析部１８０１および
パケット先頭認知部１８０２に送出される。ヘッダ解析
部１８０１は、受信したデータから行き先表示を切り出
し、セレクタ１８０３に送出する。パケット先頭認知部
１８０２は、受信したＡＴＭセルのＰＴＩビットを参照
し、このＡＴＭセルがパケットの先頭に位置するものか
否かを判定し、パケットの先頭であるとき（つまり、受
信したＡＴＭセルのＰＴＩの最下位ビットが“１”のと
き）、ＱＰ１８０４に対して“１”を送出する。この信
号ＱＰ１８０４の書き込みイネーブルに接続されてお
り、“１”のとき、ＱＰ１８０４にデータを書き込むこ
とになる。セレクタ１８０３は、セル廃棄制御部１８０
６からの信号によりセレクタ動作を行うが、通常時（セ
ル廃棄動作実行中以外）はこの信号は“０”に固定され
ており、セレクタ１８０３はヘッダ解析部１８０１から
のデータを選択する。つまり、パケットの先頭に位置す
るＡＴＭセルが到着したとき、ＱＰ１８０４には、ヘッ
ダ解析部からの信号をアドレスとして、ＩＡＢＦ１８０
５からのデータが書き込まれることになる。ここで、Ｉ
ＡＢＦ１８０５からのデータとは、ＡＴＭセルの、共通
バッファへの格納アドレスを表すものである。

【００３１】本図で、セル廃棄制御部１８０６周辺はセ
ル廃棄動作中以外は動作しないため、ここでの説明を省
略する。

【００３２】

【発明の効果】本発明の第一の効果は、共通バッファ型
ＡＴＭスイッチに特有の問題である出力回線同士の干渉
を防止可能な点である。本発明の第二の効果は、共通バ
ッファ型ＡＴＭスイッチのバッファリソースの効果的な
利用を可能とし、ＡＴＭスイッチのスループット向上を
実現する点である。

【図面の簡単な説明】

【図１】従来方式による共通バッファ型ＡＴＭスイッチ
の構成例を示すブロック図。

【図２】従来方式による共通バッファ型ＡＴＭスイッチ
の他の構成例を示すブロック図。

【図３】従来方式による共通バッファ型ＡＴＭスイッチ
へのＡＴＭセル書き込み動作のフローチャート。

【図４】従来方式による共通バッファ型ＡＴＭスイッチ
からのＡＴＭセル読み出し動作のフローチャート。

【図５】本発明による共通バッファ型ＡＴＭスイッチの
ＡＴＭセル廃棄シーケンスの動作例を示すフローチャー
ト。

【図６】共通バッファ型ＡＴＭスイッチのメモリの使用
方法の説明図。

【図７】共通バッファ型ＡＴＭスイッチの他のメモリの
使用方法の説明図。

【図８】共通バッファ型ＡＴＭスイッチへのＡＴＭセル
書き込み時のリスト構造の変化の説明図。

【図９】共通バッファ型ＡＴＭスイッチからのＡＴＭセ
ル読み出し時のリスト構造の変化の説明図。

【図１０】本発明で使用するＡＴＭセルのフォーマット
を示した説明図。

【図１１】本発明による共通バッファ型ＡＴＭスイッチ
の構成例を示すブロック図。

【図１２】本発明による共通バッファ型ＡＴＭスイッチ
へのＡＴＭセル書き込みの動作のフローチャート。

【図１３】本発明による共通バッファ型ＡＴＭスイッチ
からのＡＴＭセル読みだし動作のフローチャート。

【図１４】本発明による共通バッファ型ＡＴＭスイッチ
の他の構成例を示すブロック図。

【図１５】本発明による共通バッファ型ＡＴＭスイッチ
のＡＴＭセル廃棄シーケンスの他の動作例を示すフロー
チャート。

【図１６】従来技術による共通バッファ型ＡＴＭスイッ
チでキュー長制御を行うブロックの構成例を示すブロッ
ク図。

【図１７】本発明による共通バッファ型ＡＴＭスイッチ
でＡＴＭセル廃棄を行うブロックの構成例を示すブロッ
ク図。

【図１８】図１４の補足説明図。

【図１９】本発明による共通バッファ型ＡＴＭスイッチ
のＡＴＭセル廃棄の説明図。

【図２０】図１１の補足説明図。

【符号の説明】

１１０１…入力回線、１１０２…多重部、１１０３…ヘッダ解析部、１１０４…共通バッファ部、１１０５…次アドレスポインタメモリ、１１０６…書き込みアドレスポインタメモリ、１１０７…読み出しアドレスポインタメモリ、１１０８…カウンタ、１１０９…空きアドレスＦＩＦＯ、１１１０…分離部、１１１１…出力回線、１１１２…セル廃棄制御部、１１１３…キュー長モニタメモリ、１１１４…キュー長しきい値メモリ、１１１５…キュー中間ポインタメモリ、１１１６…ＩＡＢＦ容量モニタ部、１１１７…バッファ。

Claims

【特許請求の範囲】

【請求項１】共通バッファ型ＡＴＭスイッチであって、
各出力回線に対応するキュー毎に、キューの構造を記憶
する第一の記憶手段と、キューの先頭に位置するＡＴＭ
セルの格納アドレスを記憶する第二の記憶手段と、キュ
ーの最後尾に位置するＡＴＭセルの格納アドレスを記憶
する第三の記憶手段と、キューの中間に位置するＡＴＭ
セルの格納アドレスを記憶する第四の記憶手段を有し、
前記第三の記憶手段に記憶されたアドレスから前記第四
の記憶手段に記憶されたアドレスの間に、リスト構造に
よって共通バッファ内に格納されているＡＴＭセルを廃
棄する手段を有することを特徴とする共通バッファ型Ａ
ＴＭスイッチ。
【請求項２】請求項１において、前記共通バッファの容
量が不足した場合、前記ＡＴＭセル廃棄手段によりＡＴ
Ｍセルを廃棄することにより、共通バッファの空き容量
を確保する共通バッファ型ＡＴＭスイッチ。
【請求項３】請求項１において、前記各出力回線に対応
するキュー毎に、キュー長の暫定的しきい値の値を記憶
する第五の記憶手段を有し、前記第四の記憶手段が、キ
ューの先頭から数えて暫定的しきい値の位置に格納され
ているＡＴＭセルの格納アドレスを記憶する共通バッフ
ァ型ＡＴＭスイッチ。
【請求項４】請求項１において、前記複数のＡＴＭセル
を含むパケットの先頭に位置するＡＴＭセルを認知する
手段を有し、前記第四の記憶手段は、パケットの先頭に
位置するＡＴＭセルが到着する毎に、記憶内容を解放す
るとともに前記パケットの先頭に位置するＡＴＭセルの
格納アドレスを格納する共通バッファ型ＡＴＭスイッ
チ。