KR890005607A - 데이타 처리 시스템 - Google Patents

데이타 처리 시스템 Download PDF

Info

Publication number
KR890005607A
KR890005607A KR1019880011424A KR880011424A KR890005607A KR 890005607 A KR890005607 A KR 890005607A KR 1019880011424 A KR1019880011424 A KR 1019880011424A KR 880011424 A KR880011424 A KR 880011424A KR 890005607 A KR890005607 A KR 890005607A
Authority
KR
South Korea
Prior art keywords
signal
coupled
command
memory means
channel number
Prior art date
Application number
KR1019880011424A
Other languages
English (en)
Other versions
KR930006516B1 (ko
Inventor
디. 스미스 마이클
에이. 레메이 리차드
Original Assignee
루이스 피. 엘빈저
허니웰 뷸 인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루이스 피. 엘빈저, 허니웰 뷸 인코오포레이티드 filed Critical 루이스 피. 엘빈저
Publication of KR890005607A publication Critical patent/KR890005607A/ko
Application granted granted Critical
Publication of KR930006516B1 publication Critical patent/KR930006516B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Multi Processors (AREA)

Abstract

내용 없음

Description

데이타 처리 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 , 비 소요성(non-proprietary)서브 시스템의 상세한 논리 블럭을 포함하는 전체 시스템을 도시한 블럭선도.
제2도는 시스템 버스를 통새 전송된 몇몇 명령 보맷을 도시한 도면.
제4도는 본 발명의 사용에 대한 일예를 도시한 순서도.

Claims (4)

  1. 우선순위 인터럽트 명령에 응답하기 위한 데이타 처리 시스템에 있어서, (A) 시스템 버스와 ; (B) 상기 시스템 버스에 결합돤 프로세서 서브 시스템과 ; (C) 상기 시스템 버스에 결합되어, 그중 하나 서브 시스템이 상기 우선 순위 인터럽트 명령을 발생시키고, 이 명령은 상기 프러세서 서브 시스템을 식별하는 제 1 채널 번호와 그중 하나의 서브 시스템을 식별하는 제 2 채널 번호를 식별하는 다수의 서브 시스템을 구비하고 ; (D) 상기 프러세서 서브 시스템은 인터럽트 신호를 발생시키기 위해 상기 제 1 채널 번호에 응답하는 억셉팅 수단과, 상기 억셉팅 수단에 결합되어 상기 인터럽트 신호를 억셉팅할때 다수의 제어 신호를 발생시키는 프로세서 수단과, 상기 제 2 채널 번호를 기억시키기 위해 상기 억셉팅 수단에 결합되고 아울러 상기 프로세서 수단에도 결합되어, 상기 제 2 채널 번호를 특정하는 신호를 발생시키도록 상기다수의 제어신호에 응답하는 레지스터 수단과, 상기 프러세서 수단 및 상기 레지스터 수단에 결합되어, 상기 제 2 채널 번호 신호에 의해 특정된 기억장소로부터 벡터 신호를 발생시키도록 상기 다수의 제어 신호에 응답하는 제 1 메모리 수단과, 상기 제 1 메모리 수단과 상기 프로세서 수단에 결합되어, 상기 벡터 신호 및 베이스 어드레스 신호에 의해 특정된 기억 장소로부터 포인터 신호를 발생시키기 위한 제 2 메모리 수단과, 상기 제 2 메모리 수단에 결합되어, 제1명령을 발생시키기 위해 상기 포인터 신호에 응답하고 우선 순위 인터럽트 루틴을 실행하기 위해 다음 명령에 응답하는 제 3 메모리 수단을 포함하도록 한것을 특징으로하는 데이타처리 시스템.
  2. 우선 순위 인터럽트 명령에 응답하기 위한 장치에 있어서, 다수의 서브 시스템과 ; 상기 다수의 서브 시스템중 하나로부터 상기 명령을 수신함과 동시에 상기 명령이 상기 장치를 식별하는 제 1 채널 번호를 포함할때 인터럽트 신호를 발생시키는 억셉팅 수단과 ; 상기 억셉팅 수단에 결합되어 상기 언터럽트 신호를 억셉팅할때 다수의 제어신호를 발생시키기 위한 프러세서 수단과 ; 상기 억셀팅 수단과 상기 프러세서 수단에 결합되어, 상기 다수의 서브시스템중 하나를 식별하는 상기 명령에 포함된 제 2 채널 번호를 수신함과 동시에 상기 다수의 제어신호에 응답하여 상기 제 2 채널 번호 신호를 발생시키도록 상기 인터럽트 신호에 응답하는 기억수단과 ; 상기 프러세서 수단과 상기 기억수단에 결합되어, 상기 제 2 채널 번호 신호에 의해 특정된 기억장소로부터 벡터신호를 발생시키도록 상기 다수의 제어신호에 응답하는 제 1 메모리 수단과 ; 상기 제 1 메모리 수단과 상기 프로세서 수단에 결합되어, 베이스 어드레스 신호 및 상기 벡터 신호에 의해 특정된 기억장소로부터 포인터 신호를 발생시키기 위한 제 2 메모리 수단과 ; 그리고 상기 제 2 메모리 수단에 결합되어 제 1 명령을 발생시키기 위해 상기 포인터 신호에 응답하고 인터럽트 루틴을 실행시키기 위해 다음 명령에 응답하는 제 3 메모리 수단을 구비한것을 특징으로하는 우선순위 인터럽트 명령 응답장치.
  3. 우선순위 인터럽트 명령에 응답하기 위한 데이타처리 시스템이 있어서, (A)시스템 버스와 ; (B) 상기 시스템 버스에 결합된 프러세서 서브 시스템과 ; (C) 상기 시스템 버스에 결합되어, 그중 하나의 서브 시스템이 상기 우선순위 인터럽트 명령을 발생시키고, 이 명령은 상기 프러세서 서브 시스템을 식별하는 제 1 채널 번호와 그중 하나의 서브 시스템을 식별하는 제 2 채널 번호를 포함하는 다수의 서브 시스템을 구비하고 ; (D) 상기 프러세서 서브 시스템은 인터럽트 신호를 발생시킴과 동시에 상기 제 2 채널 번호를 기억시키도록 상기 제 1 채널 번호에 응답하는 억셉팅 수단과, 상기 억셉팅 수단에 결합되어 상기 인터럽트 신호를 셉팅 할때 다수의 제어 신호를 발생시키는 프로세서 수단과, 상기 프로세서 수단 및 상기 억셉팅 수단에 결합되어, 상기 제 2 채널 번호에 의해 특정된 기억장소로부터 벡터 신호를 발생시키기 위한 제 1 메모리 수단과, 상기 제 1 메모리 수단과 상기 프로세세 수단에 결합되어, 상기 벡터 신호 및 어드레스 신호에 의해 특정 되는 기억장소로부터 포인터 신호를 발생시키기 위한 제 2 메모리 수단과, 그리고 상기 제 2 메모리 수단에 결합되어, 제 1 명령을 발생시키기 위해 상기 포인터 신호에 응답하고 우선순위 인터럽트 루틴을 실행하기 위해 다음 명령에 응답하는 제 3 메모리 수단을 포함하도록한 것을 특징으로 하는 데이타처리 시스템.
  4. 우선순위 인터럽트 명령에 응답하기 위한 장치에 있어서, 다수의 서브 시스템과 ; 상기 다수의 서브 시스템에 결합되어, 상기 명령을 개시하는 상기 다수의 서브시스템을 하나를 식별하는 제 2 채널을 기억함과 동시에 명령신호를 발생시키도록 상기 장치를 식별하는 상기 명령의 제 1 채널 번호에 응답하는 억셉팅 수단과 ; 상기 억셉팅 수단에 결합되어 상기 인터럽트 신호를 억셉팅할때 다수의 제어 신호를 발생시키는 프로세서 수단과 ; 상기 프로세서 수단과 상기 억셉팅 수단에 결합되어, 상기 제 2 채널 번호에 의해 특정된 기억장소로부터 벡터 신호를 발생시키도록 상기 다수의 제어신호에 응답하는 제 1 메모리 수단과 ; 상기 제 1 메모리 수단과 상기 프러세서 수단에 결합되어, 베이스 어드레서 신호 및 상기 벡터 신호에 의해 특정되는 기억장소로부터 포인터 신호를 발생시키기 위한 제 2 메모리 수단과 ; 그리고 상기 제 2 메모리 수단에 결합되어, 제 1 명령을 발생시키기 위해 상기 포인터 신호에 응답하고 인터럽트 루틴을 실행시키기 위해 다음 명령에 응답하는 제3메모리 수단을 구비한 것을 특징으로 하는 우선순위 인터럽트 명령 응답장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880011424A 1987-09-03 1988-09-03 데이타 처리시스템 KR930006516B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US9248687A 1987-09-03 1987-09-03
US092,486 1987-09-03
US092486 1987-09-03

Publications (2)

Publication Number Publication Date
KR890005607A true KR890005607A (ko) 1989-05-16
KR930006516B1 KR930006516B1 (ko) 1993-07-16

Family

ID=22233463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880011424A KR930006516B1 (ko) 1987-09-03 1988-09-03 데이타 처리시스템

Country Status (10)

Country Link
EP (1) EP0306042B1 (ko)
JP (1) JPH0194466A (ko)
KR (1) KR930006516B1 (ko)
AU (1) AU602239B2 (ko)
CA (1) CA1307852C (ko)
DE (1) DE3889267T2 (ko)
DK (1) DK492188A (ko)
FI (1) FI884026A (ko)
MX (1) MX171367B (ko)
NO (1) NO883917L (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08305585A (ja) * 1995-05-11 1996-11-22 Matsushita Electric Ind Co Ltd 割込制御装置
TW385328B (en) * 1995-06-14 2000-03-21 Ciba Sc Holding Ag Corrosion inhibitors in powder coatings
US5968159A (en) * 1997-09-12 1999-10-19 Infineon Technologies Corporation Interrupt system with fast response time
US7313790B2 (en) * 2003-06-23 2007-12-25 Intel Corporation Methods and apparatus for preserving precise exceptions in code reordering by using control speculation
US8234309B2 (en) 2005-01-31 2012-07-31 International Business Machines Corporation Method for automatically modifying a tree structure

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5378137A (en) * 1976-12-22 1978-07-11 Fujitsu Ltd Processing method for interruption
JPS53114628A (en) * 1977-03-17 1978-10-06 Fujitsu Ltd Io interruption control system
US4420806A (en) * 1981-01-15 1983-12-13 Harris Corporation Interrupt coupling and monitoring system
US4604500A (en) * 1981-12-02 1986-08-05 At&T Bell Laboratories Multiprocessing interrupt arrangement
US4636944A (en) * 1984-01-17 1987-01-13 Concurrent Computer Corporation Multi-level priority micro-interrupt controller
US4796176A (en) * 1985-11-15 1989-01-03 Data General Corporation Interrupt handling in a multiprocessor computing system
JPS62157961A (ja) * 1985-12-30 1987-07-13 Fanuc Ltd マルチプロセツサシステムの割込制御方法
JPS62184542A (ja) * 1986-02-07 1987-08-12 Matsushita Electric Ind Co Ltd 割込み装置

Also Published As

Publication number Publication date
KR930006516B1 (ko) 1993-07-16
EP0306042B1 (en) 1994-04-27
AU602239B2 (en) 1990-10-04
NO883917D0 (no) 1988-09-02
NO883917L (no) 1989-03-06
DK492188D0 (da) 1988-09-05
CA1307852C (en) 1992-09-22
DE3889267D1 (de) 1994-06-01
FI884026A (fi) 1989-03-04
EP0306042A2 (en) 1989-03-08
DE3889267T2 (de) 1994-12-08
JPH0194466A (ja) 1989-04-13
MX171367B (es) 1993-10-21
AU2187088A (en) 1989-03-09
FI884026A0 (fi) 1988-09-01
DK492188A (da) 1989-03-04
EP0306042A3 (en) 1990-05-23

Similar Documents

Publication Publication Date Title
KR910017296A (ko) 멀티-마스터 버스 파이프라이닝 실행방법 및 장치
KR850003650A (ko) 텔레텍스트류 신호 디코더
KR830009518A (ko) 병렬처리용(竝列處理用)데이터 처리 시스템
GB1347423A (en) Input/output control system
GB1378224A (en) Data processing apparatus
KR880004380A (ko) 버스트 전송 모드를 갖는 버스 마스터
KR910006856A (ko) 어드레스 레지스터를 이용하여 동적으로 버스제어를 실행하는 마이크로컴퓨터
KR910001555A (ko) 데이타 프로세서
ES8406759A1 (es) Una instalacion de tratamiento de datos,en particular capaz de compartir una pluralidad de sistemas operativos
KR940012147A (ko) 마이크로컴퓨터 시스템
KR840003080A (ko) 확장정수명령의 마이크로 프로그램제어
CA1273123C (en) VECTOR ACCESS CONTROL SYSTEM
KR860000595A (ko) 정보처리장치를 위한 메모리액세스 제어방식
KR890005607A (ko) 데이타 처리 시스템
KR880008172A (ko) 한 부시스템에 의해 발생된 또 다른 부시스템을 위한 버스 명령을 갖는 데이타 처리 시스템
KR900016872A (ko) 메모리 용량이 확장 가능한 데이타 처리 장치
ES457007A1 (es) Un sistema de elaboracion de datos.
KR920008602A (ko) 번지공간을 공유하는 다수의 입출력장치를 구비한 컴퓨터 시스템 및 입출력장치와 프로세서간의 통신 관리방법
GB1164000A (en) Data Processing System with Controls to Deal with Requests from Subsystem for Prohibited Operations
JPS5931740B2 (ja) 記憶装置制御方式
KR860007590A (ko) 버퍼메모리 제어시스템
JPS5740790A (en) Storage control system
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
JPS5724088A (en) Buffer memory control system
KR910006829A (ko) 컴퓨터에 외부 입출력 콘트롤러를 접속시킬 수 있는 cpu대기 시간 제어 방법 및 시스템

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee