JPS62184542A - 割込み装置 - Google Patents
割込み装置Info
- Publication number
- JPS62184542A JPS62184542A JP2638986A JP2638986A JPS62184542A JP S62184542 A JPS62184542 A JP S62184542A JP 2638986 A JP2638986 A JP 2638986A JP 2638986 A JP2638986 A JP 2638986A JP S62184542 A JPS62184542 A JP S62184542A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- address
- interruption
- register
- pointer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 5
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、デジタル計算機の割込み装置に関するもので
ある。
ある。
従来の技術
第３図は従来の割込み装置の構成図を示すものであシ、
また、第４図は同従来例の割込みポインタテーブルであ
る。
また、第４図は同従来例の割込みポインタテーブルであ
る。
１ず、ソフトウェア割込み（例えば、ｌＮＴｉで表わさ
れる）が発生すると、メモリから命令レジスタ２ｏに設
定された割込みタイプナンバーｉをアドレス生成手段３
ｏに入力して、割込みベクタテーブルアドレスを生成し
く例えば、「図解１６ビツトマイクロコンピユータ８０
８６の使い３ヘー・ 方」（オーム社）に示されるように、ｉ Ａ Ｐ ｘ８
６では、割込みエントリポインタは４バイト。
れる）が発生すると、メモリから命令レジスタ２ｏに設
定された割込みタイプナンバーｉをアドレス生成手段３
ｏに入力して、割込みベクタテーブルアドレスを生成し
く例えば、「図解１６ビツトマイクロコンピユータ８０
８６の使い３ヘー・ 方」（オーム社）に示されるように、ｉ Ａ Ｐ ｘ８
６では、割込みエントリポインタは４バイト。
またベースアドレスは０番地なので、割込みタイプナン
バーｉに４を掛ける（左へ２ビツトシフトする）ことに
なる）、このアドレスでメモリ上の割込みポインタテー
ブルをアクセスし、タイプｉの割込みエントリポインタ
を、プログラムカウンタ１ｏへ設定して、割込み処理ル
ーチンをスタートさせる。
バーｉに４を掛ける（左へ２ビツトシフトする）ことに
なる）、このアドレスでメモリ上の割込みポインタテー
ブルをアクセスし、タイプｉの割込みエントリポインタ
を、プログラムカウンタ１ｏへ設定して、割込み処理ル
ーチンをスタートさせる。
発明が解決しようとする問題点
しかしながら上記のような構成では、オペレーティング
システム（以下Ｏ８と略す）のシステムコールとしてソ
フトウェア割込みを用いる場合、ひとつの割込みタイプ
を複数のシステムコールの機能が共有するためユーザ側
では、システムコールの機能番号を決められたレジスタ
に設定してソフトウェア割込みを発行し、この割込みに
よって起動されたＯ８側では、レジスタの内容（機能番
号）を見て、指定されたシステムコールの処理ルーチン
分岐するという処理をソフトウェアで行なわなくてはな
らないため、Ｏ８の対応速度が遅くなるという問題点を
有していた。
システム（以下Ｏ８と略す）のシステムコールとしてソ
フトウェア割込みを用いる場合、ひとつの割込みタイプ
を複数のシステムコールの機能が共有するためユーザ側
では、システムコールの機能番号を決められたレジスタ
に設定してソフトウェア割込みを発行し、この割込みに
よって起動されたＯ８側では、レジスタの内容（機能番
号）を見て、指定されたシステムコールの処理ルーチン
分岐するという処理をソフトウェアで行なわなくてはな
らないため、Ｏ８の対応速度が遅くなるという問題点を
有していた。
本発明はかかる点に鑑み、システムコールによるＯ８の
対応速度を高速化するだめの割込み装置を提供すること
を目的とする。
対応速度を高速化するだめの割込み装置を提供すること
を目的とする。
問題点を解決するだめの手段
本発明は、第１及び第２の２つの割込みタイプナンバー
を指定するソフトウェア割込みが発行された際、第１の
割込みタイプナンバーと第１の割込みポインタテーブル
より求められた第２の割込みポインタテーブルのベース
アドレスを格納するベースアドレスレジスタと、前記ベ
ースアドレスに格納された第２の割込みポインタテーブ
ルのベースアドレスと前記第２の割込みタイプナンバー
を入力し、第２の割込みベクタテーブルアドレスを生成
する第２のアドレス生成手段とを備えた割込み装置であ
る。
を指定するソフトウェア割込みが発行された際、第１の
割込みタイプナンバーと第１の割込みポインタテーブル
より求められた第２の割込みポインタテーブルのベース
アドレスを格納するベースアドレスレジスタと、前記ベ
ースアドレスに格納された第２の割込みポインタテーブ
ルのベースアドレスと前記第２の割込みタイプナンバー
を入力し、第２の割込みベクタテーブルアドレスを生成
する第２のアドレス生成手段とを備えた割込み装置であ
る。
作 用
本発明は前記した構成により、第１の割込みポインタテ
ーブルから得られる第２の割込みポイン５ベーノ タテ−プルのベースアドレスと、第２の割込みタイプナ
ンバーを、第２のアドレス生成手段に入力して、第２の
割込みベクタテーブルアドレスを求め、このアドレスで
第２の割込みポインタテーブルをアクセスして得られる
割込みエントリポインタをプログラムカウンタへ設定し
て、割込み処理ルーチンをスタートさせる。
ーブルから得られる第２の割込みポイン５ベーノ タテ−プルのベースアドレスと、第２の割込みタイプナ
ンバーを、第２のアドレス生成手段に入力して、第２の
割込みベクタテーブルアドレスを求め、このアドレスで
第２の割込みポインタテーブルをアクセスして得られる
割込みエントリポインタをプログラムカウンタへ設定し
て、割込み処理ルーチンをスタートさせる。
実施例
第１図は本発明の一実施例における割込み機構の構成図
を示すものである。第１図において、１は、実行中の命
令アドレスを示すプログラムカウンタ、２はプログラム
カウンタ１の値でアクセスして得られるメモリ上の命令
コードを格納する命令レジスタ、３はソフトウェア割込
み発生の際に、命令レジスタ２に格納された第１の割込
みタイプナンバーを入力し、第１の割込みポインタテー
ブルの割込みベクタテーブルアドレスを生成する第１の
アドレス生成手段、４は第１のアドレス生成手段３の出
力である第１の割込みベクタテーブルアドレスで、アク
セスして得られる第２の割込み６ページ ポインタテーブルのベースアドレスを格納するベースア
ドレスレジスタ、６は命令レジスタ２に格納された第２
の割込みタイプナンバーとベースアドレスレジスタ４に
格納された第２の割込みポインタテーブルのベースアド
レスを入力し、第２の割込みベクタテーブルアドレスを
生成する第２のアドレス生成手段である。
を示すものである。第１図において、１は、実行中の命
令アドレスを示すプログラムカウンタ、２はプログラム
カウンタ１の値でアクセスして得られるメモリ上の命令
コードを格納する命令レジスタ、３はソフトウェア割込
み発生の際に、命令レジスタ２に格納された第１の割込
みタイプナンバーを入力し、第１の割込みポインタテー
ブルの割込みベクタテーブルアドレスを生成する第１の
アドレス生成手段、４は第１のアドレス生成手段３の出
力である第１の割込みベクタテーブルアドレスで、アク
セスして得られる第２の割込み６ページ ポインタテーブルのベースアドレスを格納するベースア
ドレスレジスタ、６は命令レジスタ２に格納された第２
の割込みタイプナンバーとベースアドレスレジスタ４に
格納された第２の割込みポインタテーブルのベースアド
レスを入力し、第２の割込みベクタテーブルアドレスを
生成する第２のアドレス生成手段である。
以上のように構成された本実施例の割込み機構について
、以下その動作を第２図の第１及び第２の割込みポイン
タテーブルを用いて説明する。
、以下その動作を第２図の第１及び第２の割込みポイン
タテーブルを用いて説明する。
まず、第１及び第２の２つの割込みタイプナンバーを指
定するソフトウェア割込み（例えば、ＩＮＴ ｔ、ｉ
で表わされる）が発生すると、第１の割込みタイプナン
バーｉの値から、従来例と同様にして、タイプｉの割込
みエントリポインタを求めるが、本実施例において、こ
の求められたポインタは、第２の割込みポインタテーブ
ルのベースアドレスを示しており、ベースアドレスレジ
スタ４に格納しておく。次に、命令レジスタ２に格納さ
れている第２の割込みタイプナンバーｊの値ト、ペース
アドレスレジスタ４に格納された第２の割込みポインタ
テーブルのペースアドレスを第２のアドレス生成手段６
に入力して、第２の割込みベクタテーブルアドレスを生
成する。この場合、例えば従来例同様１ＡＰＸ８６に相
当するマイクロコンピュータで考えるならば、第２のア
ドレス生成手段５では、第２の割込みタイプナンバー１
に４を掛けて（左へ２ビツトシフト）、第２の割込みポ
インタテーブルのペースアドレスに加算するという処理
を行なうことになる。第２のアドレス生成手段５の出力
である第２の割込みベクタテーブルアドレスより、タイ
プｉ、Ｊの割込みエントリポインタが求まシ、この値を
プログラムカウンタ１に設定することにより、割込み処
理ルーチンがスタートする。
定するソフトウェア割込み（例えば、ＩＮＴ ｔ、ｉ
で表わされる）が発生すると、第１の割込みタイプナン
バーｉの値から、従来例と同様にして、タイプｉの割込
みエントリポインタを求めるが、本実施例において、こ
の求められたポインタは、第２の割込みポインタテーブ
ルのベースアドレスを示しており、ベースアドレスレジ
スタ４に格納しておく。次に、命令レジスタ２に格納さ
れている第２の割込みタイプナンバーｊの値ト、ペース
アドレスレジスタ４に格納された第２の割込みポインタ
テーブルのペースアドレスを第２のアドレス生成手段６
に入力して、第２の割込みベクタテーブルアドレスを生
成する。この場合、例えば従来例同様１ＡＰＸ８６に相
当するマイクロコンピュータで考えるならば、第２のア
ドレス生成手段５では、第２の割込みタイプナンバー１
に４を掛けて（左へ２ビツトシフト）、第２の割込みポ
インタテーブルのペースアドレスに加算するという処理
を行なうことになる。第２のアドレス生成手段５の出力
である第２の割込みベクタテーブルアドレスより、タイ
プｉ、Ｊの割込みエントリポインタが求まシ、この値を
プログラムカウンタ１に設定することにより、割込み処
理ルーチンがスタートする。
以上のように本実施例によるソフトウェア割込みをｏＳ
のシステムコールとして用いる場合、ユーザ側で、シス
テムコールの機能番号を第２の割込みタイプナンバーと
して、ソフトウェア割込みを発行すれば、ソフトウェア
の介入なく、直接、機能別のシステムコール処理ルーチ
ンを起動するととができる。なお、本実施例における第
１の割込みポインタテーブルの内容として、従来例同様
、直接、割込みエントリポインタを格納しておいて、従
来のソフトウェア割込みを発行してもよい。
のシステムコールとして用いる場合、ユーザ側で、シス
テムコールの機能番号を第２の割込みタイプナンバーと
して、ソフトウェア割込みを発行すれば、ソフトウェア
の介入なく、直接、機能別のシステムコール処理ルーチ
ンを起動するととができる。なお、本実施例における第
１の割込みポインタテーブルの内容として、従来例同様
、直接、割込みエントリポインタを格納しておいて、従
来のソフトウェア割込みを発行してもよい。
発明の詳細
な説明したように、本発明によれば、システムコールに
よるＯ８の対応速度を高速化することができ、その実用
的効果は大きい。
よるＯ８の対応速度を高速化することができ、その実用
的効果は大きい。
第１図は、本発明における一実施例の割込み装置の構成
図、第２図は、同実施例における第１゜第２の割込みポ
インタテーブルの説明図、第３図は、従来の割込み装置
の構成図、第４図は従来の割込み装置における割込みポ
インタテーブルの説明図である。 １・・・・・・プログラムカウンタ、２・・・・・・命
令レジスタ、３・・・・・・第１のアドレス生成手段、
４・・・・・・ヘ一第３図 第４図 ＠１］込み小インタテーフ）し
図、第２図は、同実施例における第１゜第２の割込みポ
インタテーブルの説明図、第３図は、従来の割込み装置
の構成図、第４図は従来の割込み装置における割込みポ
インタテーブルの説明図である。 １・・・・・・プログラムカウンタ、２・・・・・・命
令レジスタ、３・・・・・・第１のアドレス生成手段、
４・・・・・・ヘ一第３図 第４図 ＠１］込み小インタテーフ）し
Claims (1)
- 実行中の命令アドレスを示すプログラムカウンタと、前
記プログラムカウンタの値でアクセスして得られるメモ
リ上の命令コードを格納する命令レジスタと、前記命令
レジスタに接続され、ソフトウェア割込み発生の際に、
前記命令レジスタに格納された第１の割込みタイプナン
バーを入力し、第１の割込みポインタテーブルの割込み
ベクタテーブルアドタスを生成する第１のアドレス生成
手段と、前記第１のアドレス生成手段の出力である第１
の割込みベクタテーブルアドレスでアクセスして得られ
る第２の割込みポインタテーブルのベースアドレスを格
納するベースアドレスレジスタと、前記命令レジスタと
前記ベースアドレスレジスタに接続され、前記命令レジ
スタに格納された第２の割込みタイプナンバーと前記ベ
ースアドレスレジスタに格納された第２の割込みポイン
タテーブルのベースアドレスを入力し、第２の割込みベ
クタテーブルアドレスを生成する第２のアドレス生成手
段とを備え、前記第２の割込みベクタテーブルアドレス
でアクセスして得られる割込みエントリポインタを前記
プログラムカウンタへ設定することを特徴とする割込み
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2638986A JPS62184542A (ja) | 1986-02-07 | 1986-02-07 | 割込み装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2638986A JPS62184542A (ja) | 1986-02-07 | 1986-02-07 | 割込み装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62184542A true JPS62184542A (ja) | 1987-08-12 |
Family
ID=12192178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2638986A Pending JPS62184542A (ja) | 1986-02-07 | 1986-02-07 | 割込み装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62184542A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0194466A (ja) * | 1987-09-03 | 1989-04-13 | Honeywell Bull Inc | 優先割込み指令に応答するデータ処理システム |
| WO1995010806A1 (fr) * | 1993-10-12 | 1995-04-20 | Sony Corporation | Dispositif et procede pour le controle d'interruptions |
-
1986
- 1986-02-07 JP JP2638986A patent/JPS62184542A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0194466A (ja) * | 1987-09-03 | 1989-04-13 | Honeywell Bull Inc | 優先割込み指令に応答するデータ処理システム |
| WO1995010806A1 (fr) * | 1993-10-12 | 1995-04-20 | Sony Corporation | Dispositif et procede pour le controle d'interruptions |
| US5568643A (en) * | 1993-10-12 | 1996-10-22 | Sony Corporation | Efficient interrupt control apparatus with a common interrupt control program and control method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62184542A (ja) | 割込み装置 | |
| JPH0528431B2 (ja) | ||
| JPS6391743A (ja) | 割込み装置 | |
| KR20040101260A (ko) | 가상 직접 메모리 액세스를 위한 방법 및 장치 | |
| JPS633328B2 (ja) | ||
| JPS62282335A (ja) | 割込み装置 | |
| JPS5965356A (ja) | シングル・チツプ・マイクロコンピユ−タ | |
| JPH03163630A (ja) | プロセッサのスタック制御方法 | |
| JPH0764802A (ja) | リアルタイムシステムのシミュレーション装置 | |
| JPH0476732A (ja) | トランザクションの実行プライオリティ制御方式 | |
| JPS6359649A (ja) | プロセツサ間の通信方式 | |
| JPS63120340A (ja) | デ−タ処理装置 | |
| JPH01291358A (ja) | 多重言語処理システム | |
| JPH06230980A (ja) | 割込み回路 | |
| JPS6086625A (ja) | デ−タ処理装置 | |
| JPH04192037A (ja) | 半導体集積回路 | |
| JPS59200356A (ja) | プログラムトレ−ス方式 | |
| JPS63116240A (ja) | 拡張ス−パ−バイザ・コ−ル割込み処理方式 | |
| JPS62166444A (ja) | プログラムデバツグ装置 | |
| JPS62208134A (ja) | 統合ｏｓ計算機システム | |
| JPS6373336A (ja) | 特権プログラム呼出し方式 | |
| JPH01161470A (ja) | マイクロプロセッサ | |
| JPH04257923A (ja) | リスト処理システムの構成法 | |
| JPS6347844A (ja) | 情報処理装置 | |
| JPS6282439A (ja) | 擬似障害発生方式 |