JPS6359649A - プロセツサ間の通信方式 - Google Patents
プロセツサ間の通信方式Info
- Publication number
- JPS6359649A JPS6359649A JP20436886A JP20436886A JPS6359649A JP S6359649 A JPS6359649 A JP S6359649A JP 20436886 A JP20436886 A JP 20436886A JP 20436886 A JP20436886 A JP 20436886A JP S6359649 A JPS6359649 A JP S6359649A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- event
- address
- interrupt
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000009191 jumping Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
複数のプロセッサが連携して動作する装置では、プロセ
ッサ間で割込みにより或る事象の処理を通知するが、割
込みレベルに対応する複数の割込み発生レジスタを設け
、これに処理すべきルーチンのアドレスをセットするこ
とで、直ちに該アドレスから処理を開始出来るようにし
て、従来の複雑な処理工程を簡略化した。
ッサ間で割込みにより或る事象の処理を通知するが、割
込みレベルに対応する複数の割込み発生レジスタを設け
、これに処理すべきルーチンのアドレスをセットするこ
とで、直ちに該アドレスから処理を開始出来るようにし
て、従来の複雑な処理工程を簡略化した。
本発明は複数のプロセッサが連携して動作する装置に係
り、特に該複数のプロセッサ相互間における割込みに伴
う処理を容易とするプロセッサ間の通信方式に関する。
り、特に該複数のプロセッサ相互間における割込みに伴
う処理を容易とするプロセッサ間の通信方式に関する。
最近情報処理装置の中には複数のプロセッサの連携動作
により運用される装置が多くなってきているが、この複
数のプロセッサ間では、一方のプロセッサから他方のプ
ロセッサに対して、或る事象の処理を通知する場合に、
プロセッサの有するマスク不可割込み(以後N M i
と略す)、マスク再割込み(以後IRQと略す)、ファ
ームウェアによる割込み(以後FiRQと略す)等の各
種割込みを発行し、この割込みに対応して事象内容を示
すコードを送出し、相手側プロセッサカ9亥割込みに基
づき、該当事象コードに対応する処理ルーチンにジャン
プするようにしている。
により運用される装置が多くなってきているが、この複
数のプロセッサ間では、一方のプロセッサから他方のプ
ロセッサに対して、或る事象の処理を通知する場合に、
プロセッサの有するマスク不可割込み(以後N M i
と略す)、マスク再割込み(以後IRQと略す)、ファ
ームウェアによる割込み(以後FiRQと略す)等の各
種割込みを発行し、この割込みに対応して事象内容を示
すコードを送出し、相手側プロセッサカ9亥割込みに基
づき、該当事象コードに対応する処理ルーチンにジャン
プするようにしている。
この場合、相手側プロセッサが割込みを受付でから、処
理ルーチンにジャンプするまでの処理は容易であること
が望ましい。
理ルーチンにジャンプするまでの処理は容易であること
が望ましい。
第3図は従来のプロセッサ間通信を説明する図である。
第3図(alはプロセッサ1と2の間で通信する場合を
示し、第3図(b)は例えばIRQでプロセッサ1がプ
ロセッサ2に割り込んだ時の動作を説明する図である。
示し、第3図(b)は例えばIRQでプロセッサ1がプ
ロセッサ2に割り込んだ時の動作を説明する図である。
プロセッサ1はIRQでプロセッサ2に割込みを行い、
この時に処理すべき事象A、B、Cの内例えば事象Aの
処理を希望する場合、レジスタ3に事象Aのコードをセ
ットする。
この時に処理すべき事象A、B、Cの内例えば事象Aの
処理を希望する場合、レジスタ3に事象Aのコードをセ
ットする。
プロセッサ2はIRQの割込みを受けたことで、複数の
割込み(例えばNMi、IRQ、FiRQ等)に対応し
たルーチンヘジャンプするテーブル4を参照し、IRQ
で割り込まれたことから、ジャンプするルーチンのアド
レスが1020”であるとすると、アドレス“1020
″にジャンプする。
割込み(例えばNMi、IRQ、FiRQ等)に対応し
たルーチンヘジャンプするテーブル4を参照し、IRQ
で割り込まれたことから、ジャンプするルーチンのアド
レスが1020”であるとすると、アドレス“1020
″にジャンプする。
ここで、プロセッサ2はレジスタ3にセットされている
事象コードから処理すべきものは事象Aか否かを調べ、
イエスならば事象Aの処理ルーチンヘジャンプする。ノ
ーならば処理すべきものは事象Bか否かを調べ、イエス
ならば事象Bの処理ルーチンにジャンプする。ノーであ
れば事象Cであるか否かを調べ、イエスであれば事象C
の処理ルーチンヘジャンプする。
事象コードから処理すべきものは事象Aか否かを調べ、
イエスならば事象Aの処理ルーチンヘジャンプする。ノ
ーならば処理すべきものは事象Bか否かを調べ、イエス
ならば事象Bの処理ルーチンにジャンプする。ノーであ
れば事象Cであるか否かを調べ、イエスであれば事象C
の処理ルーチンヘジャンプする。
本例の場合は、プロセッサlにより、レジスタ3に事象
Aのコードがセットされているため、プロセッサ2は事
象Aの処理ルーチンにジャンプする。
Aのコードがセットされているため、プロセッサ2は事
象Aの処理ルーチンにジャンプする。
上記の如く、従来はプロセッサ1が或る事象の処理をプ
ロセッサ2に通知する時、レジスタ3に当該事象のコー
ドをセットし、N M i又はIRQ等の割込みをプロ
セッサ2に対して送出し、この割込みを受けたプロセッ
サ2は、該別込みに対応するルーチンにジャンプするテ
ーブルを参照し、このテーブルが指示するアドレスのル
ーチンにジャンプした後、事象を指定するコードから、
該事象を処理するルーチンのアドレスにジャンプしてい
る。
ロセッサ2に通知する時、レジスタ3に当該事象のコー
ドをセットし、N M i又はIRQ等の割込みをプロ
セッサ2に対して送出し、この割込みを受けたプロセッ
サ2は、該別込みに対応するルーチンにジャンプするテ
ーブルを参照し、このテーブルが指示するアドレスのル
ーチンにジャンプした後、事象を指定するコードから、
該事象を処理するルーチンのアドレスにジャンプしてい
る。
即ち、事象コードのセット、割込み発生、割込みのルー
チンにジャンプ、事象コードの分析、事象処理ルーチン
にジャンプという段階をふまねばならず、処理工程が多
く複雑で時間がかかるという問題がある。
チンにジャンプ、事象コードの分析、事象処理ルーチン
にジャンプという段階をふまねばならず、処理工程が多
く複雑で時間がかかるという問題がある。
第1図は本発明の原理ブロック図である。
プロセッサlはプロセッサ2に或る事象の処理を通知す
る時、割込みレベルに対応する割込み発生レジスタ5又
は6に処理すべき事象の処理ルーチンのアドレスをセッ
トする。割込み発生レジスタ5又は6はこのアドレスセ
ットにより、プロセッサ2に対し割込みを発生する。
る時、割込みレベルに対応する割込み発生レジスタ5又
は6に処理すべき事象の処理ルーチンのアドレスをセッ
トする。割込み発生レジスタ5又は6はこのアドレスセ
ットにより、プロセッサ2に対し割込みを発生する。
プロセッサ2はこの割込み発生により、割込み発生レジ
スタ5又は6にセットされているアドレスを読取り、処
理すべき事象の処理ルーチンにジャンプする構成とする
。
スタ5又は6にセットされているアドレスを読取り、処
理すべき事象の処理ルーチンにジャンプする構成とする
。
上記構成とすることにより、割込み発生レジスタ5又は
6はプロセッサ1又は2から処理すべき事象の処理ルー
チンのアドレスをセットされることで、所定の割込みレ
ベルによりプロセッサl又は2に割込みを発生するため
、この割込みを受けたプロセッサ1又は2は割込み発生
レジスタ5又は6のアドレスにより、直ちに処理すべき
事象の処理ルーチンにジャンプすることが出来る。
6はプロセッサ1又は2から処理すべき事象の処理ルー
チンのアドレスをセットされることで、所定の割込みレ
ベルによりプロセッサl又は2に割込みを発生するため
、この割込みを受けたプロセッサ1又は2は割込み発生
レジスタ5又は6のアドレスにより、直ちに処理すべき
事象の処理ルーチンにジャンプすることが出来る。
従って、事象コードのセットの代わりに、処理ルーチン
のアドレスをセットすることで、従来プロセッサ1及び
2が必要とした割込み発生、割込みのルーチンにジャン
プ、事象コードの分析という処理工程を省略し、直ちに
事象処理ルーチンにジャンプすることが出来る。
のアドレスをセットすることで、従来プロセッサ1及び
2が必要とした割込み発生、割込みのルーチンにジャン
プ、事象コードの分析という処理工程を省略し、直ちに
事象処理ルーチンにジャンプすることが出来る。
第2図は本発明の一実施例を示す回路のブロック図であ
る。
る。
プロセッサ1はROM9に格納されているプログラムを
読出して動作し、RAMl0にデータを格納して処理す
る。又、プロセッサ2はROM11に格納されているプ
ログラムを読出して動作し、RAM12にデータを格納
して処理する。
読出して動作し、RAMl0にデータを格納して処理す
る。又、プロセッサ2はROM11に格納されているプ
ログラムを読出して動作し、RAM12にデータを格納
して処理する。
プロセッサ1がプロセッサ2に対し、或る事象の処理を
通知する場合、割込みレベルがIRQであれば、IRQ
割込み発生レジスタ8に当該事象の処理ルーチンのアド
レスをセットする。IRQ割込み発生レジスタ8はこの
アドレスセットにより、プロセッサ2にIRQ割込みを
送出する。
通知する場合、割込みレベルがIRQであれば、IRQ
割込み発生レジスタ8に当該事象の処理ルーチンのアド
レスをセットする。IRQ割込み発生レジスタ8はこの
アドレスセットにより、プロセッサ2にIRQ割込みを
送出する。
プロセッサ2はこのIRQにより、それまで処理してい
たデータの格納されているレジスタ13の内容をRAM
12に退避した後、IRQ割込み発生レジスタ8にセッ
トされた処理ルーチンのアドレスを読取り、この処理ル
ーチンのアドレスにジャンプして、処理を開始する。
たデータの格納されているレジスタ13の内容をRAM
12に退避した後、IRQ割込み発生レジスタ8にセッ
トされた処理ルーチンのアドレスを読取り、この処理ル
ーチンのアドレスにジャンプして、処理を開始する。
即ち、例えば第3図(b)に示すIRQの事象Bの処理
ルーチンのアドレスが“0400”であるとすると、プ
ロセッサ1はIRQ割込み発生レジスタ8に“0400
”をセットする。プロセッサ2は、このアドレスに基づ
き、プログラムカウンタの“0400”から処理を開始
する。
ルーチンのアドレスが“0400”であるとすると、プ
ロセッサ1はIRQ割込み発生レジスタ8に“0400
”をセットする。プロセッサ2は、このアドレスに基づ
き、プログラムカウンタの“0400”から処理を開始
する。
プロセッサ1がプロセッサ2に対し、割込みレベルがN
Miレベルの事象りの処理を通知する場合、NMi割込
み発生レジスタ7に、事象りの処理ルーチンのアドレス
例えば“1040”をセットする。NMi割込み発生レ
ジスタ7は、このアドレスセットにより、プロセッサ2
にNMi割込みを送出する。
Miレベルの事象りの処理を通知する場合、NMi割込
み発生レジスタ7に、事象りの処理ルーチンのアドレス
例えば“1040”をセットする。NMi割込み発生レ
ジスタ7は、このアドレスセットにより、プロセッサ2
にNMi割込みを送出する。
プロセッサ2はこのNMiにより、それまで処理してい
たデータの格納されているレジスタ13の内容を、RA
M12に退避した後、NMi割込み発生レジスタ7にセ
ットされた処理ルーチンのアドレス“1040”を読取
り、プログラムカウンタ“1040”から処理を開始す
る。
たデータの格納されているレジスタ13の内容を、RA
M12に退避した後、NMi割込み発生レジスタ7にセ
ットされた処理ルーチンのアドレス“1040”を読取
り、プログラムカウンタ“1040”から処理を開始す
る。
本実施例は割込みレベルをNMiとIRQの二種類で説
明したが、これに限定されるものではない。
明したが、これに限定されるものではない。
以上説明した如く、本発明は複数のプロセッサが連携し
て動作する装置において、一方のプロセッサが他方のプ
ロセッサに割込みにより或る事象の処理を通知する場合
、処理工程を簡略化することが可能なため、効率の良い
プロセッサ間の通信を行うことが出来る。
て動作する装置において、一方のプロセッサが他方のプ
ロセッサに割込みにより或る事象の処理を通知する場合
、処理工程を簡略化することが可能なため、効率の良い
プロセッサ間の通信を行うことが出来る。
第1図は本発明の原理ブロック図、
第2図は本発明の一実施例を示す回路のブロック図、
第3図は従来のプロセッサ間通信を説明する図である。
図において、
1.2はプロセッサ、 3,13はレジスタ、4はテー
ブル、 5.6は割込み発生レジスタ、7はNMi
割込み発生レジスタ、 8はIRQ割込み発生レジスタ、 9.11はROM、 10.12はRAMである。 不 1 口 (α) (’o) 槌聚のプロヒンサ闇匝佑どχ塘する2 こ +1 ロコ
ブル、 5.6は割込み発生レジスタ、7はNMi
割込み発生レジスタ、 8はIRQ割込み発生レジスタ、 9.11はROM、 10.12はRAMである。 不 1 口 (α) (’o) 槌聚のプロヒンサ闇匝佑どχ塘する2 こ +1 ロコ
Claims (1)
- 【特許請求の範囲】 複数のプロセッサ(1)(2)が連携して動作する装置
において、 該プロセッサ(1)(2)の備える割込みレベルに対応
して複数の割込み発生レジスタ(5)(6)を設け、一
方のプロセッサが他方のプロセッサに対し、割込みによ
り或る事象の処理を通知する場合、割込みレベルに対応
する割込み発生レジスタに該事象を処理するルーチンの
アドレスをセットすることで、該アドレスがセットされ
た割込み発生レジスタが送出する割込みにより、他方の
プロセッサが該ルーチンのアドレスにジャンプすること
を特徴とするプロセッサ間の通信方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20436886A JPS6359649A (ja) | 1986-08-29 | 1986-08-29 | プロセツサ間の通信方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20436886A JPS6359649A (ja) | 1986-08-29 | 1986-08-29 | プロセツサ間の通信方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6359649A true JPS6359649A (ja) | 1988-03-15 |
Family
ID=16489358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20436886A Pending JPS6359649A (ja) | 1986-08-29 | 1986-08-29 | プロセツサ間の通信方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6359649A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011118508A (ja) * | 2009-12-01 | 2011-06-16 | Renesas Electronics Corp | マルチプロセッサシステム及びマルチプロセッサ制御方法 |
EP2704009A2 (en) | 2012-08-31 | 2014-03-05 | Fujitsu Limited | Information processing apparatus, information processing method, and program |
-
1986
- 1986-08-29 JP JP20436886A patent/JPS6359649A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011118508A (ja) * | 2009-12-01 | 2011-06-16 | Renesas Electronics Corp | マルチプロセッサシステム及びマルチプロセッサ制御方法 |
EP2704009A2 (en) | 2012-08-31 | 2014-03-05 | Fujitsu Limited | Information processing apparatus, information processing method, and program |
US9063929B2 (en) | 2012-08-31 | 2015-06-23 | Fujitsu Limited | Information processing apparatus, information processing method, computer-readable recording medium having stored therein program |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW345649B (en) | Method for executing different sets of instructions that cause a processor to perform different data type operations | |
EP1182550A3 (en) | Task based priority arbitration | |
JPS6359649A (ja) | プロセツサ間の通信方式 | |
JPH04373026A (ja) | プログラム中断方法 | |
JP3074770B2 (ja) | 情報処理装置 | |
JPS633328B2 (ja) | ||
JPH0496167A (ja) | マルチプロセッサシステムの割込み方式 | |
JPH0833840B2 (ja) | エラー回復手順通知システム | |
JPS6136850A (ja) | 入出力割込通知方式 | |
JPS6049464A (ja) | マルチプロセッサ計算機におけるプロセッサ間通信方式 | |
JPS61166631A (ja) | マイクロプログラム制御処理方法 | |
JP2708647B2 (ja) | コプロセサによる補助機能のサポート方法 | |
JPH0241532A (ja) | マイクロプロセッサの例外処理方法 | |
JPH058674U (ja) | 情報伝送装置sp/psカードのデータ処理方式 | |
JPS62113238A (ja) | 電子計算機システムにおけるプログラム修正装置 | |
JP2505044B2 (ja) | 割込制御方式 | |
JPS5475242A (en) | Interrupt processing system | |
JPS598060A (ja) | マイクロ・プロセツサ | |
JPH02176832A (ja) | マイクロコンピュータ | |
JPS62166444A (ja) | プログラムデバツグ装置 | |
JPH02146664A (ja) | データ転送方式 | |
JPS621042A (ja) | 電子計算機 | |
JPS61187044A (ja) | 情報処理装置 | |
JPS62296236A (ja) | マイクロプロセツサの割り込み処理装置 | |
JPS59220823A (ja) | インタフエ−ス制御方式 |