JPH086662A - ストップクロック制御装置およびその制御方法 - Google Patents
ストップクロック制御装置およびその制御方法Info
- Publication number
- JPH086662A JPH086662A JP7153288A JP15328895A JPH086662A JP H086662 A JPH086662 A JP H086662A JP 7153288 A JP7153288 A JP 7153288A JP 15328895 A JP15328895 A JP 15328895A JP H086662 A JPH086662 A JP H086662A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- idle
- stop clock
- processing unit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 24
- 230000003750 conditioning effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Microcomputers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 本発明はＳＬ中央処理装置のストップクロッ
クに関し、高価で特に製作されたシステム制御用チップ
に比べて簡単で、安価で、使用者が特定目的のためにイ
ンテルＳＬ中央処理装置のクロックを制御して任意にＳ
Ｌ中央処理装置のストップクロックインタラプトを要求
し、またはストップクロック状態でＳＬ中央処理装置を
再度活性化させるようにするストップクロック制御装置
とその方法を提供する。 【構成】 一定時間の間入力信号がないと出力信号を送
り出す遊休検出器１と、遊休検出器の制御以外に使用者
が任意にストップクロックインタラプトを設定しまた解
除する処理部２と、処理部が制御するストップクロック
インタラプトにストップクロックを受けて特定モードを
随行するＳＬ中央処理装置４とから構成される。
クに関し、高価で特に製作されたシステム制御用チップ
に比べて簡単で、安価で、使用者が特定目的のためにイ
ンテルＳＬ中央処理装置のクロックを制御して任意にＳ
Ｌ中央処理装置のストップクロックインタラプトを要求
し、またはストップクロック状態でＳＬ中央処理装置を
再度活性化させるようにするストップクロック制御装置
とその方法を提供する。 【構成】 一定時間の間入力信号がないと出力信号を送
り出す遊休検出器１と、遊休検出器の制御以外に使用者
が任意にストップクロックインタラプトを設定しまた解
除する処理部２と、処理部が制御するストップクロック
インタラプトにストップクロックを受けて特定モードを
随行するＳＬ中央処理装置４とから構成される。
Description
【０００１】
【産業上の利用分野】本発明は、ストップクロック制御
装置およびその制御方法に関し、より詳しくはインテル
（Intel ）社のＳＬ中央処理装置（ＳＬ ＣＰＵ；Stat
ic Low-powerCentral Processing Unit）のストップク
ロックを遊休検出器により制御して前記ＳＬ中央処理装
置の消費電力を節約し、使用者が任意にＳＬ中央処理装
置をストップ状態で活性化することができるストップク
ロック制御装置およびその制御方法に関する。
装置およびその制御方法に関し、より詳しくはインテル
（Intel ）社のＳＬ中央処理装置（ＳＬ ＣＰＵ；Stat
ic Low-powerCentral Processing Unit）のストップク
ロックを遊休検出器により制御して前記ＳＬ中央処理装
置の消費電力を節約し、使用者が任意にＳＬ中央処理装
置をストップ状態で活性化することができるストップク
ロック制御装置およびその制御方法に関する。
【０００２】
【従来の技術】最近のコンピュータシステムでは、使用
者が一定期間にかけてコンピュータを使用しない場合、
最小限の電源をコンピュータシステムに供給することに
より、電力の無駄遣いを防止する電力節約モードに自動
に転換し、入力信号がある場合には使用者により電力節
約モードから再度リズームされるようにする節電機能が
基本的に提供されている傾向である。
者が一定期間にかけてコンピュータを使用しない場合、
最小限の電源をコンピュータシステムに供給することに
より、電力の無駄遣いを防止する電力節約モードに自動
に転換し、入力信号がある場合には使用者により電力節
約モードから再度リズームされるようにする節電機能が
基本的に提供されている傾向である。
【０００３】インテル社のＳＬ中央処理装置は、幾つか
の特定モードを使用して動作時に消費電力を大きく節減
することができるので、個人用コンピュータにおいて節
電用コンピュータシステムを実現するための中央処理装
置として多く使用されている。
の特定モードを使用して動作時に消費電力を大きく節減
することができるので、個人用コンピュータにおいて節
電用コンピュータシステムを実現するための中央処理装
置として多く使用されている。
【０００４】前記ＳＬ中央処理装置には内部のクロック
スピードを外部で制御するためのストップクロックイン
タラプト端子が形成されている。
スピードを外部で制御するためのストップクロックイン
タラプト端子が形成されている。
【０００５】従来において、ＳＬ中央処理装置の内部ク
ロックスピードは、前記ストップクロックインタラプト
端子を介してシステム制御チップセットにより制御され
た。
ロックスピードは、前記ストップクロックインタラプト
端子を介してシステム制御チップセットにより制御され
た。
【０００６】以下、添付した図面を参照して従来のスト
ップクロック制御装置について説明する。
ップクロック制御装置について説明する。
【０００７】図３は従来のストップクロック制御装置の
ブロック構成図である。図３に図示したように、従来の
ストップクロック制御装置は、システム制御用チップセ
ット５と、該システムの制御用チップセット５の出力段
にストップクロックインタラプト端子（ＳＴＰＣＬＫ）
が連結されているＳＬ中央処理装置４とで構成される。
ブロック構成図である。図３に図示したように、従来の
ストップクロック制御装置は、システム制御用チップセ
ット５と、該システムの制御用チップセット５の出力段
にストップクロックインタラプト端子（ＳＴＰＣＬＫ）
が連結されているＳＬ中央処理装置４とで構成される。
【０００８】前記のような構成により、従来のストップ
クロック制御装置の動作は次のように行なわれる。
クロック制御装置の動作は次のように行なわれる。
【０００９】システム制御用チップセット５は、消費電
力を節約するために特定モード状態でＳＬ中央処理装置
４の内部クロックスピードを制御するためのストップク
ロックインタラプトを発生するように特別にデザインさ
れる。
力を節約するために特定モード状態でＳＬ中央処理装置
４の内部クロックスピードを制御するためのストップク
ロックインタラプトを発生するように特別にデザインさ
れる。
【００１０】特定モード状態において、システム制御用
チップセット５は、ＳＬ中央処理装置４にストップクロ
ックインタラプト信号を要求し、それによりＳＬ中央処
理装置４は内部クロックを低スピードに転換して節電状
態を維持する。
チップセット５は、ＳＬ中央処理装置４にストップクロ
ックインタラプト信号を要求し、それによりＳＬ中央処
理装置４は内部クロックを低スピードに転換して節電状
態を維持する。
【００１１】しかしながら、前述したように従来のスト
ップクロックインタラプトを随行する制御装置において
は、高価なシステム制御用チップセット５が使用される
ことにより、コンピュータシステムの製造原価が高くな
る問題点がある。
ップクロックインタラプトを随行する制御装置において
は、高価なシステム制御用チップセット５が使用される
ことにより、コンピュータシステムの製造原価が高くな
る問題点がある。
【００１２】また、前記のような従来のストップクロッ
ク制御装置においては、システム制御用チップセット５
は設計されたままの特定モードのみにストップクロック
インタラプトを発生するから、使用者が特定目的のため
にＳＬ中央処理装置４のストップクロック（ＳＴＰＣＬ
Ｋ）を制御して任意にＳＬ中央処理装置４の内部クロッ
クスピードの制御ができないという短所がある。
ク制御装置においては、システム制御用チップセット５
は設計されたままの特定モードのみにストップクロック
インタラプトを発生するから、使用者が特定目的のため
にＳＬ中央処理装置４のストップクロック（ＳＴＰＣＬ
Ｋ）を制御して任意にＳＬ中央処理装置４の内部クロッ
クスピードの制御ができないという短所がある。
【００１３】そして、前記のような従来のストップクロ
ック制御装置は、クロックインタラプトモードを強制的
に解除することによりＳＬ中央処理装置４が再度正常的
にウェイクアップすることができないという短所があ
る。
ック制御装置は、クロックインタラプトモードを強制的
に解除することによりＳＬ中央処理装置４が再度正常的
にウェイクアップすることができないという短所があ
る。
【００１４】
【発明が解決しようとする課題】本発明の目的は、前述
したような従来の問題点および短所を解決するため、ス
トップクロックインタラプトのために特別に製作する高
価なシステム用チップセットと比べて、安価で簡単な回
路を構成することができるストップクロック制御装置お
よびその制御方法を提供することにある。
したような従来の問題点および短所を解決するため、ス
トップクロックインタラプトのために特別に製作する高
価なシステム用チップセットと比べて、安価で簡単な回
路を構成することができるストップクロック制御装置お
よびその制御方法を提供することにある。
【００１５】本発明の他の目的は、使用者が特定目的の
ためにインテル社のＳＬ中央処理装置のクロックを制御
することにより、任意にＳＬ中央処理装置の内部クロッ
クスピードを制御し得るストップクロック制御装置およ
びその制御方法を提供することにある。
ためにインテル社のＳＬ中央処理装置のクロックを制御
することにより、任意にＳＬ中央処理装置の内部クロッ
クスピードを制御し得るストップクロック制御装置およ
びその制御方法を提供することにある。
【００１６】本発明のまた他の目的は、ストップクロッ
クインタラプトモードでＳＬ中央処理装置を再度強制的
にウェイクアップすることができるストップクロック制
御装置およびその制御方法を提供することにある。
クインタラプトモードでＳＬ中央処理装置を再度強制的
にウェイクアップすることができるストップクロック制
御装置およびその制御方法を提供することにある。
【００１７】
【課題を解決するための手段】前記のような本発明の目
的を達成するための手段として本発明は、一定時間にか
けて入力信号がないと、入力信号のない状態を表わすた
めの出力信号を送り出す遊休検出器と、前記遊休検出器
の出力信号以外に使用者任意にストップクロックインタ
ラプトを指示し得ることができる信号を伝送するための
処理部と、前記処理部から入力される信号を受けてスト
ップクロックインタラプトモードを設定するまたは解除
するＳＬ中央処理装置（ＳＬ ＣＰＵ）とを備えて構成
される。
的を達成するための手段として本発明は、一定時間にか
けて入力信号がないと、入力信号のない状態を表わすた
めの出力信号を送り出す遊休検出器と、前記遊休検出器
の出力信号以外に使用者任意にストップクロックインタ
ラプトを指示し得ることができる信号を伝送するための
処理部と、前記処理部から入力される信号を受けてスト
ップクロックインタラプトモードを設定するまたは解除
するＳＬ中央処理装置（ＳＬ ＣＰＵ）とを備えて構成
される。
【００１８】前記のような本発明の目的を達成するため
の他の手段として本発明は、前記遊休検出器が作動して
一定時間にかけて入力信号がない場合、入力信号のない
状態を表わす遊休判定のための時間を使用者が直接にセ
ッティングする段階と、前記遊休検出器が入力信号の有
無を感知して、入力信号がない状態の時間を測定する段
階と、前記測定された時間と使用者がセッティングした
遊休判定のための時間とを比較して同一値であるかを判
定する段階と、前記遊休検出器から該当する制御信号が
出力されると、調節段の入力状態が論理的レベルでハイ
状態であるかを感知する段階と、前記調節段の論理的レ
ベルがハイ状態でない場合、前記遊休検出器から出力さ
れる制御信号によりＳＬ中央処理装置のクロックをスト
ップする段階とからなるストップクロックインタラプト
設定段階と、前記ストップクロックインタラプト設定状
態で遊休検出器に入力される信号の有無を感知する段階
と、使用者が任意にストップクロックインタラプト解除
を実施できる調節段が論理的レベルでハイ状態であるか
を感知する段階と、前記遊休検出器の副調節チャンネル
が論理的レベルでロー状態である信号を出力するかを感
知する段階と、前記段階でストップクロックに入力され
る入力信号の論理的レベルがハイ状態である場合、ＳＬ
中央処理装置のストップクロックインタラプトモードが
解除されてＳＬ中央処理装置が再度正常的に動作する段
階とからなるストップクロックインタラプト解除段階と
で構成される。
の他の手段として本発明は、前記遊休検出器が作動して
一定時間にかけて入力信号がない場合、入力信号のない
状態を表わす遊休判定のための時間を使用者が直接にセ
ッティングする段階と、前記遊休検出器が入力信号の有
無を感知して、入力信号がない状態の時間を測定する段
階と、前記測定された時間と使用者がセッティングした
遊休判定のための時間とを比較して同一値であるかを判
定する段階と、前記遊休検出器から該当する制御信号が
出力されると、調節段の入力状態が論理的レベルでハイ
状態であるかを感知する段階と、前記調節段の論理的レ
ベルがハイ状態でない場合、前記遊休検出器から出力さ
れる制御信号によりＳＬ中央処理装置のクロックをスト
ップする段階とからなるストップクロックインタラプト
設定段階と、前記ストップクロックインタラプト設定状
態で遊休検出器に入力される信号の有無を感知する段階
と、使用者が任意にストップクロックインタラプト解除
を実施できる調節段が論理的レベルでハイ状態であるか
を感知する段階と、前記遊休検出器の副調節チャンネル
が論理的レベルでロー状態である信号を出力するかを感
知する段階と、前記段階でストップクロックに入力され
る入力信号の論理的レベルがハイ状態である場合、ＳＬ
中央処理装置のストップクロックインタラプトモードが
解除されてＳＬ中央処理装置が再度正常的に動作する段
階とからなるストップクロックインタラプト解除段階と
で構成される。
【００１９】
【実施例】以下、本発明の好適実施例を添付した図面に
基づいて本発明が属する技術分野で通常の知識を持つ者
が本発明を容易に実施できるほど詳細に説明する。
基づいて本発明が属する技術分野で通常の知識を持つ者
が本発明を容易に実施できるほど詳細に説明する。
【００２０】図１に図示したように、本発明の実施例に
基づくストップクロック制御装置は、ＳＬ中央処理装置
４が低電力の実現のための特定モードに転換することに
おいて、前記モード転換を決定するために必要な複数の
信号を入力端子（Ｉ０〜Ｉｎ）として、使用者が既にセ
ッティングした遊休判定時間の間前記入力信号（Ｉ０〜
Ｉｎ）がない場合、主出力チャンネル（Ｏ０）と副出力
チャンネル（Ｏ１）とを通って出力信号を送り出す遊休
検出器１と、前記遊休検出器の副出力チャンネル（Ｏ
１）の出力信号を入力信号にする反転（−）とゲート
（Ｚ３）と、前記反転（−）ゲート（Ｚ３）の出力信号
を一方の入力とし、前記遊休検出器の主出力チャンネル
（Ｏ０）から出力して入力信号（Ｉ０，Ｉ１，……，Ｉ
ｎ）がないことを表わす出力信号を他方の入力とする論
理和ゲート（Ｚ２）と、前記論理和ゲート（Ｚ２）を通
過した信号を一方の入力とし、使用者により任意に調節
が可能な信号（Ｃ１）を他方の入力とする論理和ゲート
（Ｚ３）とからなる処理部２と、前記処理部２から出力
される信号がストップクロック端子（ＳＴＰＣＬＫ）に
入力されると、ストップクロックインタラプトモードに
転移するＳＬ中央処理装置４とを備えて構成される。
基づくストップクロック制御装置は、ＳＬ中央処理装置
４が低電力の実現のための特定モードに転換することに
おいて、前記モード転換を決定するために必要な複数の
信号を入力端子（Ｉ０〜Ｉｎ）として、使用者が既にセ
ッティングした遊休判定時間の間前記入力信号（Ｉ０〜
Ｉｎ）がない場合、主出力チャンネル（Ｏ０）と副出力
チャンネル（Ｏ１）とを通って出力信号を送り出す遊休
検出器１と、前記遊休検出器の副出力チャンネル（Ｏ
１）の出力信号を入力信号にする反転（−）とゲート
（Ｚ３）と、前記反転（−）ゲート（Ｚ３）の出力信号
を一方の入力とし、前記遊休検出器の主出力チャンネル
（Ｏ０）から出力して入力信号（Ｉ０，Ｉ１，……，Ｉ
ｎ）がないことを表わす出力信号を他方の入力とする論
理和ゲート（Ｚ２）と、前記論理和ゲート（Ｚ２）を通
過した信号を一方の入力とし、使用者により任意に調節
が可能な信号（Ｃ１）を他方の入力とする論理和ゲート
（Ｚ３）とからなる処理部２と、前記処理部２から出力
される信号がストップクロック端子（ＳＴＰＣＬＫ）に
入力されると、ストップクロックインタラプトモードに
転移するＳＬ中央処理装置４とを備えて構成される。
【００２１】図２は本発明の実施例に基づくストップク
ロック制御方法を図示した流れ図である。
ロック制御方法を図示した流れ図である。
【００２２】図２に図示したように、本発明の実施例に
基づくストップクロック制御方法は、遊休検出器１に５
分から７５分までの範囲で毎５分単位で入力信号のない
ことを表示する遊休判定のための時間を使用者が直接に
２進コードにてセッティングする段階（Ｓ１０）と、前
記遊休検出器１の入力信号（Ｉ０〜Ｉｎ）の有無を感知
して入力信号（Ｉ０〜Ｉｎ）のないことが確認される
と、継続的に入力信号（Ｉ０〜Ｉｎ）の無入力状態の時
間を測定する段階（Ｓ２０）と、前記入力信号（Ｉ０〜
Ｉｎ）が無入力状態の時間を継続的に測定しながら、測
定される時間と使用者が既にセッティングした遊休判定
のための時間とを比較して、同一値であるかを判定し、
もし前記測定された時間が遊休判定のための時間と同一
である場合には次段階（Ｓ４０）に進行し、測定された
時間が遊休判定のための時間に到達していない状態で入
力信号（Ｉ０〜Ｉｎ）が入力される場合には再度前記遊
休検出器１の入力信号（Ｉ０〜Ｉｎ）の有無を感知し始
める段階（Ｓ２０）に戻す段階（Ｓ３０）と、前記段階
で既にセッティングした遊休判定のための時間の間に入
力信号（Ｉ０〜Ｉｎ）がないと判断されて遊休検出器１
から該当する制御信号（Ｏ０）が出力された場合、使用
者が任意に特定モードを解除できる調節段（Ｃ１）の入
力が論理的にハイレベルであるかを感知して、もし前記
論理的レベルがハイである場合には再度前記遊休検出器
１の入力信号（Ｉ０〜Ｉｎ）の有無を感知し始める段階
（Ｓ２０）に戻し、前記論理的レベルがローである場合
には次段階（Ｓ５０）に進行する段階（Ｓ４０）と、前
記遊休検出器１から出力された制御信号（Ｏ０）が前記
調節段（Ｃ１）の論理的レベルがローである場合には自
分の論理的レベル自体にＳＬ中央処理装置（ＳＬ ＣＰ
Ｕ）のストップクロック端子（ＳＴＰＣＬＫ）に入力さ
れてＳＬ中央処理装置４にストップクロックインタラプ
トを要求し、ＳＬ中央処理装置４はストップインタラプ
トモードにシステムを転移させる段階（Ｓ５０）とで構
成されるストップクロックインタラプト設定段階と、前
記ストップクロックインタラプト設定段階が維持されて
いる間に、遊休検出器１は続いて作動し、入力信号（Ｉ
０〜Ｉｎ）の有無を感知し、入力信号（Ｉ０〜Ｉｎ）が
入力され始まるとすぐストップクロックインタラプトモ
ードを解除する段階（Ｓ９０）に進行する段階（Ｓ６
０）と、前記ストップクロックインタラプト設定状態
で、使用者が任意にストップクロックインタラプトを解
除できる調節段（Ｃ１）が論理的レベルがハイであるか
を感知して、もし論理的レベルがローである場合には次
段階（Ｓ７０）に進行し、論理的レベルがハイである場
合にはストップクロックインタラプトモードを解除する
段階（Ｓ９０）に進行する段階（Ｓ７０）と、前記遊休
検出器１の副出力チャンネル（Ｏ１）の出力が論理的に
ローであるかを感知して、ローである場合にはストップ
クロックインタラプトモードを解除する段階（Ｓ９０）
に進行する段階（Ｓ８０）と、前記段階で、ストップク
ロックインタラプトを解除するための諸条件を感知し
て、その結果、解除のための条件を満足すると、ＳＬ中
央処理装置４のストップクロックインタラプトを解除し
てＳＬ中央処理装置４が再度正常的に動作を随行させら
れるストップクロックインタラプト解除段階（Ｓ９０）
とで構成されて行なわれる。
基づくストップクロック制御方法は、遊休検出器１に５
分から７５分までの範囲で毎５分単位で入力信号のない
ことを表示する遊休判定のための時間を使用者が直接に
２進コードにてセッティングする段階（Ｓ１０）と、前
記遊休検出器１の入力信号（Ｉ０〜Ｉｎ）の有無を感知
して入力信号（Ｉ０〜Ｉｎ）のないことが確認される
と、継続的に入力信号（Ｉ０〜Ｉｎ）の無入力状態の時
間を測定する段階（Ｓ２０）と、前記入力信号（Ｉ０〜
Ｉｎ）が無入力状態の時間を継続的に測定しながら、測
定される時間と使用者が既にセッティングした遊休判定
のための時間とを比較して、同一値であるかを判定し、
もし前記測定された時間が遊休判定のための時間と同一
である場合には次段階（Ｓ４０）に進行し、測定された
時間が遊休判定のための時間に到達していない状態で入
力信号（Ｉ０〜Ｉｎ）が入力される場合には再度前記遊
休検出器１の入力信号（Ｉ０〜Ｉｎ）の有無を感知し始
める段階（Ｓ２０）に戻す段階（Ｓ３０）と、前記段階
で既にセッティングした遊休判定のための時間の間に入
力信号（Ｉ０〜Ｉｎ）がないと判断されて遊休検出器１
から該当する制御信号（Ｏ０）が出力された場合、使用
者が任意に特定モードを解除できる調節段（Ｃ１）の入
力が論理的にハイレベルであるかを感知して、もし前記
論理的レベルがハイである場合には再度前記遊休検出器
１の入力信号（Ｉ０〜Ｉｎ）の有無を感知し始める段階
（Ｓ２０）に戻し、前記論理的レベルがローである場合
には次段階（Ｓ５０）に進行する段階（Ｓ４０）と、前
記遊休検出器１から出力された制御信号（Ｏ０）が前記
調節段（Ｃ１）の論理的レベルがローである場合には自
分の論理的レベル自体にＳＬ中央処理装置（ＳＬ ＣＰ
Ｕ）のストップクロック端子（ＳＴＰＣＬＫ）に入力さ
れてＳＬ中央処理装置４にストップクロックインタラプ
トを要求し、ＳＬ中央処理装置４はストップインタラプ
トモードにシステムを転移させる段階（Ｓ５０）とで構
成されるストップクロックインタラプト設定段階と、前
記ストップクロックインタラプト設定段階が維持されて
いる間に、遊休検出器１は続いて作動し、入力信号（Ｉ
０〜Ｉｎ）の有無を感知し、入力信号（Ｉ０〜Ｉｎ）が
入力され始まるとすぐストップクロックインタラプトモ
ードを解除する段階（Ｓ９０）に進行する段階（Ｓ６
０）と、前記ストップクロックインタラプト設定状態
で、使用者が任意にストップクロックインタラプトを解
除できる調節段（Ｃ１）が論理的レベルがハイであるか
を感知して、もし論理的レベルがローである場合には次
段階（Ｓ７０）に進行し、論理的レベルがハイである場
合にはストップクロックインタラプトモードを解除する
段階（Ｓ９０）に進行する段階（Ｓ７０）と、前記遊休
検出器１の副出力チャンネル（Ｏ１）の出力が論理的に
ローであるかを感知して、ローである場合にはストップ
クロックインタラプトモードを解除する段階（Ｓ９０）
に進行する段階（Ｓ８０）と、前記段階で、ストップク
ロックインタラプトを解除するための諸条件を感知し
て、その結果、解除のための条件を満足すると、ＳＬ中
央処理装置４のストップクロックインタラプトを解除し
てＳＬ中央処理装置４が再度正常的に動作を随行させら
れるストップクロックインタラプト解除段階（Ｓ９０）
とで構成されて行なわれる。
【００２３】前記のような構成により、本発明の実施例
に基づくストップクロック制御装置とその方法の作用は
次のようである。
に基づくストップクロック制御装置とその方法の作用は
次のようである。
【００２４】前記遊休検出器１は、使用者が既に設定し
た遊休判定をするための時間の間に入力信号（Ｉ０〜Ｉ
ｎ）がないと、自動的に遊休検出器の出力信号を２つの
チャンネル（Ｏ１，Ｏ２）を通って各々発生する機能を
随行する。
た遊休判定をするための時間の間に入力信号（Ｉ０〜Ｉ
ｎ）がないと、自動的に遊休検出器の出力信号を２つの
チャンネル（Ｏ１，Ｏ２）を通って各々発生する機能を
随行する。
【００２５】使用者が既に設定した遊休安定のための時
間をセッティングするときには、各チャンネル当り４つ
ずつのジャンパ（図示せず）を使用して４桁の２進数に
て表示し、各表示が意味する時間は次の表１のようであ
る。
間をセッティングするときには、各チャンネル当り４つ
ずつのジャンパ（図示せず）を使用して４桁の２進数に
て表示し、各表示が意味する時間は次の表１のようであ
る。
【００２６】
【表１】
【００２７】前記の表１で、２つの出力チャンネルが有
する該当ジャンパは異なり、主出力チャンネル（Ｏ０）
には３、４、５、６番として表示される遊休検出器チッ
プのピンを使用し、副調節チャンネル（Ｏ１）にはジャ
ンパ７、８、９、１０番として表示される遊休検出器チ
ップのピンを使用して遊休判定のための時間を使用者が
セッティングすることができる。
する該当ジャンパは異なり、主出力チャンネル（Ｏ０）
には３、４、５、６番として表示される遊休検出器チッ
プのピンを使用し、副調節チャンネル（Ｏ１）にはジャ
ンパ７、８、９、１０番として表示される遊休検出器チ
ップのピンを使用して遊休判定のための時間を使用者が
セッティングすることができる。
【００２８】遊休検出器１に入力される信号（Ｉ０〜Ｉ
ｎ）は、ＳＬ中央処理装置４が特定モードを使用して消
費電力を節約しようとするとき、その特定モードへの転
移が決められる信号であり、その代表的な信号としては
入力装置（キーボード、マウス）などの入力信号（Ｉ０
〜Ｉｎ）などがあり、その他にＳＬ中央処理装置４が処
理すべく諸過程の信号らがある。
ｎ）は、ＳＬ中央処理装置４が特定モードを使用して消
費電力を節約しようとするとき、その特定モードへの転
移が決められる信号であり、その代表的な信号としては
入力装置（キーボード、マウス）などの入力信号（Ｉ０
〜Ｉｎ）などがあり、その他にＳＬ中央処理装置４が処
理すべく諸過程の信号らがある。
【００２９】また、前記遊休検出器１は、前記ＳＬ中央
処理装置４が特定モードに転移する基準信号らを入力信
号（Ｉ０〜Ｉｎ）にて決めて回路を連結した後にも、使
用者が任意に前記入力信号（Ｉ０〜Ｉｎ）の中に現在適
用する信号を選択することができる。
処理装置４が特定モードに転移する基準信号らを入力信
号（Ｉ０〜Ｉｎ）にて決めて回路を連結した後にも、使
用者が任意に前記入力信号（Ｉ０〜Ｉｎ）の中に現在適
用する信号を選択することができる。
【００３０】使用者が４つのジャンパを２進数０１１１
にてセッティングすると、前記遊休検出器１は入力信号
（Ｉ０〜Ｉｎ）のない状態で３５分になると遊休判定を
し、出力信号を２つの出力チャンネル（Ｏ０，Ｏ１）を
通って送り出す。
にてセッティングすると、前記遊休検出器１は入力信号
（Ｉ０〜Ｉｎ）のない状態で３５分になると遊休判定を
し、出力信号を２つの出力チャンネル（Ｏ０，Ｏ１）を
通って送り出す。
【００３１】前記２つの出力チャンネル（Ｏ０，Ｏ１）
は、遊休検出器１で出力信号が発生しない場合、すなわ
ち通常時には論理的レベルでハイ状態であり、遊休検出
器１が遊休判定を降ろすと、出力チャンネルの中、主出
力チャンネル（Ｏ０）は論理的にローレベル状態で、副
出力チャンネル（Ｏ１）の論理的レベルは使用者が任意
に調節が可能であり、主に論理的にハイレベル状態であ
る。
は、遊休検出器１で出力信号が発生しない場合、すなわ
ち通常時には論理的レベルでハイ状態であり、遊休検出
器１が遊休判定を降ろすと、出力チャンネルの中、主出
力チャンネル（Ｏ０）は論理的にローレベル状態で、副
出力チャンネル（Ｏ１）の論理的レベルは使用者が任意
に調節が可能であり、主に論理的にハイレベル状態であ
る。
【００３２】処理部２は、前記２つの出力チャンネルの
中の副出力チャンネル（Ｏ１）の出力を反転ゲート（Ｚ
３）に通過させて主出力チャンネル（Ｏ０）のＳＬ中央
処理装置４の制御信号を妨害しないようにし、前記反転
ゲート（Ｚ３）の出力信号を一方の入力信号とし、他方
の入力信号に前記主出力チャンネル（Ｏ０）の出力信号
を受ける論理和ゲート（Ｚ２）を通過した信号が遊休検
出器１の遊休判定がされた状態では論理的にローレベル
状態になるようにする。
中の副出力チャンネル（Ｏ１）の出力を反転ゲート（Ｚ
３）に通過させて主出力チャンネル（Ｏ０）のＳＬ中央
処理装置４の制御信号を妨害しないようにし、前記反転
ゲート（Ｚ３）の出力信号を一方の入力信号とし、他方
の入力信号に前記主出力チャンネル（Ｏ０）の出力信号
を受ける論理和ゲート（Ｚ２）を通過した信号が遊休検
出器１の遊休判定がされた状態では論理的にローレベル
状態になるようにする。
【００３３】したがって、他の論理和ゲート（Ｚ１）の
一方の入力側に論理的レベルがローである信号が入り、
調節段（Ｃ１）は使用者の特定の意図がない限りロー状
態であるから、ＳＬ中央処理装置４のストップクロック
段（ＳＴＰＣＬＫ）に論理的レベルがローである信号が
入力されてＳＬ中央処理装置４にストップクロックイン
タラプトを要求する。
一方の入力側に論理的レベルがローである信号が入り、
調節段（Ｃ１）は使用者の特定の意図がない限りロー状
態であるから、ＳＬ中央処理装置４のストップクロック
段（ＳＴＰＣＬＫ）に論理的レベルがローである信号が
入力されてＳＬ中央処理装置４にストップクロックイン
タラプトを要求する。
【００３４】前記の動作により、ＳＬ中央処理装置４
は、ストップクロックインタラプトモードを設定して使
用者がＳＬ中央処理装置４が特定モードに転移して消費
電力を節約しようとすることにおいて、前記転移を決定
する基準信号、すなわち、遊休検出器１の入力信号（Ｉ
０〜Ｉｎ）の有無を確認して、もし入力信号がない場
合、遊休検出器１を通ってＳＬ中央処理装置４を制御す
る過程である。
は、ストップクロックインタラプトモードを設定して使
用者がＳＬ中央処理装置４が特定モードに転移して消費
電力を節約しようとすることにおいて、前記転移を決定
する基準信号、すなわち、遊休検出器１の入力信号（Ｉ
０〜Ｉｎ）の有無を確認して、もし入力信号がない場
合、遊休検出器１を通ってＳＬ中央処理装置４を制御す
る過程である。
【００３５】前記ＳＬ中央処理装置４がストップクロッ
クインタラプトモードである場合、これを解除する方法
としては、前記ＳＬ中央処理装置４のストップクロック
インタラプトモードを設定した遊休検出器１の遊休判定
信号が論理的に反転されてストップクロックインタラプ
トモードの解除を命令することになる。
クインタラプトモードである場合、これを解除する方法
としては、前記ＳＬ中央処理装置４のストップクロック
インタラプトモードを設定した遊休検出器１の遊休判定
信号が論理的に反転されてストップクロックインタラプ
トモードの解除を命令することになる。
【００３６】この過程を説明すると、遊休検出器１が遊
休判定をした状態で、前記の入力信号（Ｉ０〜Ｉｎ）が
遊休検出器１に入力されると遊休状態でないから、遊休
検出器１は主出力チャンネル（Ｏ０）に論理的レベルが
ハイである信号を出力する。
休判定をした状態で、前記の入力信号（Ｉ０〜Ｉｎ）が
遊休検出器１に入力されると遊休状態でないから、遊休
検出器１は主出力チャンネル（Ｏ０）に論理的レベルが
ハイである信号を出力する。
【００３７】したがって、処理部２の論理和ゲート（Ｚ
２）は論理的レベルがハイである信号を出力し、該信号
がまた他の論理和ゲート（Ｚ１）の一方の入力信号にな
り、ＳＬ中央処理装置４はストップクロック端子（ＳＴ
ＰＣＬＫ）に論理的レベルがハイである信号を受けてス
トップクロックインタラプトモード状態から解除され
る。
２）は論理的レベルがハイである信号を出力し、該信号
がまた他の論理和ゲート（Ｚ１）の一方の入力信号にな
り、ＳＬ中央処理装置４はストップクロック端子（ＳＴ
ＰＣＬＫ）に論理的レベルがハイである信号を受けてス
トップクロックインタラプトモード状態から解除され
る。
【００３８】前記ＳＬ中央処理装置４がストップクロッ
クインタラプトモードである場合、これを解除する他の
方法には、遊休検出器１の副出力チャンネル（Ｏ１）を
使用する方法がある。前記副出力チャンネル（Ｏ１）は
遊休検出器１から出力信号がない場合、すなわち通常時
に論理的にハイ状態であるが、主出力チャンネル（Ｏ
０）を補完してＳＬ中央処理装置４のストップクロック
インタラプトモードの解除を命令することができ、この
場合、前記副出力チャンネル（Ｏ１）の出力信号は論理
的レベルがロー状態に変化する。
クインタラプトモードである場合、これを解除する他の
方法には、遊休検出器１の副出力チャンネル（Ｏ１）を
使用する方法がある。前記副出力チャンネル（Ｏ１）は
遊休検出器１から出力信号がない場合、すなわち通常時
に論理的にハイ状態であるが、主出力チャンネル（Ｏ
０）を補完してＳＬ中央処理装置４のストップクロック
インタラプトモードの解除を命令することができ、この
場合、前記副出力チャンネル（Ｏ１）の出力信号は論理
的レベルがロー状態に変化する。
【００３９】前記処理部２では、前記副出力チャンネル
（Ｏ１）から論理的レベルがローである出力を受けて反
転させ、この反転された信号が論理的にハイであるの
で、該処理部２の出力は論理的レベルがハイ状態の信号
になる。したがって、該信号がＳＬ中央処理装置４にス
トップクロックインタラプトモードの解除を命令するよ
うになる。
（Ｏ１）から論理的レベルがローである出力を受けて反
転させ、この反転された信号が論理的にハイであるの
で、該処理部２の出力は論理的レベルがハイ状態の信号
になる。したがって、該信号がＳＬ中央処理装置４にス
トップクロックインタラプトモードの解除を命令するよ
うになる。
【００４０】前記ＳＬ中央処理装置４のストップクロッ
クインタラプトモードを解除する他の方法として、処理
部２にある調節段（Ｃ１）を利用する方法がある。遊休
検出器１により制御できない状態で、使用者は該調節段
（Ｃ１）を論理的にハイレベルに調節すると、該論理的
レベルにハイレベルの信号が処理部２の出力信号を論理
的レベルがハイである信号に出力し、したがってＳＬ中
央処理装置４のストップクロックインタラプトモードは
解除され、ＳＬ中央処理装置４は正常的に動作するよう
になる。
クインタラプトモードを解除する他の方法として、処理
部２にある調節段（Ｃ１）を利用する方法がある。遊休
検出器１により制御できない状態で、使用者は該調節段
（Ｃ１）を論理的にハイレベルに調節すると、該論理的
レベルにハイレベルの信号が処理部２の出力信号を論理
的レベルがハイである信号に出力し、したがってＳＬ中
央処理装置４のストップクロックインタラプトモードは
解除され、ＳＬ中央処理装置４は正常的に動作するよう
になる。
【００４１】
【発明の効果】以上のように、本発明の実施例で、任意
の信号を待っている間に、一定時間が経過しても入力信
号がない場合、出力を送り出す遊休検出器と簡単な論理
回路とで構成された処理部を利用してＳＬ中央処理装置
にストップクロックインタラプトをかけるか、あるいは
ストップクロックインタラプトがかけている状態でＳＬ
中央処理装置を活性化させてシステムが正常的に動作で
きるようにする効果を有するストップクロック制御装置
とその方法を提供することができる。
の信号を待っている間に、一定時間が経過しても入力信
号がない場合、出力を送り出す遊休検出器と簡単な論理
回路とで構成された処理部を利用してＳＬ中央処理装置
にストップクロックインタラプトをかけるか、あるいは
ストップクロックインタラプトがかけている状態でＳＬ
中央処理装置を活性化させてシステムが正常的に動作で
きるようにする効果を有するストップクロック制御装置
とその方法を提供することができる。
【図１】本発明の実施例に基づくストップクロック制御
装置のブロック構成図である。
装置のブロック構成図である。
【図２】本発明の実施例に基づくストップクロック制御
方法を示す動作流れ図である。
方法を示す動作流れ図である。
【図３】従来のストップクロック制御装置のブロック構
成図である。
成図である。
１ 遊休検出器 ２ 処理部 ４ ＳＬ中央処理装置 Ｃ１ 調節段 Ｏ０ 主出力チャンネル Ｏ１ 副出力チャンネル Ｚ２ 論理和ゲート Ｚ３ 反転ゲート ＳＴＰＣＬＫ ストップクロック端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 朴 魯柄 大韓民国ソウル特別市瑞草区瑞草洞1641− 10番地三星瑞草ビラ201号
Claims (5)
- 【請求項１】 一定時間にかけて入力信号がない場合、
入力信号のない状態を表わすための出力信号を送り出す
遊休検出器と、 前記遊休検出器の出力信号以外に使用者の任意にストッ
プクロックインタラプトを指示し得ることができる信号
を伝送するための処理部と、 前記処理部から入力される信号を受けてストップクロッ
クインタラプトモードを設定するまたは解除するＳＬ中
央処理装置と、を備えて構成されるストップクロック制
御装置。 - 【請求項２】 前記遊休検出器は、遊休判定のための時
間をジャンパにより使用者が任意に設定することができ
ることを特徴とする、請求項１に記載のストップクロッ
ク制御装置。 - 【請求項３】 前記遊休検出器は、遊休判定のための基
準信号を入力信号として受ける場合において、入力信号
を選別し得ることを特徴とする、請求項１に記載のスト
ップクロック制御装置。 - 【請求項４】 前記遊休検出器は、遊休判定後、その遊
休判定結果を表示する信号を２つのチャンネルにより各
々出力することを特徴とする、請求項１に記載のストッ
プクロック制御装置。 - 【請求項５】 前記遊休検出器が作動して一定時間にか
けて入力信号がない場合、入力信号のない状態を表わす
遊休判定のための時間を使用者が直接にセッティングす
る段階と、 前記遊休検出器が入力信号の有無を感知して、入力信号
がない状態の時間を測定する段階と、 前記測定された時間と使用者がセッティングした遊休判
定のための時間とを比較して同一値であるかを判定する
段階と、 前記遊休検出器から該当する制御信号が出力されると、
調節段の入力状態が論理的にハイレベルの状態であるか
を感知する段階と、 前記調節段の論理的レベルがハイ状態でない場合、前記
遊休検出器から出力される制御信号によりＳＬ中央処理
装置のクロックをストップする段階とからなるストップ
クロックインタラプト設定段階と、 前記ストップクロックインタラプト設定状態で遊休検出
器に入力される信号の有無を感知する段階と、 使用者が任意にストップクロックインタラプト解除を実
施できる調節段が論理的にハイレベルの状態であるかを
感知する段階と、 前記遊休検出器の副調節チャンネルが論理的にローレベ
ルの状態である信号を出力するかを感知する段階と、 前記段階でストップクロックに入力される入力信号の論
理的レベルがハイ状態である場合、ＳＬ中央処理装置の
ストップクロックインタラプトモードが解除されてＳＬ
中央処理装置が再度正常的に動作する段階とからなるス
トップクロックインタラプト解除段階と、で構成される
ことを特徴とするストップクロック制御方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR94P13919 | 1994-06-20 | ||
| KR1019940013919A KR960012838B1 (ko) | 1994-06-20 | 1994-06-20 | 스톱 클럭 제어장치와 그 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH086662A true JPH086662A (ja) | 1996-01-12 |
| JP3233553B2 JP3233553B2 (ja) | 2001-11-26 |
Family
ID=19385643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15328895A Expired - Fee Related JP3233553B2 (ja) | 1994-06-20 | 1995-06-20 | コンピュータシステムおよびコンピュータシステムのストップクロック制御方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5754883A (ja) |
| JP (1) | JP3233553B2 (ja) |
| KR (1) | KR960012838B1 (ja) |
| TW (1) | TW367438B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6252384B1 (en) | 1999-04-21 | 2001-06-26 | Nec Corporation | Power-supply voltage fluctuation inhibiting circuit |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100245199B1 (ko) * | 1996-05-21 | 2000-02-15 | 윤종용 | 네트워크 사용중의 절전기능을 갖는 컴퓨터의 절전모드전환방법 |
| JPH10240371A (ja) * | 1997-02-27 | 1998-09-11 | Mitsubishi Electric Corp | ディジタル信号処理プロセッサのクロック速度制御装置 |
| US6105078A (en) * | 1997-12-18 | 2000-08-15 | International Business Machines Corporation | Extended remote copying system for reporting both active and idle conditions wherein the idle condition indicates no updates to the system for a predetermined time period |
| JPH11202968A (ja) * | 1998-01-20 | 1999-07-30 | Mitsubishi Electric Corp | マイクロコンピュータ |
| US6202104B1 (en) * | 1998-07-28 | 2001-03-13 | Siemens Aktiengesellschaft | Processor having a clock driven CPU with static design |
| JP3526009B2 (ja) * | 1999-02-09 | 2004-05-10 | インターナショナル・ビジネス・マシーンズ・コーポレーション | コンピュータ・システムにおける電力管理装置および電力管理方法 |
| US7100061B2 (en) | 2000-01-18 | 2006-08-29 | Transmeta Corporation | Adaptive power control |
| GB2360670B (en) * | 2000-03-22 | 2004-02-04 | At & T Lab Cambridge Ltd | Power management system |
| US7496788B1 (en) * | 2006-08-17 | 2009-02-24 | Nvidia Corporation | Watchdog monitoring for unit status reporting |
| US7774626B2 (en) * | 2007-03-29 | 2010-08-10 | Intel Corporation | Method to control core duty cycles using low power modes |
| US20110252356A1 (en) * | 2010-04-13 | 2011-10-13 | Robert Paul Morris | Methods, systems, and computer program products for identifying an idle user interface element |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02120919A (ja) * | 1988-10-31 | 1990-05-08 | Nec Home Electron Ltd | パーソナルコンピュータのスリープモード回路 |
| JPH04153714A (ja) * | 1990-10-17 | 1992-05-27 | Fujitsu Ltd | 情報処理装置の制御方式 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4780843A (en) * | 1983-11-07 | 1988-10-25 | Motorola, Inc. | Wait mode power reduction system and method for data processor |
| US4851987A (en) * | 1986-01-17 | 1989-07-25 | International Business Machines Corporation | System for reducing processor power consumption by stopping processor clock supply if a desired event does not occur |
| EP0368144B1 (en) * | 1988-11-10 | 1996-02-07 | Motorola, Inc. | Digital computing system with low power mode |
| US5201059A (en) * | 1989-11-13 | 1993-04-06 | Chips And Technologies, Inc. | Method for reducing power consumption includes comparing variance in number of time microprocessor tried to react input in predefined period to predefined variance |
| US5355501A (en) * | 1990-03-09 | 1994-10-11 | Novell, Inc. | Idle detection system |
| US5396635A (en) * | 1990-06-01 | 1995-03-07 | Vadem Corporation | Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system |
| JPH04130510A (ja) * | 1990-09-21 | 1992-05-01 | Hitachi Ltd | 情報処理装置の省電力方式 |
| US5239652A (en) * | 1991-02-04 | 1993-08-24 | Apple Computer, Inc. | Arrangement for reducing computer power consumption by turning off the microprocessor when inactive |
| JPH0776894B2 (ja) * | 1991-02-25 | 1995-08-16 | インターナショナル・ビジネス・マシーンズ・コーポレイション | プロセッサ用クロック信号の制御方法及び情報処理システム |
| US5390350A (en) * | 1991-04-22 | 1995-02-14 | Western Digital Corporation | Integrated circuit chip core logic system controller with power saving features for a microcomputer system |
| JPH05108218A (ja) * | 1991-10-11 | 1993-04-30 | Toshiba Corp | コンピユータシステム |
| US5423045A (en) * | 1992-04-15 | 1995-06-06 | International Business Machines Corporation | System for distributed power management in portable computers |
| US5613135A (en) * | 1992-09-17 | 1997-03-18 | Kabushiki Kaisha Toshiba | Portable computer having dedicated register group and peripheral controller bus between system bus and peripheral controller |
| US5392437A (en) * | 1992-11-06 | 1995-02-21 | Intel Corporation | Method and apparatus for independently stopping and restarting functional units |
| US5546568A (en) * | 1993-12-29 | 1996-08-13 | Intel Corporation | CPU clock control unit |
| US5551044A (en) * | 1994-12-01 | 1996-08-27 | Intel Corporation | Method and apparatus for interrupt/SMI# ordering |
| US5617572A (en) * | 1995-01-31 | 1997-04-01 | Dell Usa, L.P. | System for reducing power consumption in computers |
-
1994
- 1994-06-20 KR KR1019940013919A patent/KR960012838B1/ko not_active IP Right Cessation
-
1995
- 1995-06-19 TW TW084106263A patent/TW367438B/zh not_active IP Right Cessation
- 1995-06-20 US US08/492,492 patent/US5754883A/en not_active Expired - Lifetime
- 1995-06-20 JP JP15328895A patent/JP3233553B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02120919A (ja) * | 1988-10-31 | 1990-05-08 | Nec Home Electron Ltd | パーソナルコンピュータのスリープモード回路 |
| JPH04153714A (ja) * | 1990-10-17 | 1992-05-27 | Fujitsu Ltd | 情報処理装置の制御方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6252384B1 (en) | 1999-04-21 | 2001-06-26 | Nec Corporation | Power-supply voltage fluctuation inhibiting circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| TW367438B (en) | 1999-08-21 |
| US5754883A (en) | 1998-05-19 |
| KR960012838B1 (ko) | 1996-09-24 |
| KR960001949A (ko) | 1996-01-26 |
| JP3233553B2 (ja) | 2001-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5619661A (en) | Dynamic arbitration system and method | |
| US7027057B2 (en) | Entering and exiting power managed states without disrupting accelerated graphics port transactions | |
| US6304978B1 (en) | Method and apparatus for control of the rate of change of current consumption of an electronic component | |
| JPH086662A (ja) | ストップクロック制御装置およびその制御方法 | |
| US7516347B2 (en) | Electronic device having power-down mode and method of reducing power consumption | |
| US20030226047A1 (en) | Portable terminal with enhanced power management function and method for managing power of the same | |
| JPH06348374A (ja) | コンピュータ・システムの電源制御方法および装置 | |
| JPH07152450A (ja) | コンピュータシステム、ならびに周辺バスクロック信号を制御するためのシステムおよび方法 | |
| US7127626B2 (en) | Data processing apparatus configured to operate with one of more clock frequencies determined by a priority order derived from one or more interrupt signals from a CPU | |
| JP2005515546A (ja) | 低電力バスインターフェース | |
| JPH1153049A (ja) | コンピュータシステム | |
| US20090094472A1 (en) | Computer system and method for dynamically saving power thereof | |
| JPH04279912A (ja) | クロック制御回路 | |
| US20040117677A1 (en) | Throttle of an integrated device | |
| JPH05119873A (ja) | コンピユータの電源自動切断方法 | |
| JPH04245518A (ja) | 情報処理装置 | |
| JP3130717B2 (ja) | バスアービトレーションシステム | |
| US20040123163A1 (en) | Device for managing electric power source of CPU | |
| JPH10312227A (ja) | マイコン制御リセット装置 | |
| JPH10333772A (ja) | コンピュータシステムおよびクロック制御方法 | |
| JPH0944276A (ja) | 省電力システム | |
| JPS61110242A (ja) | マイクロコンピユ−タの割込み信号検出方法 | |
| JPH0643980A (ja) | 情報処理装置 | |
| JPH06332693A (ja) | タイムアウト機能付き休止命令の発行方式 | |
| JP2004326482A (ja) | 省電力制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971202 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |