JPH04279912A - クロック制御回路 - Google Patents
クロック制御回路Info
- Publication number
- JPH04279912A JPH04279912A JP3003049A JP304991A JPH04279912A JP H04279912 A JPH04279912 A JP H04279912A JP 3003049 A JP3003049 A JP 3003049A JP 304991 A JP304991 A JP 304991A JP H04279912 A JPH04279912 A JP H04279912A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- request
- circuit
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 11
- 230000010365 information processing Effects 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 239000000872 buffer Substances 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
Landscapes
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は情報処理におけるクロッ
ク制御回路に関する。
ク制御回路に関する。
【０００２】
【従来の技術】従来のクロック制御回路は、待ち状態と
なった場合、装置の動作を抑止するために、動作抑止信
号等により、関係するフリップフロップのみをホールド
状態にしていた。
なった場合、装置の動作を抑止するために、動作抑止信
号等により、関係するフリップフロップのみをホールド
状態にしていた。
【０００３】
【発明が解決しようとする課題】上述した従来のクロッ
ク制御回路では、待ち状態となった場合にクロックを停
止していなかったため、待ち状態においても回路レベル
で見ると動作状態となっていた。そのため情報処理装置
が集積回路により構成された場合に回路の動作率が高く
なり、発熱量及び消費電力の増加という問題が生じてい
た。
ク制御回路では、待ち状態となった場合にクロックを停
止していなかったため、待ち状態においても回路レベル
で見ると動作状態となっていた。そのため情報処理装置
が集積回路により構成された場合に回路の動作率が高く
なり、発熱量及び消費電力の増加という問題が生じてい
た。
【０００４】
【課題を解決するための手段】クロック制御回路は、ク
ロックに同期して動作する情報処理装置内の任意の１つ
または複数の機能ブロックに、他装置又は他機能ブロッ
クからの動作要求受信信号と、他装置又は他機能ブロッ
クに対する動作要求送出信号と、前記動作要求送出信号
に対して、他装置又は他機能ブロックから送出された要
求受付信号とを入力とし、機能ブロックが動作状態であ
るか動作待ち状態であるかを検出し、動作状態から動作
待ち状態へ状態が変化した場合には、クロック停止要求
信号を出力し、動作待ち状態から動作状態へ状態が変化
した場合には、クロック起動要求信号を出力する待ち状
態検出回路と、前記クロック停止要求信号と、クロック
起動要求信号とを入力とし、該機能ブロック内の動作ク
ロックの起動及び停止制御を行うためのクロック制御フ
リップフロップとを含むことを特徴とする。
ロックに同期して動作する情報処理装置内の任意の１つ
または複数の機能ブロックに、他装置又は他機能ブロッ
クからの動作要求受信信号と、他装置又は他機能ブロッ
クに対する動作要求送出信号と、前記動作要求送出信号
に対して、他装置又は他機能ブロックから送出された要
求受付信号とを入力とし、機能ブロックが動作状態であ
るか動作待ち状態であるかを検出し、動作状態から動作
待ち状態へ状態が変化した場合には、クロック停止要求
信号を出力し、動作待ち状態から動作状態へ状態が変化
した場合には、クロック起動要求信号を出力する待ち状
態検出回路と、前記クロック停止要求信号と、クロック
起動要求信号とを入力とし、該機能ブロック内の動作ク
ロックの起動及び停止制御を行うためのクロック制御フ
リップフロップとを含むことを特徴とする。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００６】図１は、本発明の一実施例を示すブロック
図である。
図である。
【０００７】本図は、情報処理装置内の機能ブロックの
うち本発明の説明に必要な部分のみを抜き出しており、
通常処理によりフリップフロップにセットされるデータ
パス，制御回路等は省略している。また本実施例では、
動作の説明のため機能ブロックは、他ブロックからの動
作要求により第１の動作を起動し、他ブロックへの動作
要求を行ったあと、他ブロックからの要求受けつけ信号
が入力されるまで動作を停止し、要求受けつけにより第
２の動作を起動し一定時間ののち動作を停止することと
する。
うち本発明の説明に必要な部分のみを抜き出しており、
通常処理によりフリップフロップにセットされるデータ
パス，制御回路等は省略している。また本実施例では、
動作の説明のため機能ブロックは、他ブロックからの動
作要求により第１の動作を起動し、他ブロックへの動作
要求を行ったあと、他ブロックからの要求受けつけ信号
が入力されるまで動作を停止し、要求受けつけにより第
２の動作を起動し一定時間ののち動作を停止することと
する。
【０００８】機能ブロック１の中には、他ブロックへの
動作要求回路１０，待ち状態検出回路２０，クロック制
御フリップフロップ３０，論理積ゲート４０，クロック
分配用バッファ５０と５１，通常処理用フリップフロッ
プ６０〜６３を含んでいて、基本クロック３０２のほか
に他ブロックからは動作要求受付信号２０３，動作要求
受信信号２０４が入力され、他ブロックへの動作要求送
出信号１０１を出力する。
動作要求回路１０，待ち状態検出回路２０，クロック制
御フリップフロップ３０，論理積ゲート４０，クロック
分配用バッファ５０と５１，通常処理用フリップフロッ
プ６０〜６３を含んでいて、基本クロック３０２のほか
に他ブロックからは動作要求受付信号２０３，動作要求
受信信号２０４が入力され、他ブロックへの動作要求送
出信号１０１を出力する。
【０００９】以上のような構成での動作を説明する。動
作要求受信信号２０４が入力される前は、クロック制御
フリップフロップ３０は、“リセット”の状態で“０”
である。したがって論理積ゲート４０からは、ブロック
内動作クロック４０１は出力されず、クロック分配用バ
ッファ５０，５１および通常処理用フリップフロップ６
０〜６３は動作しない。つまり、機能ブロック１内の通
常処理回路部分は動作しない。
作要求受信信号２０４が入力される前は、クロック制御
フリップフロップ３０は、“リセット”の状態で“０”
である。したがって論理積ゲート４０からは、ブロック
内動作クロック４０１は出力されず、クロック分配用バ
ッファ５０，５１および通常処理用フリップフロップ６
０〜６３は動作しない。つまり、機能ブロック１内の通
常処理回路部分は動作しない。
【００１０】次に動作要求受信信号２０４が入力される
と、待ち状態検出回路２０はクロック起動要求信号２０
１をクロック制御フリップフロップ３０に出力し、“セ
ット”状態とする。したがってクロックイネーブル信号
３０１は“１”となり、ブロック内動作クロック４０１
が出力されるので通常処理回路は第１の動作を開始する
。同時に動作要求受信信号２０４は、他ブロックへの動
作要求回路１０にも入力され動作要求回路１０は他ブロ
ックと待ち状態検出回路２０に対して動作要求送出信号
１０１を出力する。
と、待ち状態検出回路２０はクロック起動要求信号２０
１をクロック制御フリップフロップ３０に出力し、“セ
ット”状態とする。したがってクロックイネーブル信号
３０１は“１”となり、ブロック内動作クロック４０１
が出力されるので通常処理回路は第１の動作を開始する
。同時に動作要求受信信号２０４は、他ブロックへの動
作要求回路１０にも入力され動作要求回路１０は他ブロ
ックと待ち状態検出回路２０に対して動作要求送出信号
１０１を出力する。
【００１１】他ブロックから動作要求受付信号２０３が
入力されるまでは、待ち状態となるため、待ち状態検出
回路２０は、クロック停止要求信号２０２を出力し、ク
ロック制御フリップフロップ３０を“リセット”するこ
とにより、通常処理回路の第１の動作を停止する。
入力されるまでは、待ち状態となるため、待ち状態検出
回路２０は、クロック停止要求信号２０２を出力し、ク
ロック制御フリップフロップ３０を“リセット”するこ
とにより、通常処理回路の第１の動作を停止する。
【００１２】次に他ブロックから動作要求送出信号１０
１に対する動作要求受付信号２０３が入力されると、待
ち状態検出回路２０はクロック起動要求信号２０１を出
力し、クロック制御フリップフロップ３０を“セット”
して第２の動作を起動する。同時に動作要求回路１０に
も動作要求受付信号２０３が入力され、動作要求送出信
号１０１の出力は終了される。一定時間後待ち状態検出
回路２０はクロック停止要求信号１０１を出力し第２の
動作を停止する。
１に対する動作要求受付信号２０３が入力されると、待
ち状態検出回路２０はクロック起動要求信号２０１を出
力し、クロック制御フリップフロップ３０を“セット”
して第２の動作を起動する。同時に動作要求回路１０に
も動作要求受付信号２０３が入力され、動作要求送出信
号１０１の出力は終了される。一定時間後待ち状態検出
回路２０はクロック停止要求信号１０１を出力し第２の
動作を停止する。
【００１３】このようにして、動作待ち状態には、動作
クロックが停止されるので通常処理回路部は動作を行わ
ない。
クロックが停止されるので通常処理回路部は動作を行わ
ない。
【００１４】
【発明の効果】以上説明したように本発明は、機能ブロ
ックの動作待ち状態を検出し、待ち状態でのクロックを
停止することにより、情報処理装置の回路動作率を下げ
回路の消費電力及び発熱量を減少できる効果がある。
ックの動作待ち状態を検出し、待ち状態でのクロックを
停止することにより、情報処理装置の回路動作率を下げ
回路の消費電力及び発熱量を減少できる効果がある。
【図１】本発明の一実施例のブロック図である。
１ 機能ブロック
１０ 動作要求回路
２０ 待ち状態検出回路
３０ クロック制御フリップフロップ４０
論理積ゲート
論理積ゲート
Claims (1)
- 【請求項１】 クロックに同期して動作する情報処理
装置内の任意の１つまたは複数の機能ブロックに、他装
置又は他機能ブロックからの動作要求受信信号と、他装
置又は他機能ブロックに対する動作要求送出信号と、前
記動作要求送出信号に対して、他装置又は他機能ブロッ
クから送出された要求受付信号とを入力とし、機能ブロ
ックが動作状態であるか動作待ち状態であるかを検出し
、動作状態から動作待ち状態へ状態が変化した場合には
、クロック停止要求信号を出力し、動作待ち状態から動
作状態へ状態が変化した場合には、クロック起動要求信
号を出力する待ち状態検出回路と、前記クロック停止要
求信号と、クロック起動要求信号とを入力とし、該機能
ブロック内の動作クロックの起動及び停止制御を行うた
めのクロック制御フリップフロップとを含むことを特徴
とするクロック制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3003049A JPH04279912A (ja) | 1991-01-16 | 1991-01-16 | クロック制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3003049A JPH04279912A (ja) | 1991-01-16 | 1991-01-16 | クロック制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04279912A true JPH04279912A (ja) | 1992-10-06 |
Family
ID=11546462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3003049A Pending JPH04279912A (ja) | 1991-01-16 | 1991-01-16 | クロック制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04279912A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06332563A (ja) * | 1993-05-13 | 1994-12-02 | Internatl Business Mach Corp <Ibm> | 電子回路の電力消費の低減回路及び方法 |
| JP2007193571A (ja) * | 2006-01-19 | 2007-08-02 | Seiko Epson Corp | 集積回路装置、マイクロコンピュータ及び電子機器 |
| KR100846398B1 (ko) * | 2001-08-28 | 2008-07-16 | 후지쯔 가부시끼가이샤 | 반도체 집적 회로 및 클록 제어 방법 |
-
1991
- 1991-01-16 JP JP3003049A patent/JPH04279912A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06332563A (ja) * | 1993-05-13 | 1994-12-02 | Internatl Business Mach Corp <Ibm> | 電子回路の電力消費の低減回路及び方法 |
| KR100846398B1 (ko) * | 2001-08-28 | 2008-07-16 | 후지쯔 가부시끼가이샤 | 반도체 집적 회로 및 클록 제어 방법 |
| JP2007193571A (ja) * | 2006-01-19 | 2007-08-02 | Seiko Epson Corp | 集積回路装置、マイクロコンピュータ及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4685312B2 (ja) | データ処理システムおよび電力節約方法 | |
| US5630145A (en) | Method and apparatus for reducing power consumption according to bus activity as determined by bus access times | |
| JP3233553B2 (ja) | コンピュータシステムおよびコンピュータシステムのストップクロック制御方法 | |
| US5428765A (en) | Method and apparatus for disabling and restarting clocks | |
| JPH04279912A (ja) | クロック制御回路 | |
| JP3962924B2 (ja) | 半導体装置、半導体回路、電子機器及びクロック供給制御方法 | |
| JPH10320349A (ja) | プロセッサ及び当該プロセッサを用いるデータ転送システム | |
| JP3962923B2 (ja) | 半導体装置、半導体回路、電子機器及びクロック供給制御方法 | |
| JP2701752B2 (ja) | マイクロプロセッサのクロック供給制御回路 | |
| JPH0883133A (ja) | コンピュータシステム及びそのクロック制御方法 | |
| JPS63198110A (ja) | 電子機器の動作速度制御方式 | |
| JPS6073753A (ja) | マイクロプロセツサの暴走処理方式 | |
| JP2686024B2 (ja) | クロック制御方式 | |
| JP2003058272A (ja) | 半導体装置およびそれに用いられる半導体チップ | |
| JPH04318651A (ja) | マイクロコンピュータシステム | |
| JPS58178468A (ja) | デ−タ処理システムの割込方式 | |
| JPS61245242A (ja) | 割り込み入力回路 | |
| JPH03274810A (ja) | 半導体集積回路 | |
| JPH06259376A (ja) | データ転送装置 | |
| JPS61147323A (ja) | 半導体集積回路装置 | |
| JPH117437A (ja) | マイクロコンピュータ | |
| JP2003162412A (ja) | Ｃｐｕの省電力回路 | |
| JPH07121366A (ja) | マイクロプロセッサのウエイト制御システム | |
| JPH01311311A (ja) | バス制御装置 | |
| JPS60237522A (ja) | 論理回路装置 |