JPH117437A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】 【課題】周辺回路への電源供給開始時の立ち上がり時
間、安定待ち時間を意識しなくても良く、応答性を良好
なものとし、且つ、消費電流を削減する、マイクロコン
ピュータの提供。 【解決手段】搭載する任意の周辺回路に対して動作開始
を指示する命令と、該命令がｎ（ｎは１以上の整数）命
令後に実行される予定であることを検出する手段と、該
検出によって前記周辺回路に対する電源供給を開始する
手段を有する。また、周辺回路の動作開始命令の検出後
に分岐等によって命令が実行されなかった場合、開始し
た電源供給をキャンセルする手段を有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はマイクロコンピュー
タに関し、特に搭載する周辺回路の低消費電力化と高速
動作安定化に好適な電源供給手段に備えたマイクロコン
ピュータに関する。

【０００２】

【従来の技術】消費電流の削減を図る従来のマイクロコ
ンピュータとして、例えば特開平１−１５５４５９号公
報には、プログラム実行状態を検出する手段と、上記検
出手段によって電源入力端から流入する電源電流を制御
する手段を備えたプロセッサが提案されている。このプ
ロセッサにおいては、プロセッサ内部の個別ブロックに
対して各々独立して電源電流を制御する手段を備えてい
る。このプロセッサは、命令実行時に、使用しない回路
ブロックに対する電源供給を制限することで消費電流の
低減を実現するものである。

【０００３】上記特開平１−１５５４５９号公報に記載
のプロセッサの構成を、後述する本発と対比できる例に
置き換えて以下に説明する。

【０００４】図７は、電源電流が制限されるブロックと
して、Ａ／Ｄ変換器を選択した例を示す図である。Ａ／
Ｄ変換器を選択するのは、その構成要素として、例えば
図３に示すような電圧降下を利用して中間電位を発生さ
せる回路や、図４に示すような差動増幅器等、定常的に
電流が流れるパスを持つからである。

【０００５】図３を参照して、電圧発生回路の概略を説
明しておくと、電源配線３−３と接地配線３−８間に直
列接続された複数の抵抗３−４〜３−７を備え、複数の
抵抗の接続点はそれぞれ対応する出力端子３−９〜３−
１２に接続され、電源側の抵抗３−４と電源配線３との
間にＰ−ｃｈトランジスタ３−２が挿入され、Ｐ−ｃｈ
トランジスタ３−２のゲート端子に接続された入力端子
３ー１の値によって電源と接地間の電流パスの接続、断
が制御される。また、図４を参照すると、この差動増幅
器は、入力端子４−９、４−１０を差動入力とする差動
対トランジスタＴＲ４−４、ＴＲ４−５、及び差動対の
能動負荷を構成するカレントミラー構成のトランジスタ
ＴＲ４−６、ＴＲ４−７、差動対の定電流源トランジス
タを構成するトランジスタＴＲ４−２、及び定電流源ト
ランジスタＴＲ４−２にバイアスを供給する回路を構成
するトランジスタＴＲ４−３、ＴＲ４−８から構成され
ている。なお、トランジスタＴＲ４−３、ＴＲ４−２は
カレントミラーを構成している。

【０００６】再び図７を参照すると、初期化信号６−１
は、マイクロコンピュータのリセット端子等から強制的
に供給されるリセット信号である。

【０００７】Ａ／Ｄ変換部６−２の動作開始、および停
止は、ＳＲ型フリップフロップよりなる変換制御フラグ
６−３によって制御される。Ａ／Ｄ変換部６−２は、Ａ
／Ｄ変換アナログ部６−２ａとＡ／Ｄ変換制御部６−２
ｂから構成される。

【０００８】ここで、初期化信号６−１が“１”である
とすれば、変換制御フラグ６−３の正転（非反転）出力
Ｑが“０”になり、Ａ／Ｄ変換部６−２は停止の状態と
なる。

【０００９】この時、変換制御フラグ６−３を構成する
ＳＲ型フリップフロップの反転出力ＱＢは“１”となっ
ており、この反転出力は、ソースとドレーンがそれぞれ
電源配線６−１０とＡ／Ｄ変換アナログ部６−２ａに接
続され、Ａ／Ｄ変換アナログ部６−２ａに対する電源供
給を司どるＰ−ｃｈトランジスタ６−４のゲートに接続
されており、Ｐ−ｃｈトランジスタ６−４はデバイスの
特性上、非導通の状態になる。

【００１０】従って電源配線６−１０からＡ／Ｄ変換ア
ナログ部６−２ａへの電源供給は行われず、Ａ／Ｄ変換
アナログ部６−２ａ構成要素であるところの電圧降下を
利用して中間電位を発生させる回路や差動増幅器等、電
源配線６−１０から接地配線６−１１に至る定常的な電
流パスが遮断される。

【００１１】リセットが解除されると、初期化信号６−
１が“０”になり、Ａ／Ｄ変換部６−２を搭載するマイ
クロコンピュータは、同一チップ内に搭載されるメモリ
または外部メモリから供給される命令を内部バスを介し
て命令レジスタ６−５に格納する。

【００１２】そして、マイクロコンピュータのＣＰＵの
命令デコーダ６−６によって命令を解読し、タイミング
をとりつつ各種制御信号を出力することで、命令を実行
していく。

【００１３】ＣＰＵが命令を実行していく過程で、Ａ／
Ｄ変換開始命令が実行されると、命令デコーダ６−６か
ら変換開始信号６−７が出力され、変換制御フラグ６−
３がセットされる。即ち、非反転出力Ｑが“１”、反転
出力ＱＢが“０”となる。これによりＰ−ｃｈトランジ
スタ６−４が導通となり、Ａ／Ｄ変換アナログ部６−２
ａへの電源供給が開始されて、電流消費が始まるととも
に、Ａ／Ｄ変換部６−２がアナログ入力端子６−１２に
印加されるアナログ電圧のＡ／Ｄ変換を開始する。

【００１４】Ａ／Ｄ変換が不必要となる場合には、Ａ／
Ｄ変換を停止する命令を実行すれば、この命令の実行に
よって、命令デコーダ６−６から変換終了信号６−８が
出力され、変換制御フラグ６−３がリセットされ、変換
制御フラグ６−３の非反転出力Ｑが“０”、反転出力Ｑ
Ｂが“１”となる。すると、Ａ／Ｄ変換部６−２におけ
るＡ／Ｄ変換動作が停止するとともに、Ｐ−ｃｈトラン
ジスタ６−４が非導通となって電源供給が停止し、不必
要な定常電流パスが遮断される。

【００１５】

【発明が解決しようとする課題】ところで、上記特開平
１−１５５４５９号公報の実施例の記載内容によれば、
動作は以下のように読みとれる。命令解読部が命令を解
読し、動作シーケンスを与えると同時に、パワーダウン
回路を介して動作させないブロックに対する電源電流の
制限を行う。また命令の先読みによって先の状態を予想
してパワーダウンすることも述べられている。

【００１６】しかし、上記公報において、電源電流の制
限解除について、「命令の先の状態を予想してパワーダ
ウンすることにより、パワーダウンモードからの立ち上
がりの動作を高速化できる。」と説明されるにとどまっ
ている。

【００１７】ここで注目すべき問題点は、電源供給開始
直後の動作である。より具体的に説明するため、再び図
７を参照して説明する。

【００１８】Ａ／Ｄ変換開始命令が実行されて変換制御
フラグ６−３がセットされ、反転出力ＱＢが“０”にな
ると、Ｐ−ｃｈトランジスタ６−４が導通状態になる。
すると、Ａ／Ｄ変換アナログ部６−２ａが通電状態とな
るが、例えばＡ／Ｄ変換アナログ部６−２ａの構成要素
の一つであるところの、図３に示す、電圧降下を利用し
た中間電位発生回路の発生電位が規定の出力電圧値にな
るには、図６に示すように、いくらかの安定待ち時間を
必要とする。これは、寄生容量成分の存在や温度の影響
などによって起こる現象であり、この待ち時間を回避す
ることは困難である。

【００１９】もし中間電位発生回路の発生電位が規定の
値に達する前に、その出力電圧を基準として、Ａ／Ｄ変
換動作が行われたとしたら、Ａ／Ｄ変換結果が期待値か
らずれてしまうことは容易に推測できる。

【００２０】従って、マイクロコンピュータのプログラ
ムを作成する者は、Ａ／Ｄ変換部６−２が安定動作状態
になるのに必要な時間を調査し、その時間内は、Ａ／Ｄ
変換された値を参照しないような配慮をしなければなら
ない。

【００２１】しかしながら、これは、Ａ／Ｄ変換結果を
必要とした瞬間から期待する真の変換結果が得られるま
でに、無駄な時間を消費しなければならないことを意味
し、応答性が悪い、という現実となって現れる。

【００２２】近年ＬＳＩは低消費電流化、かつ動作速度
の高速化が求められている。この要求に対応するため
に、ＬＳＩに搭載される回路の個々について低消費電流
化のための策が講じられている。

【００２３】したがって、本発明は、上記課題を勘案し
た結果、マイクロコンピュータに搭載される周辺回路に
おける消費電流の低減に関するひとつの方策を提案する
ものであり、その目的は、周辺回路への電源供給開始時
の立ち上がり時間、安定待ち時間を意識しなくても良
く、応答性を良好なものとし、且つ、消費電流を削減す
る、マイクロコンピュータを提供することにある。

【００２４】

【課題を解決するための手段】前記目的を達成するた
め、本発明のマイクロコンピュータは、搭載する任意の
周辺回路に対して動作開始を指示する命令と、該命令が
ｎ命令後に実行される予定であることを検出する手段
と、該検出によって前記周辺回路に対する電源供給を開
始する手段を有する。

【００２５】また、本発明においては、もし周辺回路の
動作開始命令の検出後に分岐等によって命令が実行され
なかった場合は開始した電源供給を再停止する手段を有
する。

【００２６】

【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明のマイクロコンピュータは、その好
ましい実施の形態において、周辺回路に対して動作開始
を指示する命令がｎ命令後に実行される予定であること
を検出する検出手段と、この検出手段によって動作開始
指示命令が検出された場合に、該命令の実行に先だって
前記周辺回路に対する電源供給を開始するように制御す
る手段を備えたものである。

【００２７】本発明の実施の形態においては、周辺回路
の動作開始指示命令が、ｎ命令後に実行される予定であ
ることを検出する手段は、好ましくは、命令レジスタを
複数段持つことで命令の先読みを行い、順番として後に
実行される側の命令レジスタの格納値を取り出し、電源
供給制御を行う周辺回路に対しての動作開始指示命令で
あるか否かを判断する、命令比較回路（図１のＡ／Ｄ変
換開始命令検出部１−７、及び図２参照）として構成す
ることができる。

【００２８】そして、命令比較回路の判断結果を格納す
るフラグ（図１の電源フラグ１−３）と、このフラグの
格納値により導通、非導通を制御するスイッチ素子（図
１のＰ−ｃｈトランジスタ１−９）を電源パス中にを設
け、周辺回路への電源供給、および停止を制御する。

【００２９】もし周辺回路の動作開始命令を実行前に検
出して周辺回路への電源供給を開始した後、動作開始命
令実行直前の命令で分岐が発生した場合には、周辺回路
へ電源供給し続けるという状態とならないように、命令
レジスタに先読みされた命令を破棄するために発生する
制御信号（図１のキャンセル信号１−１３）または同等
の信号によって電源供給を司どる電源フラグをリセット
し、先に開始した周辺回路への電源供給をキャンセルす
る。

【００３０】本発明のマイクロコンピュータは、その好
ましい実施の形態において、搭載する任意の周辺回路に
対して動作停止を指示する命令については、該命令が実
際に実行された時点で、周辺回路への電源供給を停止す
るように構成される。

【００３１】

【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例について図面を参照し
て以下に説明する。

【００３２】図１は、本発明の一実施例の構成を示す図
である。以下では、本発明の一実施例として、図７に示
した従来技術と同様、電源電流を制限する周辺回路ブロ
ックとして、Ａ／Ｄ変換器を選択する例について説明す
るが、本発明において、周辺回路はＡ／Ｄ変換器に限定
されるものでないことは勿論である。

【００３３】図１を参照すると、本実施例においては、
初期化信号１−１によって、共にＳＲ型フリップフロッ
プからなる変換制御フラグ１−２と電源フラグ１−３が
リセットされる。初期化信号１−１は、リセット端子等
から強制的に供給されるリセット信号である。この初期
化によって、変換制御フラグ１−２を構成するＳＲ型フ
リップフロップの非反転出力Ｑが“０”となって、Ａ／
Ｄ変換動作が停止し、また電源フラグ１−３を構成する
ＳＲ型フリップフロップの反転出力ＱＢが“１”となっ
て、反転出力ＱＢをゲート入力としソースを電源配線１
−１０、ドレインをＡ／Ｄ変換アナログ部１−４ａに接
続したＰ−ｃｈトランジスタ６−４が非導通となり、Ａ
／Ｄ変換部１−４ａにおける電流パスを遮断する。

【００３４】初期化信号１−１が解除になると（すなわ
ち“０”になると）、本実施例のマイクロコンピュータ
は、同一チップ内に搭載されるメモリまたは外部メモリ
から供給される命令を内部バスを介して命令レジスタ１
−５に格納する。

【００３５】そして命令デコーダ１−６によって命令を
解読し、タイミングをとりつつ各種制御信号を出力する
ことで命令を実行していく。

【００３６】命令レジスタ１−５の内部の１段目１−５
ａは、現在実行中の命令を、２段目１−５ｂは現在実行
中の命令が格納されていた次の番地の命令を、３段目１
−５ｃは、現在実行中の命令が格納されていた次の次の
番地の命令をそれぞれ格納するレジスタである。なお、
命令先読み（プリフェッチ）の仕組みについては、命令
実行速度を高める手段として一般的に知られているの
で、ここでは、その詳細は省略する。

【００３７】以下に、Ａ／Ｄ変換開始命令が実行されて
いく過程、その後、Ａ／Ｄ変換停止命令が実行されてい
く過程、Ａ／Ｄ変換開始命令の直前の命令が分岐命令だ
ったことによりＡ／Ｄ変換が行われずに終わる過程、の
３つについて順次説明する。

【００３８】まずＡ／Ｄ変換開始命令が通常に実行され
ていく過程について説明する。

【００３９】今、命令が実行されていく過程で、命令レ
ジスタ１−５の３段目１−５ｃにＡ／Ｄ変換開始命令が
格納されたとする。すると、Ａ／Ｄ変換開始命令検出部
１−７がこれを検出して、電源供給開始信号１−８を出
力し、この電源供給開始信号１−８は電源フラグ１−３
を構成するＳＲ型フリップフロップのセット端子に入力
され、電源フラグ１−３をセットする。即ち反転出力Ｑ
Ｂを“０”にする。

【００４０】Ａ／Ｄ変換開始命令検出部１−７は、Ａ／
Ｄ変換開始命令だけに応答する命令デコーダとして構成
される。

【００４１】例えばＡ／Ｄ変換開始命令の命令コードが
バイナリ８ビットで“１１１００１１０Ｂ”（Ｂはバイ
ナリ表示を意味する）と仮定した場合の命令デコーダの
回路構成の一例を、図２に示す。

【００４２】入力端子２−１から２−８は順に、命令各
ビットを接続するものである。入力端子２−１を最下位
（ＬＳＢ）、順に入力端子２−８を最上位（ＭＳＢ）と
なるように接続したとすると、２進数表記で、１１１０
０１１０Ｂなる命令を検出すると、８入力ＡＮＤゲート
２−１２の出力に接続する出力端子２−１３から“１”
が得られることになる。

【００４３】再び図１を参照すると、電源フラグ１−３
の反転出力ＱＢが“０”になると、Ｐ−ｃｈトランジス
タ１−９が導通となり、電源配線１−１０からＡ／Ｄ変
換部１−４ａに対して電源が供給される。

【００４４】Ａ／Ｄ変換部１−４を構成するＡ／Ｄ変換
アナログ部１−４ａとＡ／Ｄ変換制御部１−４ｂのう
ち、Ａ／Ｄ変換アナログ部１−４ａだけに電源供給制御
を施す理由は、Ａ／Ｄ変換制御部１−４ｂが、一般にデ
ジタル回路のみで構成され、特にＣＭＯＳ構成とすれば
電源供給の制御を必要としない程度にしか電流を消費し
ないからである。

【００４５】Ａ／Ｄ変換アナログ部１−４ａへの電源供
給が開始されると、例えばその構成要素である電圧降下
を利用して中間電位を発生させたりする回路（図３参
照）や差動増幅器（図４参照）等に電流を流し始める。
即ち電流を消費しはじめる。

【００４６】命令実行が１ステップ進むと、Ａ／Ｄ変換
開始命令は、命令レジスタの２段目１−５ｂにシフト
し、更に命令実行がもう１ステップ進むと、Ａ／Ｄ変換
開始命令が、命令レジスタの１段目１−５ａにシフトす
る。すると命令デコーダ１−６が、Ａ／Ｄ変換変換開始
命令を検出して、変換開始信号１−１１を出力し、変換
制御フラグ１−２をセット、即ち非反転出力Ｑを“１”
にする。

【００４７】するとＡ／Ｄ変換部１−４において、Ａ／
Ｄ変換動作が開始される。なお、Ａ／Ｄ変換手続きの詳
細については、本発明の主題と直接関係するものでない
ことから、その詳細は省略する。

【００４８】Ａ／Ｄ変換アナログ部１−４ａは、すでに
２命令前の実行時から電源供給が始まっており、Ａ／Ｄ
変換開始命令を命令デコーダ１−６がデコードした時点
で、例えば図３に示すような、電圧降下を利用した中間
電位出力回路の出力電圧が安定状態になっているので、
この電圧を基準電圧としたＡ／Ｄ変換の開始直後の変換
結果も、信頼できる変換結果を出力する。

【００４９】図５は、本発明の一実施例におけるＡ／Ｄ
変換開始命令の実行の際の命令レジスタの状態と、図３
に示した中間電位出力回路におけるＰ−ｃｈトランジス
タ３−２のゲート電圧を供給する入力端子３−１の値、
および出力端子３−９の出力電位の状態を示した図であ
る。上述した説明、及び図５から、命令レジスタ１−５
ｃにＡ／Ｄ変換開始命令が格納された時点（ステップ
１）で、Ａ／Ｄ変換開始命令検出部１−７が電源供給開
始信号１−８を“１”とし、電源フラグ１−３がセット
され、この電源フラグ１−３の反転出力ＱＢは“０”と
なり、入力端子３−１も“０”となり、Ｐ−ｃｈトラン
ジスタ３−２が導通し、図５に示すように出力端子３−
９の出力電位が立ち上がり、安定待ち時間経過後に、ス
テップ３において、Ａ／Ｄ変換開始命令が命令デコーダ
１−６で実行された時には、中間電位出力回路の出力端
子３−９の電圧は安定状態となっている。

【００５０】なお、Ａ／Ｄ変換アナログ部１−４ａが電
源供給後どの程度の時間を要するかは、回路構成などに
よって異なるものとなる。従って、本実施例では、Ａ／
Ｄ変換アナログ部１−４ａに電源を供給開始してから、
実際にＡ／Ｄ変換を開始までの時間が、Ａ／Ｄ変換アナ
ログ部１−４ａの安定動作に至るまでの時間よりも大き
くなる関係を維持される。ここでは、Ａ／Ｄ変換命令実
行の２命令前に電源供給を開始すると、Ａ／Ｄ変換アナ
ログ部１−４ａが安定するという前提に基づき説明して
いる。

【００５１】次にＡ／Ｄ変換停止命令が実行されていく
過程について説明する。

【００５２】Ａ／Ｄ変換停止命令は命令レジスタ１−５
の３段目１−５ｃ、２段目１−５ｂ、１段目１−５ａを
経て命令デコーダ１−６によって解読される。その結
果、変換終了信号１−１２が出力され、変換制御フラグ
１−２と電源フラグ１−３がリセットされて、Ａ／Ｄ変
換変換動作が停止すると共に、Ｐ−ｃｈトランジスタ１
−９が非導通になって、Ａ／Ｄ変換アナログ部１−４ａ
への電源供給が停止される。これによりＡ／Ｄ変換アナ
ログ部１−４ａの電流パスが遮断される。

【００５３】最後に、Ａ／Ｄ変換開始命令の直前の命令
が分岐命令だったことによりＡ／Ｄ変換が行われずに終
わる過程について説明する。

【００５４】命令レジスタの３段目１−５ｃにＡ／Ｄ変
換開始命令が格納され、電源フラグ１−３がセットされ
るところまでは前述と同様である。

【００５５】異なるのは、この時点で命令レジスタの２
段目１−５ｂに格納されている命令が分岐命令である点
である。この分岐命令が命令実行と共にシフトして、命
令レジスタの１段目１−５ａに格納されるに至ると、命
令デコーダ１−６から分岐先のアドレスをプログラムカ
ウンタに格納する処理を行う制御信号を発生する。

【００５６】分岐が起こると、連続したアドレスの命令
を実行する前提で先読みされて命令レジスタ１−５ｂ、
１−５ｃに格納された命令は無効になる。従って、命令
レジスタ１−５ｂ、１−５ｃの内容を破棄するための制
御信号であるキャンセル信号１−１３が出力される。

【００５７】ＡＮＤゲート１−１４は、変換制御フラグ
１−２の反転出力ＱＢが“１”の時、即ちＡ／Ｄ変換が
行われていない時に、キャンセル信号１−１３を有効に
して電源フラグ１−３をリセットし、先読みによって行
われたＡ／Ｄ変換アナログ部１−４ａへの電源供給を再
び停止する。

【００５８】もし、Ａ／Ｄ変換中にキャンセル信号１−
１３が出力された場合には、変換制御フラグ１−２の反
転出力ＱＢが“０”であることから、ＡＮＤゲート１−
１４の出力は常に“０”であり、命令レジスタ１−５ｂ
と１−５ｃがリセットされるだけで、電源フラグ１−３
がリセットされることはなく、Ａ／Ｄ変換動作が継続す
る。

【００５９】なお、上記実施例では、電源供給を司どる
素子としてＰ−ｃｈトランジスタを電源配線とＡ／Ｄ変
換アナログ部との間に配置した例について説明を行った
が、素子の種類はこれに限定されるものでない。また素
子の配置場所としてＡ／Ｄ変換アナログ部１−４ｂと接
地配線１−１８との間を選択してもよい。

【００６０】また上記実施例では、命令の解読部として
命令デコーダを採用して説明を行ったが、マイクロプロ
グラムを利用した制御信号発生回路を採用してもよい。

【００６１】命令レジスタに命令が格納される際、最初
と次の命令は命令レジスタ１−５が空であるから直接命
令レジスタの１段目１−５ａと２段目１−５ｂに格納さ
れることが想定される。従って本実施例においては、Ａ
／Ｄ変換開始命令は、最初から数えて３命令以降、分岐
先においても、分岐先から３命令以降に実行する前提の
プログラムを作成することが必要である。

【００６２】

【発明の効果】以上説明したように、本発明によれば、
下記記載の効果を奏する。

【００６３】本発明の第１の効果は、動作させる周辺回
路への電源供給開始時の立ち上がり時間、安定待ち時間
を意識しなくてもよく、且つ応答性を向上することがで
きる、ということである。

【００６４】その理由は、本発明においては、動作させ
る周辺回路への電源供給を、その周辺回路を使用する命
令が、実行される数命令前に検出して予め電源供給を開
始し、周辺回路の動作を安定させることができる、ため
である。

【００６５】本発明の第２の効果は、消費電流を削減す
ることができる、ということである。

【００６６】その理由は、本発明においては、電流が定
常的に流れるパスを持つ周辺回路への電源供給を、当該
周辺回路を動作させる時だけ行うようにしたことによ
る。

【図面の簡単な説明】

【図１】本発明の一実施例のマイクロコンピュータの構
成を示す図である。

【図２】本発明の一実施例におけるＡ／Ｄ変換開始命令
検出部の回路構成の一例を示す図である。

【図３】本発明の実施例及び従来技術におけるＡ／Ｄ変
換アナログ部を構成する定常的に電流を消費する回路の
一例を示す図である。

【図４】本発明の実施例及び従来技術におけるＡ／Ｄ変
換アナログ部を構成する定常的に電流を消費する差動増
幅回路の一例である。

【図５】本発明の一実施例の動作を示すタイムチャート
である。

【図６】従来技術の動作を説明するため信号波形図であ
る。

【図７】従来のマイクロコンピュータの構成の一例を示
す図である。

【符号の説明】

１−１ 初期化信号 １−２ 変換制御フラグ １−３ 電源フラグ １−４ Ａ／Ｄ変換部 １−４ａ Ａ／Ｄ変換アナログ部 １−４ｂ Ａ／Ｄ変換制御部 １−５ 命令レジスタ １−５ａ 命令レジスタの１段目 １−５ｂ 命令レジスタの２段目 １−５ｃ 命令レジスタの３段目 １−６ 命令デコーダ １−７ Ａ／Ｄ変換開始命令検出部 １−８ 電源供給開始信号 １−９ Ｐ−ｃｈトランジスタ １−１０ 電源配線 １−１１ 変換開始信号 １−１２ 変換終了信号 １−１３ キャンセル信号 １−１４ ＡＮＤゲート １−１５ ＯＲゲート １−１６ ＯＲゲート １−１７ アナログ入力端子 １−１８ 接地配線 ２−１〜２−８ 入力端子 ２−９〜２−１１ インバータ ２−１２ ＡＮＤゲート ２−１３ 出力端子 ３−１ 入力端子 ３−２ Ｐ−ｃｈトランジスタ ３−３ 電源配線 ３−４〜３−７ 抵抗 ３−８ 接地配線 ３−９〜３−１２ 出力端子 ４−１ 電源配線 ４−２〜４−８ ＴＲ（トランジスタ素子） ４−９、４−１０ 入力端子 ４−１１ 出力端子 ４−１２ 接地配線 ６−１ 初期化信号 ６−２ Ａ／Ｄ変換部 ６−２ａ Ａ／Ｄ変換アナログ部 ６−２ｂ Ａ／Ｄ変換制御部 ６−３ 変換制御フラグ ６−４ Ｐ−ｃｈトランジスタ ６−５ 命令レジスタ ６−６ 命令デコーダ ６−７ 変換開始信号 ６−８ 変換終了信号 ６−９ ＯＲゲート ６−１０ 電源配線 ６−１１ 接地配線 ６−１２ アナログ入力端子

Claims (6)

【特許請求の範囲】
1. 【請求項１】搭載する任意の周辺回路に対して動作開始
   を指示する命令を有すると共に、 該命令がｎ（ｎは１以上の整数）命令後に実行される予
   定であることを検出する手段と、 前記検出によって前記周辺回路に対する電源供給を開始
   する手段と、 を備えたことを特徴とするマイクロコンピュータ。
2. 【請求項２】前記搭載する任意の周辺回路に対して電源
   供給を開始してから、前記周辺回路に対して動作開始を
   指示する命令が実際に実行されるまでの時間が、前記周
   辺回路の動作が安定するまでの待ち時間よりも長い関係
   にある、ことを特徴とする請求項１記載のマイクロコン
   ピュータ。
3. 【請求項３】前記搭載する任意の周辺回路に対して動作
   停止を指示する命令が、該命令が実際に実行された時点
   で、前記周辺回路への電源供給を停止する、ことを特徴
   とする請求項１記載のマイクロコンピュータ。
4. 【請求項４】搭載する任意の周辺回路に対する動作開始
   を指示する命令を検出の後、分岐命令等の実行によって
   実際には実行されずに分岐してしまった場合には、再び
   前記周辺回路への電源供給を停止する手段を有する、こ
   とを特徴とする請求項１記載のマイクロコンピュータ。
5. 【請求項５】先読みされた命令を格納する命令レジスタ
   を複数段備え、 前記命令レジスタの所定の段に格納され実行待ちの命令
   が、電源供給制御を行う周辺回路に対する動作開始指示
   命令であるか否かを検出する検出手段と、 前記検出手段により前記命令レジスタの所定の段におい
   て動作開始指示命令が検出された時にその検出信号を保
   持する保持手段を備え、 前記保持手段の値により、前記周辺回路の電源パスに設
   けられたスイッチをオン状態として前記動作開始指示命
   令がデコードされて実行される以前の時点で前記周辺回
   路への電源供給を開始し、前記動作開始指示命令が実行
   された時点では、前記周辺回路の電源状態が安定してい
   る、ように構成してなることを特徴とするマイクロコン
   ピュータ。
6. 【請求項６】前記動作開始指示命令を前記検出手段で検
   出し、前記周辺回路への電源供給を開始した後、前記動
   作開始指示命令に先行する分岐命令の実行によって、前
   記動作開始指示命令が実行されずに、分岐した場合、前
   記保持手段の値をクリアし、前記周辺回路の電源パスに
   設けられたスイッチをオフ状態として前記周辺回路への
   電源供給を停止する、ことを特徴とする請求項５記載の
   マイクロコンピュータ。