JP2007193571A - 集積回路装置、マイクロコンピュータ及び電子機器 - Google Patents

Abstract

【課題】クロックをとめたい回路とクロックをとめたくない回路へのクロックの供給を１つのクロックルートバッファで実現できる集積回路の提供。
【解決手段】本集積回路装置１０は、書き込み防止機能付きフィリップフロップ回路８０を含むバスマスタ回路２０と、バススレーブ回路３０と、バスマスタ回路２０と同じクロックルートバッファ６０を介してクロックの供給を受ける周辺回路４０と、前記バスマスタ回路と前記周辺回路に供給されるクロックの供給制御を行うクロック供給制御回路５０とを含む。前記クロック供給制御回路５０は、バスマスタ回路が出力するウエイト信号３２と周辺回路が出力するクロック要求信号４２に基づき、クロックの供給制御を行い、前記書き込み防止機能付きフィリップフロップ回路８０は、ウエイト信号に基づきフィリップフロップへ新たなデータが書き込まれるのを防止する。
【選択図】図１

Description

本発明は、集積回路装置、マイクロコンピュータ及び電子機器に関する。

ＣＰＵやマイクロコンピュータではプログラム、データ等で内蔵ＳＲＡＭやＳＤＲＡＭ等へのアクセスが多発する。この内臓のＳＲＡＭやＳＤＲＡＭ等のアクセスを行う集積化路装置で、電源ＯＮ状態のＣＰＵ等のバスマスタには常にクロックを供給すると消費電力が増大する。
特開平９−１１４５３９号

そこでＣＰＵやマイクロコンピュータでは、電源オンでもバスマスタがウエイト状態にはクロックをとめて省電力化を図ることも行われている。

しかし従来はウエイト状態において、ＣＰＵクロックを止めるため、クロックを止めたくない機能モジュールとのクロックの共有ができない。

しかしバスウエイト状態にバスマスタに供給す例えばシリアルＩ／Ｆはクロックに同期しながら通信するので、シリアル通信中はクロックを止めることができない。そのためクロックラインが分かれ設計が複雑になっていた。

すなわち、ウエイト状態でクロックを止めてしまうと、バスマスタとバスウエイト状態にクロックがとまると困る周辺回路とでクロックの供給をわけることが必要となり、同一のクロックルートバッファでクロックの制御を行うことができない。

ここにおいて同一のクロックルートバッファ内においては、ツールが自動的にスキューの調整を行ってくれるが、クロックルートをわけると別個にクロックルートバッファを設けることが必要となる。ツールは別個のクロックルートバッファ間のスキューの調整は行わないので、クロックルートバッファ間でのスキューの調整は手調整で行わなければならず、繰り返し手調整（ディレイセルをいれたり、インバータを設けたりする）が必要なので、作業負荷が増大するという問題点があった。

本発明は以上のような問題点に鑑みてなされたものであり、集積回路装置において、クロックをとめたい回路とクロックをとめたくない回路へのクロックの供給を１つのクロックルートバッファで実現できる集積回路の提供を目的とする。

（１）本発明は、集積回路装置であって、
書き込み防止機能付きフィリップフロップ回路を含んで構成されるバスマスタ回路と、
バスマスタ回路からの要求に対して処理を行い応答をバスマスタに返すバススレーブ回路と、
バスマスタ回路と同じクロックルートバッファを介してクロックの供給を受ける周辺回路と、
前記バスマスタ回路と前記周辺回路に対して前記同一のクロックルートバッファを介して供給されるクロックの供給制御を行うクロック供給制御回路と、を含み、
前記バススレーブ回路は、
バスマスタ回路からの要求に対して所定期間内に応答が返せない場合にはウエイト信号を出力し、
前記周辺回路は、
所定の場合に、クロックの供給停止を防止するためのクロック要求信号を出力するように構成され、
前記クロック供給制御回路は、
ウエイト信号とクロック要求信号に基づき、前記バスマスタ回路と前記周辺回路に対して供給されるクロックの供給制御を行い、
前記書き込み防止機能付きフィリップフロップ回路は、
ウエイト信号に基づきフィリップフロップへ新たなデータが書き込まれるのを防止するように構成されていることを特徴とする。

バスマスタ回路に含まれるすべてのフィリップフロック回路を書き込み防止機能付きフィリップフロップ回路として構成するようにしてもよい。

前記クロック供給制御回路は、ウエイト信号がウエイト状態でありかつクロック要求信号がクロック供給停止防止を示していないときに、クロックの供給を停止する制御を行うように構成してもよい。そしてウエイト信号がウエイト状態であっても、クロック要求信号がクロック供給停止防止を示している場合にはクロックの供給を停止しない。

このようにすることによりウエイト状態であって、周辺回路にクロック供給を停止してよい場合のみクロックの供給を停止して、省電力化を測ることができる。

書き込み防止機能付きフィリップフロップ回路は同期入力のフィリップフロップと当該フィリップフロップへの書き込み防止のための回路を含む。

また書き込み防止機能付きフィリップフロップ回路は、ウエイト信号がウエイト状態の場合には、フィリップフロップへ新たなデータが書き込まれるのを防止するように構成してもよい。このようにすると、ウエイト状態であってクロックが供給される場合（周辺回路がクロック供給停止の防止するためのクロック要求信号を出力している場合）に、フィリップフロップに新たな書き込みを禁止することができるため、バスマスタ回路の誤動作を防止することができる。

しかしバスウエイト状態にバスマスタに供給するクロックを止めてしまうと、バスマスタとバスウエイト状態にクロックがとまると困る周辺回路とでクロックの供給をわけることが必要となり、同一のクロックルートバッファでクロックの制御を行うことができない。

本発明によれば、バスマスタ回路と周辺回路に対し１つのクロックルートバッファを設けるだけでよいので設計負荷が少ない。またウエイト状態にはバスマスタ回路のフィリップフロップへ新たなデータが書き込まれるのを防止するように構成されている誤動作を防止することができる。

このように本発明によればバスにウエイトがかかった場合にバスマスタ全体のクロックをとめてウエイトする機能とクロックをとめなくてもウエイトできる機能を併せ持つ集積回路装置を提供することができる。

（２）本発明は、集積回路装置であって、
書き込み防止機能付きフィリップフロップ回路を含んで構成される第１の回路と、
第１の回路からの要求に対して処理を行い応答を第１の回路に返す第２の回路と、
第１の回路と同じクロックルートバッファを介してクロックの供給を受ける第３回路と、
前記第１の回路と前記第３の回路に対して前記同一のクロックルートバッファを介して供給されるクロックの供給制御を行うクロック供給制御回路と、を含み、
前記第２の回路は、
前記第１の回路からの要求に対して所定期間内に応答が返せない場合にはウエイト信号を出力し、
前記第３の回路は、
所定の場合に、クロックの供給停止を防止するためのクロック要求信号を出力するように構成され、
前記クロック供給制御回路は、
ウエイト信号とクロック要求信号に基づき、前記第１の回路と前記第３の回路に対して供給されるクロックの供給制御を行い、
前記書き込み防止機能付きフィリップフロップ回路は、
ウエイト信号に基づきフィリップフロップへ新たなデータが書き込まれるのを防止するように構成されていることを特徴とする。

（３）本発明の集積回路装置は、
前記下書き込み防止機能付きフィリップフロップ回路が、
ウエイト信号に基づきフィリップフロップに当該フィリップフロップのデータを再び書き込むことによって当該フィリップフロップへ新たなデータが書き込まれるのを防止するように構成されていることを特徴とする。

例えば入力の１つはフィリップフロップの出力に接続され、他の入力はフィリップフロップ入力信号に接続され、選択信号に基づき入力信号を選択し、選択された入力信号を出力する選択回路(ＭＡＸ)を含み、当該選択回路の出力を当該フィリップフロップの入力に接続するようにしてもよい。ここでウエイト信号に基づき選択信号を生成するようにしてもよい。例えば、ウエイト信号がウエイト状態を示している場合に選択回路はフィリップフロップの出力を出力するように構成してもよい。なおウエイト信号と各フィリップフロップに対してライト制御を行うライトイネーブル信号の両方に基づき制御する場合も本発明の範囲内である。

このようにするとウエイト状態の場合にはフィリップフロップに当該フィリップフロップのデータが再び書き込まれ、当該フィリップフロップへ新たなデータが書き込まれるのを防止することができる。

（４）本発明の集積回路装置は、
前記書き込み防止機能付きフィリップフロップ回路が、
ウエイト信号に基づきフィリップフロップに供給されるクロックをマスクすることによって当該フィリップフロップへ新たなデータが書き込まれるのを防止するように構成されていることを特徴とする。

例えばウエイト信号に基づきクロックをマスクするようなクロックマスク回路を儲け、クロックマスク回路の出力クロックをフィリップフロップのクロック入力とするように構成してもよい。なおウエイト信号と各フィリップフロップに対してライト制御を行うライトイネーブル信号の両方に基づきクロックをマスクを制御する場合も本発明の範囲内である。

このようにするとウエイト状態の場合にはクロックがマスクされ、フィリップフロップにクロックが供給されないため当該フィリップフロップへ新たなデータが書き込まれるのを防止することができる。

（５）本発明の集積回路装置は、
前記バスマスタ回路がＣＰＵであることを特徴とする。

（６）本発明の集積回路装置は、
前記周辺回路は決められた通信速度で通信を行う通信モジュールであることを特徴とする。

（７）本発明の集積回路装置は、
前記第１の回路はＣＰＵであることを特徴とする。

（８）本発明の集積回路装置は、
前記第３の回路は決められた通信速度で通信を行う通信モジュールであることを特徴とする。

（９）本発明は、
上記のいずれかに記載の集積回路装置を含むことを特徴とするマイクロコンピュータである。

（１０）本発明は、
上記に記載のマイクロコンピュータと、
入力情報を受け付ける手段と、
入力情報に基づき前記情報処理装置により処理された結果を出力するため手段と、
を含むことを特徴とする電子機器である。

以下、本発明の好適な実施形態について図面を用いて詳細に説明する。

１．情報処理装置
以下、本発明の好適な実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。

図１は、本実施の形態の集積回路装置の構成について説明するための機能ブロック図である。また図２は、ウエイト信号とクロック要求信号の状態とクロック供給制御回路及び書き込み防止機能付きフィリップフロップ回路の制御内容について示した図である。

本実施の形態の集積回路装置１０は、書き込み防止機能付きフィリップフロップ回路８０−１、・・８０−ｎを含んで構成されるバスマスタ回路２０と、バスマスタ回路２０からの要求に対して処理を行い応答をバスマスタに返すバススレーブ回路と、バスマスタ回路２と同じクロックルートバッファ６０を介してクロックの供給を受ける周辺回路４０と、前記バスマスタ回路２０と前記周辺回路４０に対して前記同一のクロックルートバッファ６０を介して供給されるクロックの供給制御を行うクロック供給制御回路５０とを含む。

バスマスタ回路２０は、バススレーブ回路３０とバス７０を介してアドレス７２を送信し、データ７４のやり取りを行う。なおバスマスタ回路２０は、例えばＣＰＵ等でもよく、バススレーブ回路３０は例えばＩＣ内臓のＳＲＡＭやＳＤＲＡＭ等でもよい。

バススレーブ回路３０は、バスマスタ回路２０からの要求（例えばデータのリード、ライト要求等）に対して所定期間内に応答が返せない場合にはウエイト信号３２を出力する。ウエイト信号３２は、ウエイト状態の場合に第１のレベル（例えばＨレベル）となり、ウエイト状態でない場合に第２のレベル（例えばＬレベル）となるように構成されていてもよい。

周辺回路４０は、所定の場合に、クロックの供給停止を防止するためのクロック要求信号４２を出力するように構成される。クロック要求信号４２は、周辺回路４０にクロックの供給が必要な場合に第１のレベル（例えばＨレベル）となり、クロックの供給が必要でない場合に第２のレベル（例えばＬレベル）となるように構成されていてもよい。

なお周辺回路４０は、例えば決められた通信速度で通信を行う通信モジュールでもよい
クロック供給制御回路５０は、ウエイト信号３２とクロック要求信号４２に基づき、バスマスタ回路２０と周辺回路４０に対して供給されるクロックの供給制御を行う。

クロック供給制御回路５０は、ウエイト信号３２がウエイト状態でありかつクロック要求信号４２がクロック供給停止防止を示していないときに、クロックの供給を停止する制御を行うように構成する（図２の３１０参照）。そしてウエイト信号がウエイト状態であっても、クロック要求信号がクロック供給停止防止を示している場合にはクロックの供給を停止しない（図２の３２０参照）。

またウエイト信号が非ウエイト状態の場合にはクロックの供給を行う（図２の３３０参照）。

クロック供給制御回路５０は、例えば第１のアンド回路５２とラッチ用フィリップフロップ５６と第２のアンド回路５８を含んで構成することができる。第１のアンド回路５２はクロック要求信号４２の反転信号及びウエイト信号３２を入力としてアンドをとり、その反転信号をクロックイネーブル信号５４として出力する。ラッチ用フィリップフロップ５６は、クロックイネーブル信号をＤ入力とし、発信クロック１１０をクロック入力とするＤフィリップフロップでもよい。第２のアンド回路５８はラッチ用フィリップフロップの出力と発信クロック１１０を入力とするアンド回路であり、その出力はクロックルートバッファ６０に入力される。

このようにすることによりウエイト状態であって、周辺回路にクロック供給を停止してよい場合のみクロックの供給を停止して、省電力化を測ることができる。

書き込み防止機能付きフィリップフロップ回路８０−１，・・・８０−ｎは、ウエイト信号３２に基づきフィリップフロップへ新たなデータが書き込まれるのを防止するように構成されている。ここでフィリップフロップは同期入力を持つフィリップフロップ（Ｄフィリップフロップ、Ｔフィリップフロップ、ＲＳフィリップフロップ、ＪＫフィリップフロップ等）であればよい。

バスマスタ回路に含まれるすべてのフィリップフロック回路を書き込み防止機能付きフィリップフロップ回路として構成するようにしてもよい。

また前記書き込み防止機能付きフィリップフロップ回路８０−１，・・・８０−ｎは、ウエイト信号３２がウエイト状態の場合には、フィリップフロップへ新たなデータが書き込まれるのを防止するように構成してもよい（図２の３２０参照）。このようにすると、ウエイト状態であってクロックが供給される場合（周辺回路４０がクロック供給停止の防止するためのクロック要求信号４２を出力している場合）に、フィリップフロップに新たな書き込みを禁止することができるため、バスマスタ回路２０の誤動作を防止することができる。

なおウエイト状態であって、クロック要求信号４２が出力されていない場合には、バスマスタ回路２０へのクロックの供給が停止するので、書き込み防止機能付きフィリップフロップ回路８０−１，・・・８０−ｎへクロックが供給されずフィリップフロップへの新たなデータの書き込みは行われない（図２の３１０参照）。

本実施の形態によれば、バスマスタ回路２０と周辺回路４０にたいし１つのクロックルートバッファ６０を設けるだけでよく、バスにウエイトがかかった場合にバスマスタ全体のクロックをとめてウエイトする機能とクロックをとめなくてもウエイトできる機能を併せ持つ集積回路装置を提供することができる。

なお集積回路装置１０は、これ以外にもＢＣＵ（バスコントロールユニット）、ＭＭＵ（Memory Management Unit）、ＤＭＡＣ（Direct Access Memory Controller）、ＬＣＤ（Liquid Crystal Display）ドライバ或いはＳＩＯ（Serial Input Output）等の各種周辺回路を含むことができる。

図３は本実施の形態の書き込み防止機能付きフィリップフロップ回路の構成の一例について説明するための図である。

例えば８ビットのフィリップフロップ（８６−１，・・８６−８）を書き込み防止機能付きフィリップフロップ回路として構成する場合の一例について説明する。かかる場合１ビット毎のフィリップフロップ（８６−１，・・８６−８）に対してそれぞれ、入力の１つはフィリップフロップの出力８７に接続され、他の入力は入力データ（フィリップフロップ入力信号）８９に接続され、書き込み制御信号（選択信号）８３に基づき入力信号８４，８９を選択し、選択された入力信号を出力する選択回路(ＭＡＸ)８４を含み、当該選択回路８４の出力８５を当該フィリップフロップ８６−１の入力に接続するようにしてもよい。

ここで書き込み制御信号８３は、ウエイト信号３２と各フィリップフロップに対して書き込み許可を行うライトイネーブル信号８１の両方に基づき生成することができる。例えばウエイト信号３２の反転信号とライトイネーブル信号８１を入力するアンド回路８２を設け当該アンド回路８２の出力８３を選択回路８４の選択信号（書き込み制御信号８３）としてもよい。

このようにするとウエイト状態の場合にはフィリップフロップ８６−１に当該フィリップフロップのデータが再び書き込まれ、当該フィリップフロップ８６−１へ新たなデータが書き込まれるのを防止することができる。

図４（Ａ）は、周辺回路がクロック非要求状態にある場合のタイミングチャート図であり、図４（Ｂ）は、周辺回路がクロック要求状態にある場合のタイミングチャート図である。

発信クロック１１０は、クロック供給制御回路の入力となるクロックである。 ウエイト信号３２は、バススレーブ回路が出力する信号であり、ウエイト状態の場合にはＨレベルとなる。

クロック要求信号４２は周辺回路が出力する信号であり、周辺回路がクロックの供給を要求している場合にはＨレベルとなる。

入力クロック６２はクロック供給制御回路５０の出力となるクロックであり、バスマスタ回路及び周辺回路に同一のクロックルートバッファを介して供給されるクロックである。

書き込み制御信号８３は、書き込み防止機能付きフィリップフロップ回路の選択回路の選択信号となる信号であり、ウエイト信号及び各フィリップフロップに対する書き込みの許可を制御するライトイネーブル信号に基づき生成される信号であるが、ここではライトイネーブル信号が書き込み許可状態である場合について説明する。

図４（Ａ）では周辺回路がクロック非要求状態にあるのでクロック要求信号がＬレベルとなっている。この場合ウエイト信号３２が非ウエイト状態（Ｌレベル）からウエイト状態（Ｈレベル）に変化すると（４１０参照）、それに応じて入力クロックはマスクされ（４２０参照）、バスマスタ回路及び周辺回路にはクロックの供給が停止する。

またウエイト信号３２が非ウエイト状態（Ｌレベル）からウエイト状態（Ｈレベル）に変化する（４１０参照）のに伴い、書き込み防止機能付きフィリップフロップ回路の書き込み制御信号もＨレベル（入力データを選択出力）からＬレベル（フィリップフロップ自身の出力を選択出力）に変化する。しかしこの場合バスマスタ回路にはクロックが供給されていないので、フィリップフロップに新たなデータの書き込みはできない状態となり、低パワー状態となっている。

図４（Ｂ）では周辺回路がクロック要求状態にあるのでクロック要求信号がＨレベルとなっている。この場合ウエイト信号３２が非ウエイト状態（Ｌレベル）からウエイト状態（Ｈレベル）に変化しても（４６０参照）、入力クロックはマスクされず（４２０参照）、バスマスタ回路及び周辺回路にはクロックが供給される。

しかしウエイト信号３２が非ウエイト状態（Ｌレベル）からウエイト状態（Ｈレベル）に変化する（４１０参照）のに伴い、書き込み防止機能付きフィリップフロップ回路の書き込み制御信号もＨレベル（入力データを選択出力）からＬレベル（フィリップフロップ自身の出力を選択出力）に変化するので、フィリップフロップに新たなデータの書き込みはできない状態となっている。従って低パワー状態ではないが、バスマスタ回路は書き込み禁止状態となっており、ウエイト状態における誤動作を防止することができる。

図５は本実施の形態の書き込み防止機能付きフィリップフロップ回路の構成の他の例について説明するための図である。

例えば８ビットのフィリップフロップ（１８８−１，・・１８８−８）を書き込み防止機能付きフィリップフロップ回路として構成する場合の一例について説明する。かかる場合１ビット毎のフィリップフロップ（１８８−１，・・１８８−８）のクロック入力は、クロックマスク回路１８４の出力であるローカルゲートクロックに接続されている。

クロックマスク回路１８４はラッチ用フィリップフロップ１８５とアンド回路１８６を含んで構成することができる。ラッチ用フィリップフロップ１８５は、書き込み制御信号をＤ入力とし、入力クロック６２をクロック入力とするＤフィリップフロップでもよい。アンド回路１８６はラッチ用フィリップフロップ１８５の出力と入力クロック６２を入力とするアンド回路であり、その出力であるローカルゲートクロックは各ビット毎のフィリップフロップ（１８８−１，・・１８８−８）のクロック入力に入力される。

ここで書き込み制御信号１８３は、ウエイト信号３２と各フィリップフロップに対して書き込み許可を行うライトイネーブル信号８１の両方に基づき生成することができる。例えばウエイト信号３２の反転信号とライトイネーブル信号８１を入力するアンド回路１８２を設け当該アンド回路１８２の出力１８３をラッチ用フィリップフロップのＤ入力としてもよい。

このようにするとウエイト状態の場合には８ビットのフィリップフロップ（１８８−１，・・１８８−８）へのクロック入力がマスクされるので、当該フィリップフロップ（１８８−１，・・１８８−８）へ新たなデータが書き込まれるのを防止することができる。

図６は、他の例の書き込み防止機能付きフィリップフロップ回路の動作を説明するためのタイミングチャート図である。

入力クロック６２はクロック供給制御回路５０の出力となるクロックであり、バスマスタ回路及び周辺回路に同一のクロックルートバッファを介して供給されるクロックである。

ウエイト信号３２は、バススレーブ回路が出力する信号であり、ウエイト状態の場合にはＨレベルとなる。

クロック要求信号４２は周辺回路が出力する信号であり、周辺回路がクロックの供給を要求している場合にはＨレベルとなる。

書き込み制御信号１８３は、書き込み防止機能付きフィリップフロップ回路のクロックマスク回路のラッチ用フィリップフロップのＤ入力となる信号であり、ウエイト信号及び各フィリップフロップに対する書き込みの許可を制御するライトイネーブル信号に基づき生成される信号であるが、ここではライトイネーブル信号が書き込み許可状態である場合について説明する。

ローカルゲートクロック１８７は、書き込み防止機能付きフィリップフロップ回路のクロック入力となるクロックである。

図６では周辺回路がクロック要求状態にあるのでクロック要求信号がＨレベルとなっている。この場合ウエイト信号３２が非ウエイト状態（Ｌレベル）からウエイト状態（Ｈレベル）に変化しても、入力クロックはマスクされず、バスマスタ回路及び周辺回路には入力クロックが供給される。

そして他の例ではウエイト信号３２が非ウエイト状態（Ｌレベル）からウエイト状態（Ｈレベル）に変化すると（５１０参照）、書き込み制御信号はＨレベルからＬレベルに変化する（５２０参照）。それに応じて出力されるローカルゲートクロック１８７はマスクされ（４２０参照）、フィリップフロップは書き込み禁止状態となる。

従ってバスマスタ回路にはクロックが供給され低パワー状態ではないが、バスマスタ回路は書き込み禁止状態となっており、ウエイト状態における誤動作を防止することができる。

図７は、本の実施の形態の集積回路装置の他の構成について説明するための機能ブロック図である。

第２の実施の形態の集積回路装置２１０は、書き込み防止機能付きフィリップフロップ回路２８０−１、・・２８０−ｎを含んで構成される第１の回路２２０と、第１の回路２２０からの要求に対して処理を行い応答を第１の回路に返す第２の回路と、第１の回路２２０と同じクロックルートバッファ２６０を介してクロックの供給を受ける第３の回路２４０と、前記第１の回路２２０と第３の回路２４０に対して同一のクロックルートバッファ２６０を介して供給されるクロックの供給制御を行うクロック供給制御回路２５０とを含む。

第１の回路２２０は第２の回路２３０に対しアドレス２７２を送信し、データ２７４のやり取りを行う。なお第１の回路２２０は、例えばＣＰＵ等でもよく、第２の回路２３０は例えばＩＣ内臓のＳＲＡＭやＳＤＲＡＭ等でもよい。

第２の回路２３０は、第１の回路２２０からの要求（例えばデータのリード、ライト要求等）に対して所定期間内に応答が返せない場合にはウエイト信号２３２を出力する。ウエイト信号２３２は、ウエイト状態の場合に第１のレベル（例えばＨレベル）となり、ウエイト状態でない場合に第２のレベル（例えばＬレベル）となるように構成されていてもよい。

第３の回路２４０は、所定の場合に、クロックの供給停止を防止するためのクロック要求信号２４２を出力するように構成される。クロック要求信号２４２は、第３の回路２４０にクロックの供給が必要な場合に第１のレベル（例えばＨレベル）となり、クロックの供給が必要でない場合に第２のレベル（例えばＬレベル）となるように構成されていてもよい。

なお第３の回路２４０は、例えば決められた通信速度で通信を行う通信モジュールでもよい
クロック供給制御回路２５０は、ウエイト信号２３２とクロック要求信号２４２に基づき、第１の回路２２０と第２の回路２４０に対して供給されるクロックの供給制御を行う。

クロック供給制御回路２５０は、ウエイト信号２３２がウエイト状態でありかつクロック要求信号２４２がクロック供給停止防止を示していないときに、クロックの供給を停止する制御を行うように構成する。そしてウエイト信号がウエイト状態であっても、クロック要求信号がクロック供給停止防止を示している場合にはクロックの供給を停止しない。

またウエイト信号が非ウエイト状態の場合にはクロックの供給を行う。

クロック供給制御回路２５０は、例えば第１のアンド回路２５２とラッチ用フィリップフロップ２５６と第２のアンド回路２５８を含んで構成することができる。第１のアンド回路２５２はクロック要求信号２４２の反転信号及びウエイト信号２３２を入力としてアンドをとり、その反転信号をクロックイネーブル信号２５４として出力する。ラッチ用フィリップフロップ２５６は、クロックイネーブル信号をＤ入力とし、発信クロック１１０をクロック入力とするＤフィリップフロップでもよい。第２のアンド回路２５８はラッチ用フィリップフロップの出力と発信クロック１１０を入力とするアンド回路であり、その出力はクロックルートバッファ２６０に入力される。

このようにすることによりウエイト状態であって、周辺回路にクロック供給を停止してよい場合のみクロックの供給を停止して、省電力化を測ることができる。

書き込み防止機能付きフィリップフロップ回路２８０−１，・・・２８０−ｎは、ウエイト信号２３２に基づきフィリップフロップへ新たなデータが書き込まれるのを防止するように構成されている。ここでフィリップフロップは同期入力を持つフィリップフロップ（Ｄフィリップフロップ、Ｔフィリップフロップ、ＲＳフィリップフロップ、ＪＫフィリップフロップ等）であればよい。

バスマスタ回路に含まれるすべてのフィリップフロック回路を書き込み防止機能付きフィリップフロップ回路として構成するようにしてもよい。

また前記書き込み防止機能付きフィリップフロップ回路２８０−１，・・・２８０−ｎは、ウエイト信号２３２がウエイト状態の場合には、フィリップフロップへ新たなデータが書き込まれるのを防止するように構成してもよい。このようにすると、ウエイト状態であってクロックが供給される場合（第３の回路２４０がクロック供給停止の防止するためのクロック要求信号２４２を出力している場合）に、フィリップフロップに新たな書き込みを禁止することができるため、第１の回路２２０の誤動作を防止することができる。

なおウエイト状態であって、クロック要求信号２４２が出力されていない場合には、第１の回路２２０へのクロックの供給が停止するので、書き込み防止機能付きフィリップフロップ回路２８０−１，・・・２８０−ｎへクロックが供給されずフィリップフロップへの新たなデータの書き込みは行われない。

本実施の形態によれば、第１の回路２２０と第３の回路２４０にたいし１つのクロックルートバッファ２６０を設けるだけでよく、バスにウエイトがかかった場合にバスマスタ全体のクロックをとめてウエイトする機能とクロックをとめなくてもウエイトできる機能を併せ持つ集積回路装置を提供することができる。

なお集積回路装置１０は、これ以外にもＢＣＵ（バスコントロールユニット）、ＭＭＵ（Memory Management Unit）、ＤＭＡＣ（Direct Access Memory Controller）、ＬＣＤ（Liquid Crystal Display）ドライバ或いはＳＩＯ（Serial Input Output）等の各種周辺回路を含むことができる。

２．マイクロコンピュータ
図８は、本実施の形態のマイクロコンピュータのハードウエアブロック図の一例である。

本マイクロコンピュータ７００は、ＣＰＵ５１０、キャッシュメモリ５２０、ＬＣＤコントローラ５３０、リセット回路５４０、プログラマブルタイマ５５０、リアルタイムクロック（ＲＴＣ）５６０、ＤＲＡＭコントローラ兼バスＩ／Ｆ５７０、割り込みコントローラ５８０、シリアルインターフェース５９０、バスコントローラ６００、Ａ／Ｄ変換器６１０、Ｄ／Ａ変換器６２０、入力ポート６３０、出力ポート６４０、Ｉ／Ｏポート６５０、クロック発生装置５６０、プリスケーラ５７０及びそれらを接続する汎用バス６８０、専用バス７３０等、クロック供給制御回路７４０、各種ピン６９０等を含む。

クロック供給制御回路７４０は、例えば図１や図７で説明した構成を有する。

またＣＰＵ５１０はバスマスタ回路として機能し、ＣＰＵに含まれる同期入力を持つフィリップフロップは図３又は図５で説明したような書き込み制御機能付きフィリップフロップ回路の構成を有する。

またＲＡＭ７２０やＲＯＭ７１０はバススレーブ回路として機能させ、ＲＡＭ７２０やＲＯＭ７１０が出力するウエイト信号に基づき、クロック供給制御回路７４０やＣＰＵ５１０の書き込み制御機能付きフィリップフロップ回路を動作させるようにしてもよい。

またシリアルインターフェースＲＡＭ７はバススレーブ回路として機能するようにして、ＣＰＵ５１０と同じ機ロックルートバッファを介してクロックを供給するようにしても良い。

３．電子機器
図９に、本実施の形態の電子機器のブロック図の一例を示す。本電子機器８００は、マイクロコンピュータ（またはＡＳＩＣ）８１０、入力部８２０、メモリ８３０、電源生成部８４０、ＬＣＤ８５０、音出力部８６０を含む。

ここで、入力部８２０は、種々のデータを入力するためのものである。マイクロコンピュータ８１０は、この入力部８２０により入力されたデータに基づいて種々の処理を行うことになる。メモリ８３０は、マイクロコンピュータ８１０などの作業領域となるものである。電源生成部８４０は、電子機器８００で使用される各種電源を生成するためのものである。ＬＣＤ８５０は、電子機器が表示する各種の画像（文字、アイコン、グラフィック等）を出力するためのものである。

音出力部８６０は、電子機器８００が出力する各種の音（音声、ゲーム音等）を出力するためのものであり、その機能は、スピーカなどのハードウェアにより実現できる。

図１０（Ａ）に、電子機器の１つである携帯電話９５０の外観図の例を示す。この携帯電話９５０は、入力部として機能するダイヤルボタン９５２や、電話番号や名前やアイコンなどを表示するＬＣＤ９５４や、音出力部として機能し音声を出力するスピーカ９５６を備える。

図１０（Ｂ）に、電子機器の１つである携帯型ゲーム装置９６０の外観図の例を示す。この携帯型ゲーム装置９６０は、入力部として機能する操作ボタン９６２、十字キー９６４や、ゲーム画像を表示するＬＣＤ９６６や、音出力部として機能しゲーム音を出力するスピーカ９６８を備える。

図１０（Ｃ）に、電子機器の１つであるパーソナルコンピュータ９７０の外観図の例を示す。このパーソナルコンピュータ９７０は、入力部として機能するキーボード９７２や、文字、数字、グラフィックなどを表示するＬＣＤ９７４、音出力部９７６を備える。

本実施の形態のマイクロコンピュータを図１０（Ａ）〜図１０（Ｃ）の電子機器に組みむことにより、低消費電力でコストパフォーマンスの高い電子機器を提供することができる。

なお、本実施形態を利用できる電子機器としては、図１０（Ａ）、（Ｂ）、（Ｃ）に示すもの以外にも、携帯型情報端末、ページャー、電子卓上計算機、タッチパネルを備えた装置、プロジェクタ、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置等のＬＣＤを使用する種々の電子機器を考えることができる。

なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。

本実施の形態の集積回路装置の機能ブロック図。 ウエイト信号とクロック要求信号の状態とクロック供給制御回路及び書き込み防止機能付きフィリップフロップ回路の制御内容について示した図。 書き込み防止機能付きフィリップフロップ回路の構成の一例。 図４（Ａ）は周辺回路がクロック非要求状態にある場合のタイミングチャート図であり、図４（Ｂ）は、周辺回路がクロック要求状態にある場合のタイミングチャート図である。 書き込み防止機能付きフィリップフロップ回路の構成の他の例。 他の例の書き込み防止機能付きフィリップフロップ回路の動作を説明するためのタイミングチャート図。 本実施の形態の集積回路装置の他の構成について説明するための機能ブロック図。 本実施の形態のマイクロコンピュータのハードウエアブロック図。 マイクロコンピュータを含む電子機器のブロック図の一例を示す。 図１０（Ａ）（Ｂ）（Ｃ）は、種々の電子機器の外観図の例である。

符号の説明

１０ 集積回路装置、２０ バスマスタ回路、３０ バススレーブ回路、３２ ウエイト信号、４０ 周辺回路、４２ クロック要求信号、５０ クロック供給制御回路、６０ クロックルートバッファ、７０ バス、８０ 書き込み制御機能付きフィリップフロップ回路、５１０ ＣＰＵ、５３０ ＬＣＤコントローラ、５４０ リセット回路、５５０ プログラマブルタイマ、５６０ リアルタイムクロック（ＲＴＣ）、５７０ ＤＲＡＭコントローラ兼バスＩ／Ｆ、５８０ 割り込みコントローラ、５９０ シリアルインターフェース、６００ バスコントローラ、６１０ Ａ／Ｄ変換器、６２０ Ｄ／Ａ変換器、６３０ 入力ポート、６４０ 出力ポート、６５０ Ｉ／Ｏポート、６６０ クロック発生装置（ＰＬＬ）、６７０ プリスケーラ、６８０ 汎用バス、６９０ 各種ピン、７００ マイクロコンピュータ、７１０ ＲＯＭ、７２０ ＲＡＭ、７３０ ＭＭＵ、７４０ クロック供給制御回路、８００ 電子機器、８５０ ＬＣＤ

Claims (10)

1. 集積回路装置であって、
   書き込み防止機能付きフィリップフロップ回路を含んで構成されるバスマスタ回路と、
   バスマスタ回路からの要求に対して処理を行い応答をバスマスタに返すバススレーブ回路と、
   バスマスタ回路と同じクロックルートバッファを介してクロックの供給を受ける周辺回路と、
   前記バスマスタ回路と前記周辺回路に対して前記同一のクロックルートバッファを介して供給されるクロックの供給制御を行うクロック供給制御回路と、を含み、
   前記バススレーブ回路は、
   バスマスタ回路からの要求に対して所定期間内に応答が返せない場合にはウエイト信号を出力し、
   前記周辺回路は、
   所定の場合に、クロックの供給停止を防止するためのクロック要求信号を出力するように構成され、
   前記クロック供給制御回路は、
   ウエイト信号とクロック要求信号に基づき、前記バスマスタ回路と前記周辺回路に対して供給されるクロックの供給制御を行い、
   前記書き込み防止機能付きフィリップフロップ回路は、
   ウエイト信号に基づきフィリップフロップへ新たなデータが書き込まれるのを防止するように構成されていることを特徴とする集積回路装置。
2. 集積回路装置であって、
   書き込み防止機能付きフィリップフロップ回路を含んで構成される第１の回路と、
   第１の回路からの要求に対して処理を行い応答を第１の回路に返す第２の回路と、
   第１の回路と同じクロックルートバッファを介してクロックの供給を受ける第３回路と、
   前記第１の回路と前記第３の回路に対して前記同一のクロックルートバッファを介して供給されるクロックの供給制御を行うクロック供給制御回路と、を含み、
   前記第２の回路は、
   前記第１の回路からの要求に対して所定期間内に応答が返せない場合にはウエイト信号を出力し、
   前記第３の回路は、
   所定の場合に、クロックの供給停止を防止するためのクロック要求信号を出力するように構成され、
   前記クロック供給制御回路は、
   ウエイト信号とクロック要求信号に基づき、前記第１の回路と前記第３の回路に対して供給されるクロックの供給制御を行い、
   前記書き込み防止機能付きフィリップフロップ回路は、
   ウエイト信号に基づきフィリップフロップへ新たなデータが書き込まれるのを防止するように構成されていることを特徴とする集積回路装置。
3. 請求項１乃至２のいずれかにおいて、
   前記下書き込み防止機能付きフィリップフロップ回路は、
   ウエイト信号に基づきフィリップフロップに当該フィリップフロップのデータを再び書き込むことによって当該フィリップフロップへ新たなデータが書き込まれるのを防止するように構成されていることを特徴とする集積回路装置。
4. 請求項１乃至２のいずれかにおいて、
   前記書き込み防止機能付きフィリップフロップ回路は、
   ウエイト信号に基づきフィリップフロップに供給されるクロックをマスクすることによって当該フィリップフロップへ新たなデータが書き込まれるのを防止するように構成されていることを特徴とする集積回路装置。
5. 請求項１または請求項１に従属する請求項３乃至４のいずれかにおいて、
   前記バスマスタ回路はＣＰＵであることを特徴とする集積回路装置。
6. 請求項１または請求項１に従属する請求項３乃至５のいずれかにおいて、
   前記周辺回路は決められた通信速度で通信を行う通信モジュールであることを特徴とする集積回路装置。
7. 請求項２または請求項２に従属する請求項３乃至４のいずれかにおいて、
   前記第１の回路はＣＰＵであることを特徴とする集積回路装置。
8. 請求項２または請求項２に従属する請求項３乃至４、７のいずれかにおいて、
   前記第３の回路は決められた通信速度で通信を行う通信モジュールであることを特徴とする集積回路装置。
9. 請求項１乃至８のいずれかに記載の集積回路装置を含むことを特徴とするマイクロコンピュータ。
10. 請求項９に記載のマイクロコンピュータと、
    入力情報を受け付ける手段と、
    入力情報に基づき前記情報処理装置により処理された結果を出力するため手段と、
    を含むことを特徴とする電子機器。

Images