JP2005310244A - 半導体集積回路装置、マイクロコンピュータ及び電子機器 - Google Patents

Abstract

【課題】プログラム（ホスト）側で意識することなく、効率良くシステムの消費電力を軽減することが可能な半導体集積回路装置、マイクロコンピュータ及び電子機器の提供。
【解決手段】セルフリフレッシュ機能を有するダイナミックランダムアクセスメモリに対し、ホストからのアクセス要求に基づくアクセス制御を行うメモリーコントローラ１１０を含む半導体集積回路装置１００である。前記メモリコントローラ１１０は、アイドル状態を検出したあと、所定期間をカウントするカウンタ１２０と、前記カウンタ１２０が前記期間をカウント後に、ダイナミックランダムアクセスメモリに対しセルフリフレッシュ状態への移行を指示するために必要な処理を行うセルフリフレッシュ移行指示回路１３０，１４０と含む。
【選択図】 図４

Description

本発明は、半導体集積回路装置、マイクロコンピュータ及び電子機器に関する。

ＳＤＲＡＭへの読み書きが完了すると、メモリコントローラはアイドル状態に戻る。

従来、ＳＤＲＡＭを再度セルフリフレッシュ状態とするには、プログラム（ホスト）が、ＳＤＲＡＭのセルフリフレッシュ設定ビットを設定する命令を再発行する必要があった。このためプログラム（ホスト）側で、ＳＤＲＡＭへの読み書きが完了後のセルフリフレッシュ再設定の管理を行う必要があった。

ホストからのアクセスがない状態においては、ＳＤＲＡＭをセルフリフレッシュ状態におくことでシステムの消費電力を軽減することが可能となる。

そこでプログラム（ホスト）側で意識することなく、いかにして効率良くシステムの消費電力を軽減するかが問題となる。

本発明は以上のような問題点に鑑みてなされたものであり、その目的とするところは、プログラム（ホスト）側で意識することなく、効率良くシステムの消費電力を軽減することが可能な半導体集積回路装置、マイクロコンピュータ及び電子機器の提供を目的とする。

（１）本発明は、セルフリフレッシュ機能を有するダイナミックランダムアクセスメモリに対し、ホストからのアクセス要求に基づくアクセス制御を行うメモリーコントローラを含む半導体集積回路装置であって、
前記メモリコントローラは、
アイドル状態を検出したあと、所定期間をカウントするカウンタと、
前記カウンタが前記期間をカウント後に、ダイナミックランダムアクセスメモリに対しセルフリフレッシュ状態への移行を指示するために必要な処理を行うセルフリフレッシュ移行指示回路と、
を含むことを特徴とする。

ダイナミックランダムアクセスメモリとはＤＲＡＭやシンクロナスＤＲＡＭ（以下ＳＤＲＡＭと呼ぶ）を含む。

ＳＤＲＡＭは、クロックに同期して読み書きが行われる事を特徴としたＤＲＡＭである。ＤＲＡＭやＳＤＲＡＭにおける読み出し、書き込み動作は、コマンドを入力することで行われる。

ＤＲＡＭやＳＤＲＡＭには、主な状態として、ホストからのコマンド入力待ち状態であるアイドル状態（ＩＤＬＥ）、コマンドとアドレスが入力されて入力アドレス以降のデータをホストに出力する読み出し状態や入力されるデータを入力アドレス以降に書き込む書き込み状態等のメモリ読み書き状態、ＤＲＡＭやＳＤＲＡＭ内部で自動的に記憶データのリフレッシュが実行されるセルフリフレッシュ状態（この状態ではＳＤＲＡＭに供給されるクロック信号が停止されて消費電力を低減する）態や、ホストからの要求に応じてリフレッシュを実行するオートリフレッシュ状態等がある。

セルフリフレッシュ移行指示回路が行うセルフリフレッシュ移行指示は、例えばセルフリフレッシュ移行指示信号（コマンドを含む）を生成してダイナミックランダムアクセスメモリに対し出力するような構成でもよい。また例えば、ダイナミックランダムアクセスメモリにセルフリフレッシュ設定ビットが設定されている場合にセルフリフレッシュを行う構成であればセルフリフレッシュ設定ビットを設定する命令の発行を行う構成でもよい。

本発明によればホストを介さずにセルフリフレッシュ状態への移行を指示することができるため、ホスト側で意識しなくても省電力を実現することができる。

またアイドル状態になったらすぐセルフリフレッシュ状態へ移行させると、引き続きアクセス要求がある場合は再度セルフリフレッシュ状態から抜け出す必要があるためオーバーヘッドが発生するが、本発明では、アイドルを検出したあと所定時間経過してからセルフリフレッシュ状態への移行するため、アクセスが続いた場合のオーバーヘッドを防止することができる。

（２）本発明の半導体集積回路装置は、
前記所定期間は、オートリフレッシュ要求間隔よりも短い間隔であるであることを特徴とする。

ここにおいて、
前記メモリコントローラは、
対象とするメモリに適切な間隔でダイナミックランダムアクセスメモリに対しオートリフレッシュを指示する処理を行うオートフレッシュ指示回路を含み、
前記セルフリフレッシュ移行指示回路は、
アイドル状態を検出したあと前記カウンタが、オートリフレッシュ要求間隔よりも短い間隔である前記所定サイクルをカウント後に、ダイナミックランダムアクセスメモリに対しセルフリフレッシュ状態への移行指示を行うような構成でもよい。

例えば前記カウンタがオートリフレッシュ要求間隔よりも短い間隔である所定期間をカウントするように構成することで実現することができる。

本発明によれば、アイドル状態になった後は、オートリフレッシュ要求を行う間隔よりもより短い期間でセルフリフレッシュモードに移行させることができる。従ってアイドル期間を検出すると、よりこまめにセルフリフレッシュ状態に移行させることができるためにより効率的に省電力を行うことができる。

（３）本発明は、セルフリフレッシュ機能を有するダイナミックランダムアクセスメモリに対し、ホストからのアクセス要求に基づくアクセス制御を行うメモリーコントローラを含む半導体集積回路装置であって、
前記メモリコントローラは、
アイドル状態を検出したあと、ダイナミックランダムアクセスメモリに対しセルフリフレッシュ状態への移行を指示するために必要な処理を行うセルフリフレッシュ移行指示回路を含むことを特徴とする。

本発明によればホストを介さずにセルフリフレッシュ状態への移行を指示することができるため、ホスト側で意識しなくても省電力を実現することができる。

（４）本発明の半導体集積回路装置は、
前記メモリコントローラは、
ホストからのアクセス要求を受けた場合に、ダイナミックランダムアクセスメモリに対しセルフリフレッシュ状態の解除を指示するために必要なセルフリフレッシュ解除指示をおこなうセルフリフレッシュ解除指示回路と、
セルフリフレッシュ解除指示後に、アクセス要求信号を生成して出力するアクセス要求回路とを含むことを特徴とする。

セルフリフレッシュ解除指示回路が行うセルフリフレッシュ解除指示は、例えばセルフリフレッシュ解除指示信号を生成してダイナミックランダムアクセスメモリに対し出力するような構成でもよい。また例えば、ダイナミックランダムアクセスメモリにセルフリフレッシュ設定ビットが設定されている場合にセルフリフレッシュを行う構成であればセルフリフレッシュ設定ビットの設定を解除する命令の発行を行う構成でもよい。

本発明によれば、アクセス要求が発生した場合にはメモリコントローラ側で自動的にセルフリフレッシュ解除指示を行うので、ホスト又はホストが実行する制御プログラムはダイナミックランダムアクセスメモリがセルフリフレッシュ状態にあるかどうかを管理することなくアクセス要求を行うことができる。

このためアクセス要求時にセルフリフレッシュ状態解除のための制御プログラムを動作させることによるデータアクセスの遅延を防止することができる。

（５）本発明の半導体集積回路装置は、
前記メモリコントローラは、
セルフリフレッシュの再設定を行うか否かの選択値を設定可能なセルフリフレッシュ再設定レジスタを含み、
セルフリフレッシュ移行指示回路は、
セルフリフレッシュ再設定レジスタを参照し、セルフリフレッシュ再設定レジスタにセルフリフレッシュの再設定を許可する設定値が格納されていない場合には、前記セルフリフレッシュ移行指示を行わないことを特徴とする。

セルフリフレッシュの再設定とは、アクセス要求に伴いセルフリフレッシュを自動解除した場合に、アクセス終了後に再びセルフリフレッシュの再設定を行うことである。

例えばアイドル状態になったあとにダイナミックランダムアクセスメモリにたいしてまとまったアクセスを行う場合には、セルフリフレッシュの再設定を行うとまとまったアクセス要求によりオーバーヘッドが発生する場合があるのでセルフリフレッシュの再設定をおこなうか否かは選択できるほうが好ましい。

本発明によればセルフリフレッシュ再設定レジスタにセルフリフレッシュを行うことを許可する設定値が格納されていない場合には、前記セルフリフレッシュ移行指示を行わないので、かかる場合のオーバーヘッドの発生を防止することができる。

（６）本発明は、上記のいずれかに記載の半導体集積回路装置を含むことを特徴とするマイクロコンピュータである。

（７）本発明は、上記に記載のマイクロコンピュータと、
前記マイクロコンピュータの処理対象となるデータの入力手段と、
前記マイクロコンピュータにより処理されたデータを出力するためのＬＣＤ出力手段とを含むことを特徴とする電子機器である。

１．半導体集積回路装置、メモリコントローラ
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。

図１は本実施の形態の半導体集積回路装置について説明するための図である。

本実施の形態の半導体集積回路装置１００は、ホスト（ＣＰＵやＤＭＡ）からのアクセス要求１６０，１６２に基づき、セルフリフレッシュ機能を有するＳＤＲＡＭ２００に対するアクセス制御信号１７０，１７２，１７４，１７６，１７８を出力するメモリーコントローラ１１０を含む。

前記メモリコントローラ１１０は、ホスト（ＣＰＵやＤＭＡ）１０、ＳＤＲＡＭ２００に接続され、カウンタ１２０、ステートマシン１３０，制御信号生成回路１４０，セルフリフレッシュ設定レジスタ１５０、オートリフレッシュ指示回路１８０を含む。

カウンタ１２０は、アイドル状態を検出したあと、所定サイクルをカウントする。ステートマシン１３０は、ホストからのアクセス要求及びＳＤＲＡＭ２００の状態に応じてステートを遷移させるハードウエアであり、セルフリフレッシュステートからアイドルステートへ戻る動作及びアイドルステートからセルフリフレッシュステートへ遷移する動作が組み込まれている。

制御信号生成回路１４０は、ホスト（ＣＰＵやＤＭＡ）１０からのアクセス要求１６０，１６２やステートマシン１３０のステートの遷移に基づき、ＳＤＲＡＭ２００に対するアクセス制御信号１７０，１７２，１７４，１７６，１７８を生成して出力する。

制御信号（又は制御コマンド）生成回路１４０は、セルフリフレッシュ移行指示信号生成回路、１４２セルフフレッシュ解除指示信号生成回路１４４と、アクセス要求信号生成回路１４６とを含む。

セルフリフレッシュモード移行指示信号生成回路１４２は、前記カウンタ１２０が前記所定サイクルをカウント後に、ＳＤＲＡＭ２００にたいしセルフリフレッシュモードへの移行を指示するセルフリフレッシュモード移行指示信号（コマンドを含む）を生成してダイナミックランダムアクセスメモリに対し出力する。なお例えば、ダイナミックランダムアクセスメモリにセルフリフレッシュ設定ビットが設定されている場合にセルフリフレッシュを行う構成であればセルフリフレッシュ設定ビットを設定する命令の発行を行う構成でもよい。

ここにおいて前記所定サイクル（期間）は、ホストのオートリフレッシュ要求間隔よりも短い間隔であるように構成してもよい。

セルフリフレッシュモード移行指示信号生成回路１４２は、アイドル状態検出後に、ＳＤＲＡＭ２００に対しセルフリフレッシュモードへの移行を指示するセルフリフレッシュモード移行指示信号を生成して出力するようにしてもよい。

セルフフレッシュ解除指示信号生成回路１４４は、ホスト１０からのアクセス要求を受けた場合に、ＳＤＲＡＭ２００に対しセルフリフレッシュ状態の解除を指示するセルフリフレッシュ解除信号を生成して出力する。

アクセス要求信号生成回路１４６は、セルフリフレッシュ解除信号出力後に、アクセス要求信号を生成して出力する。

セルフリフレッシュ再設定レジスタ１５０は、セルフリフレッシュの再設定を行うかいなかの選択値を外部入力により設定可能なレジスタである。

セルフリフレッシュモード移行指示信号出力回路１４２は、セルフリフレッシュ再設定レジスタ１５０を参照し、セルフリフレッシュ再設定レジスタ１５０にセルフリフレッシュの再設定を行うことを許可する設定値が格納されていない場合には、前記セルフリフレッシュモード移行指示信号を出力しないように構成することができる。

ステートマシン１３０及び制御信号生成回路１４０は、前記カウンタが前記期間をカウント後に、ダイナミックランダムアクセスメモリに対しセルフリフレッシュ状態への移行を指示するために必要な処理を行うセルフリフレッシュ移行指示回路として機能する。

ステートマシン１３０及び制御信号生成回路１４０は、ホストからのアクセス要求を受けた場合に、ダイナミックランダムアクセスメモリに対しセルフリフレッシュ状態の解除を指示するために必要なセルフリフレッシュ解除指示をおこなうセルフリフレッシュ解除指示回路として機能する。

オートリフレッシュ指示回路１８０は、カウンタ等で一定期間毎に（対象とするメモリに適切な間隔で）オートリフレッシュ要求を発生させ、ＳＤＲＡＭ２００に対しオートリフレッシュを指示する処理を行う。

ＳＤＲＡＭ２００は、例えば記憶セルが縦及び横方向に多数個配置され、横（ロー）方向ラインと縦（カラム）方向ラインの交点位置に記憶素子が設けられている。ここで、横（ロー）方向ラインはワード線であり、上記ＲＡＳ（ロウアドレスストローブ）１７４によって選択される。また、縦（カラム）方向ラインはデータ線であり、ＣＡＳ（カラムアドレスストローブ）１７６によって指定される。また、書き込み信号（ＷＥ信号）１７８は、メモリコントローラ１１０から出力されるデータ（ＳＤＡＴＡ）１７２をＳＤＲＡＭ２００に書き込む際の指示信号であり、上記ＲＡＳ（ロウアドレスストローブ）１７４とＣＡＳ（カラムアドレスストローブ）１７６によって選択されたアドレスにデータが書き込まれる。尚、ＳＤＲＡＭ２００は例えば複数のメモリで構成され、チップセレクト信号（ＣＳ信号）１８０によってメモリが選択される。

メモリコントローラ１１０は、ホスト（ＣＰＵやＤＭＡ）１０から供給されるアドレス信号（Address）１６０に従って上記ＲＡＳ（ロウアドレスストローブ）１７４及びＣＡＳ（カラムアドレスストローブ）１７６を作成する。また、メモリコントローラ１１０はホスト（ＣＰＵやＤＭＡ）１０から出力されるデータ（Data）１６２を上記ＲＡＳ／ＣＡＳによって指定するアドレスに書き込む。

例えばホスト（ＣＰＵやＤＭＡ）１０からリードアクセス要求（が出力されると、アドレス信号（Address）１６０に従ってメモリコントローラ１１０はデータ読み出し処理（リード処理）の準備を行う。そして、メモリコントローラ１１０からチップセレクト信号（ＣＳ信号）１７６に同期してＲＡＳ（ロウアドレスストローブ）１７４を出力し（ＲＡＳ（カラムアドレスストローブ）をアクティブとし）、次にＣＡＳ（カラムアドレスストローブ）１７６を出力し、ＳＤＲＡＭ２００の対応するアドレスからデータを読み出す。その後、ＲＡＳ（ロウアドレスストローブ）１７４、書き込み信号（ＷＥ信号）１７８を出力し、プリチャージ処理を行う。

またホスト（ＣＰＵやＤＭＡ）１０からライトアクセス要求が出力されると、上記と同様メモリコントローラ１１０はデータ書き込み処理（ライト処理）の準備を行い、チップセレクト信号（ＣＳ信号）１８０に同期してＲＡＳ（ロウアドレスストローブ）１７４を出力し（ＲＡＳ（ロウアドレスストローブ）をアクティブとし）、次にＣＡＳ（カラムアドレスストローブ）１７６、及び書き込み信号（ＷＥ信号）１７８を出力し、ＳＤＲＡＭ２００の対応するアドレスからデータを読み出す。その後、前述と同様ＲＡＳ（ロウアドレスストローブ）、書き込み信号（ＷＥ信号１７８）を出力し、プリチャージ処理を行う。

図２は、セルフリフレッシュからの自動解除の実現について説明するための図である。

メモリコントローラがＳＤＲＡＭを初期化した後、ＳＤＲＡＭは、アイドル状態、オートリフレッシュ状態、セルフリフレッシュ状態、読み書き状態の４つのステートのいずれかとなる。

本実施の形態ではメモリコントローラのステートマシンが、ＳＤＲＡＭの上記状態をアイドル（ＳＴ１）、オートリフレッシュ（ＳＴ３）、セルフリフレッシュ（ＳＴ４）、メモリ読み書き（ＳＴ２）の４つのステートとして記憶している。

ＳＤＲＡＭがセルフリフレッシュ状態にあるときにＳＤＲＡＭへの読み書き要求が発生した場合に、従来はホスト（プログラム）がメモリコントローラのステートマシンのステートを一旦アイドルに戻す命令を発効してから読み書き命令を発行する必要があった。

本実施の形態ではセルフリフレッシュステート（ＳＴ４）からアイドルステートに戻す作業をメモリコントローラが自動的に行うことで、ホストから読み書き命令を受けただけで、ＳＤＲＡＭのセルフリフレッシュ状態の自動解除とその後の読み書きを実現する。

ステートマシンのステートがアイドル（ＳＴ１）である場合、オートリフレッシュ要求（ａ１）が発生すると、ＳＤＲＡＭに対してオートリフレッシュ要求が行われ、ステートマシンのステートがオートリフレッシュ（ＳＴ３）に遷移する。

そしてＳＤＲＡＭのオートリフレッシュ要求の完了（ａ２）を検出すると、ステートマシンのステートがアイドル（ＳＴ１）に遷移する。

ステートマシンのステートがアイドル（ＳＴ１）である場合、ＣＰＵからのメモリの読み書き要求（ａ３）が発生すると、ＳＤＲＡＭに対して読み書き要求が行われ、ステートマシンのステートがメモリ読み書き（ＳＴ２）に遷移する。

そしてメモリの読み書き要求の完了（ａ４）を検出すると、ステートマシンのステートがアイドル（ＳＴ１）に遷移する。

ステートマシンのステートがアイドル（ＳＴ１）である場合、ＣＰＵからのセルフリフレッシュ設定要求（ａ５）が発生すると、ＳＤＲＡＭに対してセルフリフレッシュ設定要求が（例えばセルフリフレッシュ設定ビットを設定する命令の発行）が行われ、ステートマシンのステートがセルフリフレッシュ（ＳＴ４）に遷移する。

ここでＣＰＵからセルフリフレッシュ設定の解除（ａ６）を受けるとＳＤＲＡＭに対しセルフリフレッシュ設定の解除要求を行い、ステートマシンのステートがアイドル（ＳＴ１）に遷移する。

またＣＰＵからメモリの読み書き要求（ａ７）を受けるとＳＤＲＡＭに対しセルフリフレッシュ設定の解除要求を行い、ステートマシンのステートをアイドル（ＳＴ１）に遷移させる。その後にＳＤＲＡＭに対して読み書き要求が行われ、ステートマシンのステートがメモリ読み書き（ＳＴ２）に遷移する。

図３は、セルフリフレッシュへの再設定の実現について説明するための図である。

セルフリフレッシュへの再設定とは、アクセス要求に伴いセルフリフレッシュを自動解除した場合に、アクセス終了後に再びセルフリフレッシュの再設定を行うことである。

ＳＤＲＡＭへの読み書きが完了するとメモリコントローラのステートマシンはアイドル状態に戻る。ＳＤＲＡＭを再度セルフリフレッシュ状態に設定するには従来ホスト（プログラム）がセルフリフレッシュ設定ビットを設定する命令を再度発行する必要があった。

しかし本実施の形態では、アイドルステートからセルフリフレッシュステートへ遷移するための作業をメモリコントローラが自動的に行うことで、読み書きアクセス後アイドル状態になるとセルフリフレッシュの自動設定を実現する。

ステートマシンのステートがアイドル（ＳＴ１）である場合、オートリフレッシュ要求（ｂ１）が発生すると、ＳＤＲＡＭに対してオートリフレッシュ要求が行われ、ステートマシンのステートがオートリフレッシュ（ＳＴ３）に遷移する。

そしてＳＤＲＡＭのオートリフレッシュ要求の完了（ｂ２）を検出すると、ステートマシンのステートがアイドル（ＳＴ１）に遷移する。

ステートマシンのステートがアイドル（ＳＴ１）である場合、ＣＰＵからのメモリの読み書き要求（ｂ３）が発生すると、ＳＤＲＡＭに対して読み書き要求が行われ、ステートマシンのステートがメモリ読み書き（ＳＴ２）に遷移する。

そしてメモリの読み書き要求の完了（ｂ４）を検出すると、ステートマシンのステートがアイドル（ＳＴ１）に遷移する。その後、自動的にＳＤＲＡＭに対してセルフリフレッシュ設定要求が（例えばセルフリフレッシュ設定ビットを設定する命令の発行）が行われ、ステートマシンのステートがセルフリフレッシュ（ＳＴ４）に遷移する。

ステートマシンのステートがアイドル（ＳＴ１）である場合、ＣＰＵからのセルフリフレッシュ設定要求（ｂ５）が発生すると、ＳＤＲＡＭに対してセルフリフレッシュ設定要求が（例えばセルフリフレッシュ設定ビットを設定する命令の発行）が行われ、ステートマシンのステートがセルフリフレッシュ（ＳＴ４）に遷移する。

ここでＣＰＵからセルフリフレッシュ設定の解除（ｂ７）を受けるとＳＤＲＡＭに対しセルフリフレッシュ設定の解除要求を行い、ステートマシンのステートがアイドル（ＳＴ１）に遷移する。

またＣＰＵからメモリの読み書き要求（ｂ８）を受けるとＳＤＲＡＭに対しセルフリフレッシュ設定の解除要求を行い、ステートマシンのステートをアイドル（ＳＴ１）に遷移させる。その後にＳＤＲＡＭに対して読み書き要求が行われ、ステートマシンのステートがメモリ読み書き（ＳＴ２）に遷移する。

図４は、アイドル状態を検出したあと所定サイクル後にセルフリフレッシュの再設定の実現について説明するための図である。

ＳＤＲＡＭへの読み書きが完了するとメモリコントローラのステートマシンはアイドル状態に戻る。ＳＤＲＡＭへの読み書きを完了してアイドル状態に戻ったあとすぐにセルフリフレッシュ状態に入ってしまうと、すぐに次に読み書きが発生して再度セルフリフレッシュ状態から抜け出す必要がある場合がある。

本実施の形態ではこのようなオーバーヘッドをさけるために、アイドル状態を検出すると作動するカウンタを設け、所定期間アイドルの場合のみセルフリフレッシュ状態の再設定を実現する。

ステートマシンのステートがアイドル（ＳＴ１）である場合、オートリフレッシュ要求（ｃ１）が発生すると、ＳＤＲＡＭに対してオートリフレッシュ要求が行われ、ステートマシンのステートがオートリフレッシュ（ＳＴ３）に遷移する。

そしてＳＤＲＡＭのオートリフレッシュ要求の完了（ｃ２）を検出すると、ステートマシンのステートがアイドル（ＳＴ１）に遷移する。

ステートマシンのステートがアイドル（ＳＴ１）である場合、ＣＰＵからのメモリの読み書き要求（ｃ３）が発生すると、ＳＤＲＡＭに対して読み書き要求が行われ、ステートマシンのステートがメモリ読み書き（ＳＴ２）に遷移する。

そしてメモリの読み書き要求の完了（ｃ４）を検出すると、ステートマシンのステートがアイドル（ＳＴ１）に遷移する。その後、アイドルカウンタ１２０がアイドル状態が所定期間継続していることを検出すると（ｃ６）、ＳＤＲＡＭに対してセルフリフレッシュ設定要求が（例えばセルフリフレッシュ設定ビットを設定する命令の発行）が行われ、ステートマシンのステートがセルフリフレッシュ（ＳＴ４）に遷移する。

ステートマシンのステートがアイドル（ＳＴ１）である場合、ＣＰＵからのセルフリフレッシュ設定要求（ｃ５）が発生すると、ＳＤＲＡＭに対してセルフリフレッシュ設定要求が（例えばセルフリフレッシュ設定ビットを設定する命令の発行）が行われ、ステートマシンのステートがセルフリフレッシュ（ＳＴ４）に遷移する。

ここでＣＰＵからセルフリフレッシュ設定の解除要求（ｃ７）を受けるとＳＤＲＡＭに対しセルフリフレッシュ設定の解除要求を行い、ステートマシンのステートがアイドル（ＳＴ１）に遷移する。

またＣＰＵからメモリの読み書き要求（ｃ８）を受けるとＳＤＲＡＭに対しセルフリフレッシュ設定の解除要求を行い、ステートマシンのステートをアイドル（ＳＴ１）に遷移させる。その後にＳＤＲＡＭに対して読み書き要求が行われ、ステートマシンのステートがメモリ読み書き（ＳＴ２）に遷移する。

例えばメモリコントローラに、セルフリフレッシュ設定レジスタ２１０及びセルフリフレッシュ再設定レジスタ２２０を設け、セルフリフレッシュの設定及び再設定についての自動制御を行うか否かについて外部から設定できるようにして、メモリコントローラはセルフリフレッシュ設定レジスタ２１０及びセルフリフレッシュ再設定レジスタ２２０を参照してセルフリフレッシュの設定や再設定を制御するようにしてもよい。

図５はセルフリフレッシュ設定レジスタ及びセルフリフレッシュ再設定レジスタの設定情報とメモリコントローラの制御内容の関係について説明するための図である。

セルフリフレッシュ設定レジスタ２１０は、メモリコントローラが自動で（ホストからのセルフリフレッシュ設定要求が無いのに行う場合）セルフリフレッシュの設定制御を行うか否かについて設定をおこなうレジスタであり、ＯＮであればメモリコントローラが自動でセルフリフレッシュの設定制御を行うことを示しており、ＯＦＦであればメモリコントローラが自動でセルフリフレッシュの設定制御を行わないことを示している。

またセルフリフレッシュ再設定レジスタ２２０は、メモリコントローラが自動で（ホストからのセルフリフレッシュ設定要求が無いのに行う場合）セルフリフレッシュの再設定制御（アクセス要求に伴いセルフリフレッシュを自動解除した場合に、アクセス終了後に再びセルフリフレッシュの再設定を行う制御）を行うか否かについて設定をおこなうレジスタであり、ＯＮであればメモリコントローラが自動でセルフリフレッシュの再設定制御を行うことを示しており、ＯＦＦであればメモリコントローラが自動でセルフリフレッシュの再設定制御を行わないことを示している。

第１のケース２４０（セルフリフレッシュ設定制御レジスタがＯＦＦ、セルフリフレッシュ再設定制御レジスタがＯＮ）では、アクセス終了後はアイドルのままである。

第２のケース２５０（セルフリフレッシュ設定制御レジスタがＯＮ、セルフリフレッシュ再設定制御レジスタがＯＮ）では、アクセス終了後は一定時間経過後セルフリフレッシュに入る。

第３のケース２６０（セルフリフレッシュ設定制御レジスタがＯＮ、セルフリフレッシュ再設定制御レジスタがＯＦＦ）では、アクセス終了後はアイドルのままである。

第４のケース２６０（セルフリフレッシュ設定制御レジスタがＯＦＦ、セルフリフレッシュ再設定制御レジスタがＯＦＦ）では、アクセス終了後はアイドルのままである。

２．マイクロコンピュータ
図６は、本実施の形態のマイクロコンピュータのハードウエアブロック図の一例である。

本マイクロコンピュータ７００は、ＣＰＵ５１０、キャッシュメモリ５２０、ＬＣＤコントローラ５３０、リセット回路５４０、プログラマブルタイマ５５０、リアルタイムクロック（ＲＴＣ）５６０、ＤＲＡＭコントローラ兼バスＩ／Ｆ５７０、割り込みコントローラ５８０、シリアルインターフェース５９０、バスコントローラ６００、Ａ／Ｄ変換器６１０、Ｄ／Ａ変換器６２０、入力ポート６３０、出力ポート６４０、Ｉ／Ｏポート６５０、クロック発生装置５６０、プリスケーラ５７０、ＭＭＵ７３０，画像処理回路７４０及びそれらを接続する汎用バス６８０、専用バス７３０等、各種ピン６９０等を含む。

ＲＡＭ７２０は、セルフリフレッシュ機能を有するダイナミックランダムアクセスメモリ（ＤＲＡＭ／ＳＤＲＡＭ）及び本発明のメモリコントローラ７２２を含む。

メモリコントローラ７２２は、例えば図１で説明した構成を有する。

３．電子機器
図７に、本実施の形態の電子機器のブロック図の一例を示す。本電子機器８００は、マイクロコンピュータ（またはＡＳＩＣ）８１０、入力部８２０、メモリ８３０、電源生成部８４０、ＬＣＤ８５０、音出力部８６０を含む。

ここで、入力部８２０は、種々のデータを入力するためのものである。マイクロコンピュータ８１０は、この入力部８２０により入力されたデータに基づいて種々の処理を行うことになる。メモリ８３０は、マイクロコンピュータ８１０などの作業領域となるものである。電源生成部８４０は、電子機器８００で使用される各種電源を生成するためのものである。ＬＣＤ８５０は、電子機器が表示する各種の画像（文字、アイコン、グラフィック等）を出力するためのものである。

音出力部８６０は、電子機器８００が出力する各種の音（音声、ゲーム音等）を出力するためのものであり、その機能は、スピーカなどのハードウェアにより実現できる。

図８（Ａ）に、電子機器の１つである携帯電話９５０の外観図の例を示す。この携帯電話９５０は、入力部として機能するダイヤルボタン９５２や、電話番号や名前やアイコンなどを表示するＬＣＤ９５４や、音出力部として機能し音声を出力するスピーカ９５６を備える。

図８（Ｂ）に、電子機器の１つである携帯型ゲーム装置９６０の外観図の例を示す。この携帯型ゲーム装置９６０は、入力部として機能する操作ボタン９６２、十字キー９６４や、ゲーム画像を表示するＬＣＤ９６６や、音出力部として機能しゲーム音を出力するスピーカ９６８を備える。

図８（Ｃ）に、電子機器の１つであるパーソナルコンピュータ９７０の外観図の例を示す。このパーソナルコンピュータ９７０は、入力部として機能するキーボード９７２や、文字、数字、グラフィックなどを表示するＬＣＤ９７４、音出力部９７６を備える。

本実施の形態のマイクロコンピュータを図８（Ａ）〜図８（Ｃ）の電子機器に組みこむことにより、メモリ容量が少なくて低コストの電子機器を提供することができる。

なお、本実施形態を利用できる電子機器としては、図８（Ａ）（Ｂ）（Ｃ）に示すもの以外にも、携帯型情報端末、ページャー、電子卓上計算機、タッチパネルを備えた装置、プロジェクタ、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置等のＬＣＤを使用する種々の電子機器を考えることができる。

なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。

本実施の形態の半導体集積回路装置について説明するための図である。 セルフリフレッシュからの自動解除の実現について説明するための図である。 セルフリフレッシュへの再設定の実現について説明するための図である。 アイドル状態を検出したあと所定サイクル後にセルフリフレッシュの再設定の実現について説明するための図である。 セルフリフレッシュ設定レジスタ及びセルフリフレッシュ再設定レジスタの設定情報とメモリコントローラの制御内容の関係について説明するための図である。 本実施の形態のマイクロコンピュータのハードウエアブロック図の一例である。 本実施の形態の電子機器のブロック図の一例を示す。 図８（Ａ）（Ｂ）（Ｃ）は、種々の電子機器の外観図の例である。

符号の説明

１０ ホスト、１００ 半導体集積回路装置、１１０ メモリコントローラ、１２０ カウンタ、１３０ ステートマシン、１４０ 制御信号生成回路、１４２ セルフリフレッシュ移行指示信号生成回路、１４４ セルフリフレッシュ解除信号生成回路、１４６ アクセス要求生成回路、１５０ セルフリフレッシュ再設定レジスタ、１６０ オートリフレッシュ指示回路５１０ ＣＰＵ、５３０ ＬＣＤコントローラ、５４０ リセット回路、５５０ プログラマブルタイマ、５６０ リアルタイムクロック（ＲＴＣ）、５７０ ＤＲＡＭコントローラ兼バスＩ／Ｆ、５８０ 割り込みコントローラ、５９０ シリアルインターフェース、６００ バスコントローラ、６１０ Ａ／Ｄ変換器、６２０ Ｄ／Ａ変換器、６３０ 入力ポート、６４０ 出力ポート、６５０ Ｉ／Ｏポート、６６０ クロック発生装置（ＰＬＬ）、６７０ プリスケーラ、６８０ 汎用バス、６９０ 各種ピン、７００ マイクロコンピュータ、７１０ ＲＯＭ、７２０ ＲＡＭ、７２２ メモリコントローラ、７３０ ＭＭＵ、８００ 電子機器、８５０ ＬＣＤ、８００ 電子機器

Claims (7)

1. セルフリフレッシュ機能を有するダイナミックランダムアクセスメモリに対し、ホストからのアクセス要求に基づくアクセス制御を行うメモリーコントローラを含む半導体集積回路装置であって、
   前記メモリコントローラは、
   アイドル状態を検出したあと、所定期間をカウントするカウンタと、
   前記カウンタが前記期間をカウント後に、ダイナミックランダムアクセスメモリに対しセルフリフレッシュ状態への移行を指示するために必要な処理を行うセルフリフレッシュ移行指示回路と、
   を含むことを特徴とする半導体集積回路装置。
2. 請求項１において、
   前記所定期間は、オートリフレッシュ要求間隔よりも短い間隔であるであることを特徴とする半導体集積回路装置。
3. セルフリフレッシュ機能を有するダイナミックランダムアクセスメモリに対し、ホストからのアクセス要求に基づくアクセス制御を行うメモリーコントローラを含む半導体集積回路装置であって、
   前記メモリコントローラは、
   アイドル状態を検出したあと、ダイナミックランダムアクセスメモリに対しセルフリフレッシュ状態への移行を指示するために必要な処理を行うセルフリフレッシュ移行指示回路を含むことを特徴とする半導体集積回路装置。
4. 請求項１乃至３のいずれかにおいて、
   前記メモリコントローラは、
   ホストからのアクセス要求を受けた場合に、ダイナミックランダムアクセスメモリに対しセルフリフレッシュ状態の解除を指示するために必要なセルフリフレッシュ解除指示をおこなうセルフリフレッシュ解除指示回路と、
   セルフリフレッシュ解除指示後に、アクセス要求信号を生成して出力するアクセス要求回路とを含むことを特徴とする半導体集積回路装置。
5. 請求項１乃至４のいずれかにおいて、
   前記メモリコントローラは、
   セルフリフレッシュの再設定を行うか否かの選択値を設定可能なセルフリフレッシュ再設定レジスタを含み、
   セルフリフレッシュ移行指示回路は、
   セルフリフレッシュ再設定レジスタを参照し、セルフリフレッシュ再設定レジスタにセルフリフレッシュの再設定を許可する設定値が格納されていない場合には、前記セルフリフレッシュ移行指示を行わないことを特徴とする半導体集積回路装置。
6. 請求項１乃至５のいずれかに記載の半導体集積回路装置を含むことを特徴とするマイクロコンピュータ。
7. 請求項６に記載のマイクロコンピュータと、
   前記マイクロコンピュータの処理対象となるデータの入力手段と、
   前記マイクロコンピュータにより処理されたデータを出力するためのＬＣＤ出力手段とを含むことを特徴とする電子機器。

Images