JP2008262294A - マイクロコンピュータ、電子機器及びフラッシュメモリのプロテクト方式 - Google Patents
マイクロコンピュータ、電子機器及びフラッシュメモリのプロテクト方式 Download PDFInfo
- Publication number
- JP2008262294A JP2008262294A JP2007103063A JP2007103063A JP2008262294A JP 2008262294 A JP2008262294 A JP 2008262294A JP 2007103063 A JP2007103063 A JP 2007103063A JP 2007103063 A JP2007103063 A JP 2007103063A JP 2008262294 A JP2008262294 A JP 2008262294A
- Authority
- JP
- Japan
- Prior art keywords
- protection
- flash memory
- flash
- microcomputer
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
- G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/20—Employing a main memory using a specific memory technology
- G06F2212/202—Non-volatile memory
- G06F2212/2022—Flash memory
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
Abstract
【解決手段】本マイクロコンピュータ10は、フラッシュメモリ20と、フラッシュメモリに対するアクセスを制御するフラッシュコントローラ30とを含み、フラッシュメモリは、フラッシュメモリの所与の領域に対するアクセスの可否を指定するプロテクト情報が格納されたプロテクト情報記憶部22を含み、フラッシュコントローラ30は、前記プロテクト情報に基づき、フラッシュメモリの所与の領域に対するアクセスのプロテクト処理を行うフラッシュプロテクト処理部50、60を含み、アクセス対象がデータである場合に、フラッシュメモリに対するアクセスのプロテクト処理を行う。
【選択図】 図1
Description
マイクロコンピュータであって、
フラッシュメモリと
フラッシュメモリに対するアクセスを制御するフラッシュコントローラとを含み、
前記フラッシュメモリは、
フラッシュメモリの所与の領域に対するアクセスの可否を指定するプロテクト情報が格納されたプロテクト情報記憶部を含み、
前記フラッシュコントローラは、
前記プロテクト情報に基づき、フラッシュメモリの所与の領域に対するアクセスのプロテクト処理を行うフラッシュプロテクト処理部を含み、
フラッシュプロテクト処理部は、
アクセス対象がデータである場合に、フラッシュメモリに対するアクセスのプロテクト処理を行うことを特徴とする。
フラッシュメモリ (flash memory)は、書き換え可能(データの消去・書き込みを行なうことができる)で、電源を切っても内容が消えない不揮発性半導体メモリであり、フラッシュEEPROMまたはフラッシュROMとも言う。
(2)本発明のマイクロコンピュータは、
前記プロテクト情報記憶部には、フラッシュメモリに設定された複数のエリアの各エリアに対してにリード及びライトの少なくとも1つのプロテクトの有無を指定するプロテクト有無情報が記憶され、
前記フラッシュプロテクト処理部は
アクセス要求にかかるアドレスの属するエリアのプロテクト有無情報に基づき、前記プロテクト処理を行うことを特徴とする。
(3)本発明のマイクロコンピュータは、
ブート時にフラッシュメモリのプロテクト情報記憶部の内容を読み出して、プロテクトビットレジスタに格納する初期化処理部を含み、
前記フラッシュプロテクト処理部は
前記プロテクトビットレジスタのプロテクト情報を参照して、前記プロテクト処理を行うことを特徴とする。
(4)本発明のマイクロコンピュータは、
前記フラッシュプロテクト処理部は
フラッシュメモリに対するアクセス要求がリード要求である場合のみ前記プロテクト処理を行うことを特徴とする。
(5)本発明のマイクロコンピュータは、
前記フラッシュプロテクト処理部は、
CPUの処理モードがデバッグモードである場合に、前期プロテクト処理を行うことを特徴とする。
CPUからモード情報を受け取りCPUの処理モードがデバッグモードであるか、通常モードであるか判断してもよい。
(6)本発明のマイクロコンピュータは、
前記フラッシュプロテクト処理部は、
前記フラッシュメモリに対するアクセス要求が所定のブロック単位の消去要求コマンドである場合には、当該コマンドの実行を禁止する処理を行うことを特徴とする。
(7)本発明のマイクロコンピュータは、
前記フラッシュプロテクト処理部は、
前記フラッシュメモリに対するアクセス要求が、フラッシュメモリの全消去要求コマンドである場合には、前記プロテクト処理を行わないことを特徴とする。
(8)本発明のマイクロコンピュータは、
前記フラッシュメモリは、
予め所定のブロック単位で消去してから書き込み可能に構成されており、
前記フラッシュプロテクト処理部は、
前記フラッシュメモリのプロテクト情報記憶部の値が消去時のメモリセルの初期値と異なる場合にプロテクト処理を行うように構成されていることを特徴とする。
(9)本発明のマイクロコンピュータは、
データバスと命令バスを含む複数のバスに接続され、前記フラッシュメモリに対して複数のバスが競合状態のとき調停してこれらのいずれかのバスに使用許可を与える処理を行うアービターをさらに含み、
前記アービターは使用許可を与えたバスがデータバスであるのか命令バスであるのかを特定するバス特定情報を生成してフラッシュプロテクト処理部にたいして通知し、
前記フラッシュプロテクト処理部は
前記バス特定情報に基づきアクセス対象がデータか否か判断することを特徴とする。
(10)本発明は、
上記のいずれかに記載のマイクロコンピュータと、
入力情報を受け付ける手段と、
入力情報に基づき前記情報処理装置により処理された結果を出力するため手段と、
を含むことを特徴とする電子機器である。
(11)本発明は、
マイクロコンピュータに内蔵されたフラッシュメモリのプロテクト方式であって、
前記フラッシュメモリに、フラッシュメモリの所与の領域に対するアクセスの可否を指定するプロテクト情報が格納されたプロテクト情報記憶部を設け、
前記プロテクト情報に基づき、フラッシュメモリの所与の領域に対するアクセスのプロテクト処理を行う際に、アクセス対象がデータである場合に、フラッシュメモリに対するアクセスのプロテクト処理を行うことを特徴とする。
図1は、本実施の形態のマイクロコンピュータの構成について説明するための図である。
デバッグモード時に外部のデバッグツール110とデバッグ情報の送受信を行い、デバッグ用プログラムを実行して種々のデバッグ処理を行う。
図11に、本実施の形態の電子機器のブロック図の一例を示す。本電子機器800は、マイクロコンピュータ(またはASIC)810、入力部820、メモリ830、電源生成部840、LCD850、音出力部860を含む。
Claims (11)
- マイクロコンピュータであって、
フラッシュメモリと
フラッシュメモリに対するアクセスを制御するフラッシュコントローラとを含み、
前記フラッシュメモリは、
フラッシュメモリの所与の領域に対するアクセスの可否を指定するプロテクト情報が格納されたプロテクト情報記憶部を含み、
前記フラッシュコントローラは、
前記プロテクト情報に基づき、フラッシュメモリの所与の領域に対するアクセスのプロテクト処理を行うフラッシュプロテクト処理部を含み、
フラッシュプロテクト処理部は、
アクセス対象がデータである場合に、フラッシュメモリに対するアクセスのプロテクト処理を行うことを特徴とするマイクロコンピュータ。 - 請求項1において、
前記プロテクト情報記憶部には、フラッシュメモリに設定された複数のエリアの各エリアに対してにリード及びライトの少なくとも1つのプロテクトの有無を指定するプロテクト有無情報が記憶され、
前記フラッシュプロテクト処理部は
アクセス要求にかかるアドレスの属するエリアのプロテクト有無情報に基づき、前記プロテクト処理を行うことを特徴とするマイクロコンピュータ。 - 請求項1乃至2のいずれかにおいて、
ブート時にフラッシュメモリのプロテクト情報記憶部の内容を読み出して、プロテクトビットレジスタに格納する初期化処理部を含み、
前記フラッシュプロテクト処理部は
前記プロテクトビットレジスタのプロテクト情報を参照して、前記プロテクト処理を行うことを特徴とするマイクロコンピュータ。 - 請求項1乃至3のいずれかにおいて、
前記フラッシュプロテクト処理部は
フラッシュメモリに対するアクセス要求がリード要求である場合のみ前記プロテクト処理を行うことを特徴とするマイクロコンピュータ。 - 請求項1乃至4のいずれかにおいて、
前記フラッシュプロテクト処理部は、
CPUの処理モードがデバッグモードである場合に、前期プロテクト処理を行うことを特徴とするマイクロコンピュータ。 - 請求項5において、
前記フラッシュプロテクト処理部は、
前記フラッシュメモリに対するアクセス要求が所定のブロック単位の消去要求コマンドである場合には、当該コマンドの実行を禁止する処理を行うことを特徴とするマイクロコンピュータ。 - 請求項1乃至6のいずれかにおいて、
前記フラッシュプロテクト処理部は、
前記フラッシュメモリに対するアクセス要求が、フラッシュメモリの全消去要求コマンドである場合には、前記プロテクト処理を行わないことを特徴とするマイクロコンピュータ。 - 請求項1乃至8のいずれかにおいて、
前記フラッシュメモリは、
予め所定のブロック単位で消去してから書き込み可能に構成されており、
前記フラッシュプロテクト処理部は、
前記フラッシュメモリのプロテクト情報記憶部の値が消去時のメモリセルの初期値と異なる場合にプロテクト処理を行うように構成されていることを特徴とするマイクロコンピュータ。 - 請求項1乃至8のいずれかにおいて、
データバスと命令バスを含む複数のバスに接続され、前記フラッシュメモリに対して複数のバスが競合状態のとき調停してこれらのいずれかのバスに使用許可を与える処理を行うアービターをさらに含み、
前記アービターは使用許可を与えたバスがデータバスであるのか命令バスであるのかを特定するバス特定情報を生成してフラッシュプロテクト処理部にたいして通知し、
前記フラッシュプロテクト処理部は
前記バス特定情報に基づきアクセス対象がデータか否か判断することを特徴とするマイクロコンピュータ。 - 請求項1乃至9のいずれかに記載のマイクロコンピュータと、
入力情報を受け付ける手段と、
入力情報に基づき前記情報処理装置により処理された結果を出力するため手段と、
を含むことを特徴とする電子機器。 - マイクロコンピュータに内蔵されたフラッシュメモリのプロテクト方式であって、
前記フラッシュメモリに、フラッシュメモリの所与の領域に対するアクセスの可否を指定するプロテクト情報が格納されたプロテクト情報記憶部を設け、
前記プロテクト情報に基づき、フラッシュメモリの所与の領域に対するアクセスのプロテクト処理を行う際に、アクセス対象がデータである場合に、フラッシュメモリに対するアクセスのプロテクト処理を行うことを特徴とするフラッシュメモリのプロテクト方式。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007103063A JP4324810B2 (ja) | 2007-04-10 | 2007-04-10 | マイクロコンピュータ、電子機器及びフラッシュメモリのプロテクト方式 |
US12/099,988 US8316200B2 (en) | 2007-04-10 | 2008-04-09 | Microcomputer, electronic instrument, and flash memory protection method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007103063A JP4324810B2 (ja) | 2007-04-10 | 2007-04-10 | マイクロコンピュータ、電子機器及びフラッシュメモリのプロテクト方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008262294A true JP2008262294A (ja) | 2008-10-30 |
JP4324810B2 JP4324810B2 (ja) | 2009-09-02 |
Family
ID=39854796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007103063A Expired - Fee Related JP4324810B2 (ja) | 2007-04-10 | 2007-04-10 | マイクロコンピュータ、電子機器及びフラッシュメモリのプロテクト方式 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8316200B2 (ja) |
JP (1) | JP4324810B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013222232A (ja) * | 2012-04-13 | 2013-10-28 | Lapis Semiconductor Co Ltd | 半導体メモリ及びデータ読出方法 |
DE112020006272T5 (de) | 2020-03-13 | 2022-11-24 | Hitachi Astemo, Ltd. | Sensorvorrichtung |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102139327B1 (ko) | 2012-11-15 | 2020-07-29 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법 |
US9384065B2 (en) | 2012-11-15 | 2016-07-05 | Violin Memory | Memory array with atomic test and set |
EP2989583B1 (en) | 2013-04-23 | 2018-10-10 | Hewlett-Packard Development Company, L.P. | Configuring a system |
WO2014175867A1 (en) | 2013-04-23 | 2014-10-30 | Hewlett-Packard Development Company, L.P. | Verifying controller code and system boot code |
US9658788B2 (en) * | 2014-05-28 | 2017-05-23 | Sandisk Technologies Llc | Systems and methods for immediate physical erasure of data stored in a memory system in response to a user command |
CN104598402B (zh) * | 2014-12-30 | 2017-11-10 | 北京兆易创新科技股份有限公司 | 一种闪存控制器和闪存控制器的控制方法 |
KR102017284B1 (ko) * | 2015-05-26 | 2019-09-02 | 삼성전자주식회사 | 부팅 디바이스 및 그 동작 방법 |
TWI609378B (zh) * | 2016-06-15 | 2017-12-21 | 慧榮科技股份有限公司 | 資料儲存裝置與操作方法 |
US11418335B2 (en) | 2019-02-01 | 2022-08-16 | Hewlett-Packard Development Company, L.P. | Security credential derivation |
US11520662B2 (en) | 2019-02-11 | 2022-12-06 | Hewlett-Packard Development Company, L.P. | Recovery from corruption |
TWI768592B (zh) * | 2020-12-14 | 2022-06-21 | 瑞昱半導體股份有限公司 | 中央處理器 |
CN114444141B (zh) * | 2021-12-27 | 2023-02-17 | 绿晶半导体科技(北京)有限公司 | 固态硬盘和固态硬盘数据保护方法、装置及设备 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS595496A (ja) | 1982-06-30 | 1984-01-12 | Fujitsu Ltd | メモリプロテクト方式 |
US4590552A (en) * | 1982-06-30 | 1986-05-20 | Texas Instruments Incorporated | Security bit for designating the security status of information stored in a nonvolatile memory |
US5822784A (en) * | 1993-03-19 | 1998-10-13 | Intel Corporation | Mechanism supporting execute in place read only memory applications located on removable computer cards |
JPH09114743A (ja) | 1995-10-16 | 1997-05-02 | Nec Corp | シングルチップ・マイクロコンピュータ |
KR0174978B1 (ko) * | 1995-12-30 | 1999-04-01 | 김광호 | 하드웨어로 구현된 디지탈 컴퓨터 시스템 보안 장치 |
JP3623379B2 (ja) * | 1998-12-01 | 2005-02-23 | 富士通株式会社 | マイクロプロセッサ |
JP2002269065A (ja) | 2001-03-08 | 2002-09-20 | Mitsubishi Electric Corp | プログラム可能な不揮発性メモリを内蔵したマイクロコンピュータ |
US6976136B2 (en) * | 2001-05-07 | 2005-12-13 | National Semiconductor Corporation | Flash memory protection scheme for secured shared BIOS implementation in personal computers with an embedded controller |
JP2003233534A (ja) * | 2002-02-07 | 2003-08-22 | Hitachi Ltd | メモリシステム |
US6961819B2 (en) * | 2002-04-26 | 2005-11-01 | Mips Technologies, Inc. | Method and apparatus for redirection of operations between interfaces |
JP4094977B2 (ja) * | 2003-03-20 | 2008-06-04 | 沖電気工業株式会社 | 半導体装置 |
US8239963B2 (en) * | 2007-09-26 | 2012-08-07 | Intel Mobile Communications GmbH | Method of protecting a password from unauthorized access and data processing unit |
-
2007
- 2007-04-10 JP JP2007103063A patent/JP4324810B2/ja not_active Expired - Fee Related
-
2008
- 2008-04-09 US US12/099,988 patent/US8316200B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013222232A (ja) * | 2012-04-13 | 2013-10-28 | Lapis Semiconductor Co Ltd | 半導体メモリ及びデータ読出方法 |
DE112020006272T5 (de) | 2020-03-13 | 2022-11-24 | Hitachi Astemo, Ltd. | Sensorvorrichtung |
Also Published As
Publication number | Publication date |
---|---|
US8316200B2 (en) | 2012-11-20 |
US20080256288A1 (en) | 2008-10-16 |
JP4324810B2 (ja) | 2009-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4324810B2 (ja) | マイクロコンピュータ、電子機器及びフラッシュメモリのプロテクト方式 | |
JP6306578B2 (ja) | メモリ保護装置及び保護方法 | |
TW201015323A (en) | Secure information processing | |
US20070101114A1 (en) | Method and apparatus for memory initializing in a computer system | |
US9092570B2 (en) | Memory management for remote software debuggers and methods | |
JP2008287505A (ja) | 情報処理装置およびレガシーエミュレーション処理停止制御方法 | |
JP2008009721A (ja) | 評価システム及びその評価方法 | |
KR100604877B1 (ko) | 내장 시스템의 메모리 어드레스의 매핑을 제어하는 장치와방법 | |
KR100506031B1 (ko) | 마이크로 컴퓨터, 전자 기기 및 에뮬레이션 방법 | |
TW201521028A (zh) | 保護非揮發性記憶體中儲存之程式碼的裝置 | |
JP6390840B2 (ja) | 半導体装置及び電子機器 | |
WO2016106933A1 (zh) | 一种基于若干分区的mcu芯片信息保护方法和装置 | |
JP2010009454A (ja) | 情報処理装置 | |
CN111338771B (zh) | 引导程序切换处理方法及装置、计算机设备、介质 | |
US20050172113A1 (en) | Method and apparatus for basic input output system loading | |
TWI436367B (zh) | 具有寫入保護機制之非揮發性快閃記憶體運作方法 | |
JP2007207075A (ja) | Cpu、集積回路装置、マイクロコンピュータ、電子機器、及びcpuの制御方法 | |
JP2007193572A (ja) | Cpu、集積回路装置、マイクロコンピュータ及び電子機器 | |
JP2008065549A (ja) | マイクロコンピュータ、情報処理システム、電子機器及びマイクロコンピュータの起動制御方法 | |
JP2005107608A (ja) | 電子機器、不揮発性メモリ及び不揮発性メモリのデータ書き換え方法 | |
JP2011150457A (ja) | 情報処理装置およびメモリアクセス制御方法 | |
US11741035B2 (en) | Circuit device and electronic apparatus | |
TW201324155A (zh) | 快閃記憶體儲存系統及其資料保護方法 | |
JP3323341B2 (ja) | エミュレーション用プロセッサおよびそれを搭載したエミュレータ | |
JP3556309B2 (ja) | コンピュータシステムおよびそのシステムで使用されるi/o制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090409 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090513 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090526 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4324810 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |