KR100846398B1 - 반도체 집적 회로 및 클록 제어 방법 - Google Patents

반도체 집적 회로 및 클록 제어 방법 Download PDF

Info

Publication number
KR100846398B1
KR100846398B1 KR1020020019154A KR20020019154A KR100846398B1 KR 100846398 B1 KR100846398 B1 KR 100846398B1 KR 1020020019154 A KR1020020019154 A KR 1020020019154A KR 20020019154 A KR20020019154 A KR 20020019154A KR 100846398 B1 KR100846398 B1 KR 100846398B1
Authority
KR
South Korea
Prior art keywords
clock
command signal
supply
functional blocks
clock signal
Prior art date
Application number
KR1020020019154A
Other languages
English (en)
Other versions
KR20030019071A (ko
Inventor
야마다요시카즈
가나스기마사미
다니구치쇼지
구로이와고이치
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20030019071A publication Critical patent/KR20030019071A/ko
Application granted granted Critical
Publication of KR100846398B1 publication Critical patent/KR100846398B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

본 발명은 기능 블록마다 클록 공급의 시작ㆍ정지를 효율적으로 제어하는 클록 제어 회로를 구비한 반도체 집적 회로를 제공하는 것을 목적으로 한다.
반도체 집적 회로는 각각 대응하는 명령 신호가 어서트(assert)되면 동작을 시작하고 니게이트(negate)되면 동작을 정지하는 복수의 기능 블록과, 클록 신호를 생성하는 클록 생성 회로와, 상기 복수의 기능 블록에 대하여 상기 각각 대응하는 명령 신호의 어서트 상태(assertion)에 응답하여 상기 클록 신호의 공급을 시작함과 동시에 니게이트 상태(negation)에 응답하여 상기 클록 신호의 공급을 정지하는 클록 제어 회로를 포함한다.

Description

반도체 집적 회로 및 클록 제어 방법{SEMICONDUCTOR INTEGRATED CIRCUIT WITH FUNCTION TO START AND STOP SUPPLY OF CLOCK SIGNAL}
도 1은 본 발명에 따른 반도체 집적 회로의 구성의 일례를 도시하는 구성도.
도 2는 본 발명에 따른 반도체 집적 회로의 구성의 변형예를 도시하는 구성도.
도 3은 본 발명에 따른 반도체 집적 회로의 구성의 변형예를 도시하는 구성도.
도 4는 변화점 검출 회로의 회로 구성의 일례를 도시하는 회로도.
도 5는 클록 제어 회로의 동작을 설명하는 타이밍 파형도.
도 6은 본 발명에 따른 반도체 집적 회로의 구성의 변형예를 도시하는 구성도.
<도면의 주요 부분에 대한 부호의 설명>
11 : 마이크로 제어기
12 : 클록 제어 회로
13 : 논리 블록
17 : 클록 생성 회로
본 발명은 일반적으로 반도체 집적 회로에 관한 것으로, 보다 구체적으로는 내부 회로로의 클록 공급을 시작 및 정지하는 클록 제어 회로를 구비한 반도체 집적 회로 및 내부 회로로의 클록 공급을 시작 및 정지하는 클록 제어 방법에 관한 것이다.
반도체 집적 회로 등의 대규모 논리 회로에 있어서는 소비 전력을 저감하기 위해 회로 내에서 클록의 공급을 필요에 따라서 제어하는 기술이 중요시 되고 있다. 특히, 전력의 소비량이 문제가 되는 휴대용 기기에서는 그와 같은 기술이 널리 이용된다.
종래에는, 클록의 공급 시작ㆍ정지에 관한 제어는 시스템으로서는 특별히 행해지는 일이 없이 전원의 공급 및 차단에 따라 클록 공급을 시작하거나 정지하거나 하는 것이 통상의 구성이었다. 그러나, 휴대용 기기가 보급되고 회로 규모가 증대됨에 따라 클록 배선에 부수되는 부하 용량에 의해 소비되는 대기 전력을 무시할 수 없게 되어, 게이트 클록을 사용함으로써 클록의 시작ㆍ정지를 제어하는 것이 일반화되고 있다.
종래의 클록 제어에 있어서는 마이크로 제어기의 버스에 연결되는 클록 제어부를 설치하고, 이 클록 제어부를 이용하여 버스에 연결되는 복수의 기능 블록에 대한 클록 신호의 공급ㆍ정지에 관한 제어를 실행한다. 클록 제어부에는 예컨대, 제어 대상의 각 기능 블록에 대응하는 레지스터가 설치되어, 클록 공급의 시작ㆍ정지에 관한 명령을 마이크로 제어기로부터 레지스터에 저장함으로써 대응하는 기능 블록에 관한 클록 제어를 실행한다.
상기한 제어 방법에서는 마이크로 제어기가 지정하는 시작ㆍ정지 타이밍으로 클록 제어가 이루어질 수 있기 때문에, 각 기능 블록의 실제의 동작 시작ㆍ정지 타이밍에 맞춰서 클록 제어를 실현하기 위해서는 마이크로 제어기 측에서 항상 각 제어 대상 블록의 동작 상태를 체크할 필요가 있다. 이것을 실현하기 위해서는 매우 짧은 사이클로 각 기능 블록을 폴링(polling)해야 하므로 현실적이지 못하다. 따라서, 실제로는 클록 공급 시작ㆍ정지의 제어 대상을 비교적 큰 논리 회로 블록에 설정하여 비교적 긴 체크 사이클로 클록 제어를 실행하게 된다.
최근, 반도체 집적 기술의 진보에 따라서 하나의 LSI에 수백만 게이트의 회로를 구성하는 것이 가능하게 된 현재, 하나의 시스템을 하나의 LSI에 내장하는 경우가 많다. 이러한 구성의 경우, 하나의 LSI의 내부에는 다수의 기능 블록이 배치되게 된다. 상기한 종래의 방법에서는 마이크로 제어기의 처리 부하와의 관계에서, 클록 제어를 실행하는 블록의 단위를 작게 하는 것과 짧은 처리 사이클로 클록을 제어하는 데에 어려움이 있고, 저소비 전력화를 달성하는 데에도 큰 장해 요인이 되고 있었다.
이상을 감안하여, 본 발명은 기능 블록마다 클록 공급의 시작ㆍ정지를 효율적으로 제어하는 클록 제어 회로를 구비한 반도체 집적 회로 및 기능 블록마다 클록 공급의 시작ㆍ정지를 효율적으로 제어하는 클록 제어 방법을 제공하는 것을 목 적으로 한다.
본 발명의 반도체 집적 회로는 각각 대응하는 명령 신호가 어서트(assert)되면 동작을 시작하고 니게이트(negate)되면 동작을 정지하는 복수의 기능 블록과, 클록 신호를 생성하는 클록 생성 회로와, 상기 복수의 기능 블록에 대하여 상기 각각 대응하는 명령 신호의 어서트 상태(assertion)에 응답하여 상기 클록 신호의 공급을 시작함과 동시에 니게이트 상태(negation)에 응답하여 상기 클록 신호의 공급을 정지하는 클록 제어 회로를 포함하는 것을 특징으로 한다.
상기 반도체 집적 회로에서는, 각 블록의 동작 시작ㆍ정지를 지시하는 각 블록의 명령 신호에 따라서 각 블록에 대한 클록 공급의 시작ㆍ정지에 관한 제어를 실행한다. 이 구성에서는 마이크로 제어기가 클록 공급의 시작ㆍ정지에 관한 타이밍을 결정하는 것은 아니기 때문에, 클록 제어의 단위가 되는 블록이 세분화되어 블록수가 증대하더라도 마이크로 제어기에 걸리는 부하가 증대되는 일은 없다. 또한 클록 공급의 시작 및 정지의 타이밍에 관해서는 마이크로 제어기의 처리 사이클에 상관없이, 실제의 기능 블록의 동작의 시작ㆍ정지에 따른 미세한 제어를 행하는 것이 가능하게 된다.
이하, 본 발명의 실시예를 첨부 도면을 이용하여 상세히 설명한다.
도 1은 본 발명에 따른 반도체 집적 회로 구성의 일례를 도시하는 구성도이다.
도 1의 반도체 집적 회로는 마이크로 제어기(11), 클록 제어 회로(12), 논리 블록(13∼15), 논리 회로(16) 및 클록 생성 회로(17)를 포함한다. 클록 제어 회로(12)는 AND 회로(21∼23)를 포함한다. 논리 블록(13)은 명령 레지스터(예컨대 플립플롭)(31)와 내부 회로(32)를 포함한다. 논리 블록(14)은 명령 레지스터(예컨대 플립플롭)(33)와 내부 회로(34)를 포함한다. 또한, 논리 블록(15)은 내부 회로(35)를 포함한다.
마이크로 제어기(11)가 논리 블록(13, 14)에 대하여 기동 명령을 발행하면, 논리 블록(13, 14)의 명령 레지스터(31, 33)에 "1"이 셋트된다. 또한, 마이크로 제어기(11)가 논리 회로(16)에 대하여 기동 명령을 발행하면, 논리 회로(16)가 동작을 시작한다. 논리 회로(16)는 타이머나 시퀀서 등의 회로이며, 소정의 시퀀스에 따라서 동작하여, 어떤 타이밍에 논리 블록(15)의 동작 인에이블 단자(15b)에 대하여 인에이블 신호를 어서트한다.
클록 제어 회로(12)의 AND 회로(21)는 명령 레지스터(31)에 저장된 설정 데이터를 한쪽의 입력으로 하고, 클록 생성 회로(17)로부터 공급되는 클록 신호를 다른 쪽의 입력으로 한다. 따라서, 명령 레지스터(31)에 저장되는 설정 데이터가 "1"인 경우에는 클록 제어 회로(12)는 클록 생성 회로(17)에서 생성되는 클록 신호를 논리 블록(13)의 클록 공급 단자(13a)에 공급한다. 논리 블록(13)의 내부 회로(32)는 명령 레지스터(31)의 설정 데이터 "1"에 응답하여 기동하며, 클록 공급 단자(13a)로부터 공급되는 클록 신호에 기초하여 동작한다. 내부 회로(32)는 동작이 종료되면 동작 종료 플래그를 발행하고, 이에 따라 명령 레지스터(31)의 내용이 "0"으로 리셋된다.
명령 레지스터(31)의 내용이 "0"으로 리셋되면, 클록 제어 회로(12)의 AND 회로(21)의 한쪽의 입력이 "0"이 되어, 논리 블록(13)의 클록 공급 단자(13a)에 대한 클록 공급이 정지된다.
클록 제어 회로(12)의 AND 회로(22)는 명령 레지스터(33)에 저장된 설정 데이터를 한쪽의 입력으로 하고, 클록 생성 회로(17)로부터 공급되는 클록 신호를 다른 쪽의 입력으로 한다. 따라서, 명령 레지스터(33)에 저장되는 설정 데이터가 "1"인 경우에는 클록 제어 회로(12)는 클록 생성 회로(17)에서 생성되는 클록 신호를 논리 블록(14)의 클록 공급 단자(14a)에 공급한다. 논리 블록(14)의 내부 회로(34)는 명령 레지스터(33)의 설정 데이터 "1"에 응답하여 기동하며, 클록 공급 단자(14a)로부터 공급되는 클록 신호에 기초하여 동작한다. 마이크로 제어기(11)가 정지 명령을 논리 블록(14)에 대하여 발행하면, 논리 블록(14)의 명령 레지스터(33)에 "0"이 셋트된다. 명령 레지스터(33)의 설정 데이터 "0"에 응답하여 내부 회로(34)는 동작을 종료한다.
명령 레지스터(33)의 내용이 "0"으로 리셋되면, 클록 제어 회로(12)의 AND 회로(22)의 한쪽의 입력이 "0"이 되어, 논리 블록(14)의 클록 공급 단자(14a)에 대한 클록 공급이 정지된다.
클록 제어 회로(12)의 AND 회로(23)는 논리 블록(15)의 동작 인에이블 단자(15b)에 공급되는 인에이블 신호를 한쪽의 입력으로 하고, 클록 생성 회로(17)로부터 공급되는 클록 신호를 다른 쪽의 입력으로 한다. 따라서, 논리 블록(15)에 공급되는 인에이블 신호가 어서트(예컨대 "1")인 경우에는 클록 제어 회로(12)는 클록 생성 회로(17)에서 생성되는 클록 신호를 논리 블록(15)의 클록 공급 단자(15a)에 공급한다. 논리 블록(15)의 내부 회로(35)는 인에이블 신호의 어서트 상태에 응답하여 기동하고, 클록 공급 단자(15a)로부터 공급되는 클록 신호에 기초하여 동작한다. 논리 회로(16)가 소정의 시퀀스를 실행하여 인에이블 신호를 니게이트 상태로 설정하면, 이것에 응답하여 내부 회로(35)는 동작을 종료한다.
동작 인에이블 단자(15b)에 공급되는 인에이블 신호가 니게이트 상태가 되면, 클록 제어 회로(12)의 AND 회로(23)의 한쪽의 입력이 "0"이 되어, 논리 블록(15)의 클록 공급 단자(15a)에 대한 클록 공급이 정지된다.
이와 같이, 각 블록의 동작 시작ㆍ정지를 지시하는 각 블록에 설치되는 명령 레지스터 또는 단자의 신호(데이터)에 따라서 각 블록에 대한 클록 공급의 시작ㆍ정지에 관한 제어를 실행한다. 이 구성에서는 마이크로 제어기가 클록 공급의 시작ㆍ정지에 관한 타이밍을 결정하는 것이 아니기 때문에, 클록 제어의 단위가 되는 블록이 세분화되고 블록수가 증대하더라도 마이크로 제어기에 걸리는 부하가 증대되는 일은 없다. 또한, 클록 공급의 시작 및 정지의 타이밍에 관해서는 마이크로 제어기의 처리 사이클에 상관없이 실제의 기능 블록의 동작의 시작ㆍ정지에 따른 미세한 제어를 행하는 것이 가능하게 된다.
도 2는 본 발명에 따른 반도체 집적 회로 구성의 변형예를 도시하는 구성도이다. 도 2에 있어서, 도 1과 동일한 구성 요소에는 동일한 참조 부호를 사용하였다.
도 2의 반도체 집적 회로는 마이크로 제어기(11), 클록 제어 회로(12A), 논 리 블록(13) 및 클록 생성 회로(17)를 포함한다. 클록 제어 회로(12A)는 AND 회로(21) 및 지연 회로(24)를 포함한다. 논리 블록(13)은 명령 레지스터(31)와 내부 회로(32)를 포함한다.
마이크로 제어기(11)가 논리 블록(13)에 대하여 기동 명령을 발행하면, 논리 블록(13)의 명령 레지스터(31)에 "1"이 셋트된다.
클록 제어 회로(12A)의 AND 회로(21)는 명령 레지스터(31)에 저장된 설정 데이터를 지연 회로(24)에서 소정 시간 지연시킨 데이터를 한쪽의 입력으로 하고, 클록 생성 회로(17)로부터 공급되는 클록 신호를 다른 쪽의 입력으로 한다. 따라서, 명령 레지스터(31)에 저장되는 설정 데이터가 "1"이 된 경우에는 지연 회로(24)의 지연 시간에 따라 결정되는 소정 시간 후에, 클록 제어 회로(12A)는 클록 생성 회로(17)에서 생성되는 클록 신호를 논리 블록(13)의 클록 공급 단자(13a)에 공급하기 시작한다. 논리 블록(13)의 내부 회로(32)는 명령 레지스터(31)의 설정 데이터 "1"에 응답하여 기동하며, 클록 공급 단자(13a)로부터 공급되는 클록 신호에 기초하여 동작한다. 내부 회로(32)는 동작이 종료되면 동작 종료 플래그를 발행하고, 이에 따라 명령 레지스터(31)의 내용이 "0"으로 리셋된다.
명령 레지스터(31)의 내용이 "0"으로 리셋되면, 지연 회로(24)의 지연 시간에 의해 결정되는 소정 시간 후에, 클록 제어 회로(12A)의 AND 회로(21)의 한쪽의 입력이 "0"이 되어, 논리 블록(13)의 클록 공급 단자(13a)에 대한 클록 공급이 정지된다.
명령 레지스터(31)에 대한 동작 종료 플래그의 발행은 내부 회로(32)의 제어 회로 등에 의해서 이루어지는 구성이 일반적이다. 이러한 구성에 있어서는, 내부 회로(32)의 제어 회로가 동작 종료라고 판단하여 동작 종료 플래그를 발행하더라도, 실제의 동작은 아직 완전히는 종료하고 있지 않고, 내부 회로(32)를 구성하는 플립플롭 등의 회로 요소에는 아직 유효한 데이터가 존재하고, 예컨대 이 데이터를 몇 사이클 후에 출력한 시점에서 완전히 동작이 종료되는 경우 등을 생각할 수 있다. 이러한 경우에는 클록 신호의 공급을 즉시 정지해 버렸다면, 데이터 출력 등의 동작을 완전히 종료할 수 없게 된다.
도 2에 도시되는 구성예에서는 동작 종료 플래그의 발행에 의한 명령 레지스터(31)의 리셋으로부터 실제의 동작 종료까지의 처리 지연을 고려하여, 클록 제어 회로에 지연 회로(24)를 설치하고, 이 지연 회로(24)에 의해서 명령 레지스터(31)의 설정 데이터를 지연시킴으로써 상기 처리 지연을 흡수 가능한 구성으로 하고 있다. 또한 이 구성은 도 1의 논리 블록(14) 또는 논리 블록(15)에 대하여 적용하는 것도 가능하다. 또한 지연 회로(24)에 의한 지연 시간은 지연 소자열의 지연 소자수 등을 조정함으로써, 명령 레지스터(31)의 리셋으로부터 실제의 동작 종료까지의 시간차에 따른 원하는 시간으로 설정해 둔다. 또한, 지연 회로(24)에 의한 지연은 명령 레지스터(31)를 셋트하고 나서 실제로 내부 회로(32)가 동작을 시작하기까지의 동작 시작시의 처리 지연을 보상하는 역할을 하는 것도 가능하다.
이와 같이, 각 블록의 동작 시작ㆍ정지를 지시하는 각 블록에 설치되는 명령 레지스터 또는 단자의 신호(데이터)에 따라서, 각 블록에 대한 클록 공급의 시작ㆍ정지에 관한 제어를 실행하는 구성에 있어서, 명령 레지스터 또는 단자의 신호(데 이터)를 지연 회로에 의해 지연시킴으로써 각 기능 블록 내의 내부 회로의 처리 지연을 보상하도록 클록 공급의 시작ㆍ정지를 제어하는 것이 가능하게 된다.
도 3은 본 발명에 의한 반도체 집적 회로 구성의 변형예를 도시하는 구성도이다. 도 3에 있어서 도 1과 동일한 구성 요소에는 동일한 참조 번호를 사용하였다.
도 3의 반도체 집적 회로는 마이크로 제어기(11), 클록 제어 회로(12B), 논리 블록(13) 및 클록 생성 회로(17)를 포함한다. 클록 제어 회로(12B)는 AND 회로(21), 변화점 검출 회로(41), 지연 회로(42, 43) 및 선택기(44)를 포함한다. 또한 논리 블록(13)은 명령 레지스터(31)와 내부 회로(32)를 포함한다.
클록 제어 회로(12B)의 변화점 검출 회로(41)는 명령 레지스터(31)의 데이터 변화가 "0"에서 "1"인지 또는 "1"에서 "0"인지를 검출한다. 도 4는 변화점 검출 회로(41)의 회로 구성의 일례를 도시하는 회로도이다. 도 4의 변화점 검출 회로(41)는 플립플롭(51∼54) 및 AND 회로(55, 56)를 포함한다. AND 회로(55, 56)의 한쪽의 입력은 부논리 입력으로 되어 있다. 명령 레지스터(31)의 데이터가 "0"에서 "1"로 변화된 경우에는 플립플롭(51, 53)은 "0"을 저장하여 그 출력은 0이 되며, 플립플롭(52, 54)은 "1"을 저장하여 그 출력은 1이 된다. 따라서, AND 회로(55, 56)의 출력은 각각 1 및 0이 되고, 이것이 선택기(44)에 공급된다. 또한 명령 레지스터(31)의 데이터가 "1"에서 "0"으로 변화된 경우에는 플립플롭(51, 53)은 "1"을 저장하여 그 출력은 1이 되며, 플립플롭(52, 54)은 "0"을 저장하여 그 출력은 0이 된다. 따라서, AND 회로(55, 56)의 출력은 각각 0 및 1이 되고, 이것이 선택기(44)에 공급 된다.
도 3을 다시 참조하여, 선택기(44)는 변화점 검출 회로(41)의 변화 검출 결과에 따라서 지연 회로(42) 또는 지연 회로(43)중 어느 하나의 출력을 선택하여 AND 회로(21)의 한쪽의 입력에 공급한다. 지연 회로(42, 43)는 명령 레지스터(31)의 설정 데이터를 입력으로 하며, 각각 상이한 지연 시간을 갖는 회로이다. 따라서, 선택기(44)가 선택한 지연 회로에 따른 지연 시간으로 지연된 명령 레지스터(31)의 설정 데이터가 AND 회로(21)의 한쪽의 입력에 공급된다. AND 회로(21)의 다른 쪽의 입력은 클록 생성 회로(17)로부터 공급되는 클록 신호이다.
도 5는 클록 제어 회로(12B)의 동작을 설명하는 타이밍 파형도이다.
마이크로 제어기(11)가 논리 블록(13)에 대하여 기동 명령을 발행하면 논리 블록(13)의 명령 레지스터(31)에 "1"이 셋트된다. 이와 같이 명령 레지스터(31)에 저장되는 설정 데이터가 "0"에서 "1"로 변화된 경우에는 선택기(44)는 예컨대, 지연 회로(42)(지연 시간 D1)의 출력을 선택하여 AND 회로(21)에 입력한다. 따라서, 지연 회로(42)의 지연 시간에 따라 결정되는 소정 시간 후에 클록 제어 회로(12B)는 클록 생성 회로(17)에서 생성되는 클록 신호를 논리 블록(13)의 클록 공급 단자(13a)에 공급하기 시작한다. 논리 블록(13)의 내부 회로(32)는 명령 레지스터(31)의 설정 데이터 "1"에 응답하여 기동하고, 클록 공급 단자(13a)에서 공급되는 클록 신호에 기초하여 동작한다. 내부 회로(32)는 동작이 종료되면 동작 종료 플래그를 발행하며, 이에 따라 명령 레지스터(31)의 내용이 "0"으로 리셋된다.
명령 레지스터(31)의 내용이 "0"으로 리셋되면, 명령 레지스터(31)에 저장되는 설정 데이터가 "1"에서 "0"으로 변화한 것이 되기 때문에 선택기(44)는 지연 회로(43)(지연 시간 D2)의 출력을 선택하여 AND 회로(21)에 입력한다. 따라서, 지연 회로(43)의 지연 시간에 따라 결정되는 소정 시간 후에, 클록 제어 회로(12B)의 AND 회로(21)의 한쪽의 입력이 "0"이 되며, 논리 블록(13)의 클록 공급 단자(13a)에 대한 클록 공급이 정지된다.
전술한 바와 같이, 내부 회로(32)의 실제의 동작은 명령 레지스터(31)의 설정 데이터의 내용으로부터 지연된다. 즉, 동작 시작시에는 명령 레지스터(31)에 "1"이 설정되는 타이밍에 대하여 처리 지연이 존재하고, 또한 동작 종료시에는 명령 레지스터(31)에 "0"이 설정되는 타이밍에 대하여 처리 지연이 존재한다. 이 동작 시작시의 처리 지연과 동작 종료시의 처리 지연은 동일한 지연량이라고는 할 수 없다. 따라서, 논리 블록(13)의 내부 회로(32)의 구성·특성에 따라서 동작 시작시와 동작 종료시에 클록 제어 회로(12B)로부터의 클록 제어 타이밍을 변화시키는 것이 바람직하다.
도 3에 도시되는 구성예에서는 변화점 검출 회로(41)에 의해서 명령 레지스터(31)의 내용이 "0"에서 "1"로 변화된 것인지 또는 "1"에서 "0"으로 변화된 것인지를 검출하고, 이 검출 결과에 따라서 선택기(44)에서 지연 회로(42)의 출력 또는 지연 회로(43)의 출력을 선택한다. 이와 같이, 선택한 지연 회로의 지연량으로 명령 레지스터(31)의 설정 데이터를 지연시킴으로써, 동작 시작시의 처리 지연 및 동작 종료시의 처리 지연을 각각 적절한 타이밍으로 흡수 가능한 구성을 하고 있다. 또한 이 구성은 도 1의 논리 블록(14) 또는 논리 블록(15)에 대하여 적용하는 것도 가능하다. 또한 지연 회로(42, 43)에 의한 지연 시간은 지연 소자열의 지연 소자수 등을 조정함으로써, 동작 시작시의 처리 지연 및 동작 종료시의 처리 지연에 따른 원하는 시간으로 설정해 둔다.
이와 같이, 각 블록의 동작 시작ㆍ정지를 지시하는 각 블록에 설치되는 명령 레지스터 또는 단자의 신호(데이터)에 따라서 각 블록에 대한 클록 공급의 시작ㆍ정지에 관한 제어를 실행하는 구성에 있어서, 명령 레지스터 또는 단자의 신호(데이터)를 선택한 지연 시간만큼 지연시킴으로써, 각 기능 블록 내의 내부 회로에서의 동작 시작시와 동작 종료시에 상이한 처리 지연을 보상하도록 동작 시작시와 동작 종료시에서 상이한 타이밍에 클록 공급의 시작ㆍ정지를 제어하는 것이 가능하게 된다.
도 6은 본 발명에 따른 반도체 집적 회로의 구성의 변형예를 도시하는 구성도이다. 도 6에 있어서 도 1과 동일한 구성 요소에는 동일한 참조 부호를 사용하였다.
도 6의 반도체 집적 회로는 마이크로 제어기(11), 클록 제어 회로(12C), 논리 블록(13A) 및 클록 생성 회로(17)를 포함한다. 클록 제어 회로(12C)는 AND 회로(21), AND 회로(25) 및 지연 회로(62, 63)를 포함한다. 논리 블록(13A)은 명령 레지스터(31)와 내부 회로(32A)를 포함한다.
마이크로 제어기(11)가 논리 블록(13A)에 대하여 기동 명령을 발행하면, 논리 블록(13A)의 명령 레지스터(31)에 "1"이 셋트된다.
클록 제어 회로(12C)의 AND 회로(21)는 명령 레지스터(31)에 저장된 설정 데이터를 지연 회로(62)에서 소정 시간 지연시켜 이 지연된 데이터를 한쪽의 입력으로 하고, 클록 생성 회로(17)로부터 공급되는 클록 신호를 다른 쪽의 입력으로 한다. 따라서, 명령 레지스터(31)에 저장되는 설정 데이터가 "1"이 된 경우에는 지연 회로(62)의 지연 시간에 따라 결정되는 소정 시간 후에, 클록 제어 회로(12C)는 클록 생성 회로(17)에서 생성되는 클록 신호를 논리 블록(13A)의 클록 공급 단자(13e)에 공급하기 시작한다. 이와 유사하게, 클록 제어 회로(12C)의 AND 회로(25)는 명령 레지스터(31)에 저장된 설정 데이터를 지연 회로(63)에서 소정 시간 지연시켜 그 지연된 데이터를 한쪽의 입력으로 하고, 클록 생성 회로(17)로부터 공급되는 클록 신호를 다른 쪽의 입력으로 한다. 따라서, 명령 레지스터(31)에 저장되는 설정 데이터가 "1"이 된 경우에는 지연 회로(63)의 지연 시간에 따라 결정되는 소정 시간 후에, 클록 제어 회로(12C)는 클록 생성 회로(17)에서 생성되는 클록 신호를 논리 블록(13A)의 클록 공급 단자(13f)에 공급하기 시작한다.
논리 블록(13A)의 내부 회로(32A)는 명령 레지스터(31)의 설정 데이터 "1"에 응답하여 기동하고, 클록 공급 단자(13e, 13f)로부터 공급되는 클록 신호에 기초하여 동작한다. 내부 회로(32A)는 동작이 종료되면 동작 종료 플래그를 발행하고, 이에 따라 명령 레지스터(31)의 내용이 "0"으로 리셋된다.
명령 레지스터(31)의 내용이 "0"으로 리셋되면 지연 회로(62)의 지연 시간에 따라 결정되는 소정 시간 후에, 논리 블록(13A)의 클록 공급 단자(13e)에 대한 클록 공급이 정지된다. 또한 지연 회로(63)의 지연 시간에 따라 결정되는 소정 시간 후에, 논리 블록(13A)의 클록 공급 단자(13f)에 대한 클록 공급이 정지된다. 또한 이 구성은 도 1의 논리 블록(14) 또는 논리 블록(15)에 대하여 적용하는 것도 가능하다.
이와 같이, 각 블록의 동작 시작ㆍ정지를 지시하는 각 블록에 설치되는 명령 레지스터 또는 단자의 신호(데이터)에 따라서 각 블록에 대한 클록 공급의 시작ㆍ정지에 관한 제어를 실행하는 구성에 있어서, 상이한 지연량을 갖는 복수의 지연 회로에 의해 명령 레지스터 또는 단자의 신호(데이터)를 지연시킴으로써 상이한 공급 시작ㆍ정지 타이밍을 갖는 복수의 클록 신호를 기능 블록에 공급할 수 있다. 이에 따라 각 기능 블록 내에서의 각 부분의 시퀀스에 맞춰서 클록 신호를 공급하는 것이 가능하게 되고, 보다 미세한 클록 제어 동작을 실현할 수 있다.
이상, 본 발명을 실시예에 기초하여 설명하였지만, 본 발명은 상기 실시예에 한정되는 것이 아니며, 특허 청구의 범위에 기재한 범위 내에서 다양한 변형이 가능하다.
또한 본 발명은 이하에 기재하는 내용을 포함하는 것이다.
(부기 1) 각각 대응하는 명령 신호가 어서트되면 동작을 시작하고 니게이트되면 동작을 정지하는 복수의 기능 블록과, 클록 신호를 생성하는 클록 생성 회로와, 상기 복수의 기능 블록에 대하여 상기 각각 대응하는 명령 신호의 어서트 상태에 응답하여 상기 클록 신호의 공급을 시작함과 동시에 니게이트 상태에 응답하여 상기 클록 신호의 공급을 정지하는 클록 제어 회로를 포함하는 것을 특징으로 하는 반도체 집적 회로.
(부기 2) 상기 복수의 기능 블록에 대하여 상기 명령 신호의 상태를 제어하는 제어기를 더 포함하는 것을 특징으로 하는 부기 1에 기재한 반도체 집적 회로.
(부기 3) 상기 복수의 기능 블록의 적어도 하나는 상기 명령 신호를 저장하는 레지스터를 포함하며, 상기 제어기가 상기 레지스터를 상기 명령 신호의 어서트 상태로 설정하고, 상기 적어도 하나의 기능 블록의 동작이 종료하면 상기 적어도 하나의 기능 블록이 상기 레지스터를 상기 명령 신호의 니게이트 상태로 리셋하는 것을 특징으로 하는 부기 2에 기재한 반도체 집적 회로.
(부기 4) 상기 클록 제어 회로는 상기 레지스터의 설정 상태에 따라서 상기 적어도 하나의 기능 블록에 대하여 상기 클록 신호의 공급의 시작 및 정지를 제어하는 것을 특징으로 하는 부기 3에 기재한 반도체 집적 회로.
(부기 5) 상기 복수의 기능 블록의 적어도 하나에 대해서 상기 클록 제어 회로는 상기 명령 신호를 지연시키고, 상기 지연된 명령 신호의 상태에 응답하여 상기 클록 신호의 공급의 시작 및 정지를 제어하는 것을 특징으로 하는 부기 1에 기재한 반도체 집적 회로.
(부기 6) 상기 복수의 기능 블록의 적어도 하나에 대해서 상기 클록 제어 회로는 상기 명령 신호를 제1 지연량만큼 지연시키고 상기 제1 지연량만큼 지연된 명령 신호의 상태에 응답하여 상기 클록 신호의 공급을 시작함과 동시에, 상기 명령 신호를 제2 지연량만큼 지연시키고 상기 제2 지연량만큼 지연된 명령 신호의 상태에 응답하여 상기 클록 신호의 공급을 정지하는 것을 특징으로 하는 부기 1에 기재한 반도체 집적 회로.
(부기 7) 상기 복수의 기능 블록의 적어도 하나에 대해서 상기 클록 제어 회로는 상기 명령 신호를 제1 지연량만큼 지연시키고 상기 제1 지연량만큼 지연된 명령 신호의 상태에 응답하여 공급의 시작 및 정지의 타이밍을 제어한 상기 클록 신호를 공급함과 동시에, 상기 명령 신호를 제2 지연량만큼 지연시키고 상기 제2 지연량만큼 지연된 명령 신호의 상태에 응답하여 공급의 시작 및 정지의 타이밍을 제어한 상기 클록 신호를 공급하는 것을 특징으로 하는 부기 1에 기재한 반도체 집적 회로.
(부기 8) 상기 복수의 기능 블록의 적어도 하나는 소정 회로의 소정의 동작 시퀀스에 따라서 상기 대응하는 명령 신호가 어서트 및 니게이트되는 것을 특징으로 하는 부기 1에 기재한 반도체 집적 회로.
(부기 9) 각각 대응하는 명령 신호가 어서트되면 동작을 시작하고 니게이트되면 동작을 정지하는 복수의 기능 블록으로 공급하는 클록 신호를 생성하는 단계와, 상기 복수의 기능 블록에 대하여 상기 각각 대응하는 명령 신호의 어서트 상태에 응답하여 상기 클록 신호의 공급을 시작하는 단계와, 상기 복수의 기능 블록에 대하여 상기 각각 대응하는 명령 신호의 니게이트 상태에 응답하여 상기 클록 신호의 공급을 정지하는 단계를 포함하는 것을 특징으로 하는 클록 제어 방법.
(부기 10) 상기 명령 신호를 지연하는 단계를 더 포함하고, 상기 클록 신호의 공급을 시작하는 단계는 상기 지연된 명령 신호의 어서트 상태에 응답하여 상기 클록 신호를 공급하고, 상기 클록 신호의 공급을 정지하는 단계는 상기 지연된 명 령 신호의 니게이트 상태에 응답하여 상기 클록 신호의 공급을 정지하는 것을 특징으로 하는 부기 9에 기재한 클록 제어 방법.
(부기 11) 상기 명령 신호를 제1 지연량만큼 지연시킴과 동시에 상기 명령 신호를 제2 지연량만큼 지연하는 단계를 더 포함하고, 상기 클록 신호의 공급을 시작하는 단계는 상기 제1 지연량만큼 지연된 명령 신호의 어서트 상태에 응답하여 상기 클록 신호의 공급을 시작하고, 상기 클록 신호의 공급을 정지하는 단계는 상기 제2 지연량만큼 지연된 명령 신호의 니게이트 상태에 응답하여 상기 클록 신호의 공급을 정지하는 것을 특징으로 하는 부기 9에 기재한 클록 제어 방법.
(부기 12) 상기 명령 신호를 제1 지연량만큼 지연시킴과 동시에 상기 명령 신호를 제2 지연량만큼 지연하는 단계를 더 포함하고, 상기 클록 신호의 공급을 시작하는 단계 및 상기 클록 신호의 공급을 정지하는 단계는 상기 제1 지연량만큼 지연된 명령 신호의 상태에 응답하여 공급의 시작 및 정지의 타이밍을 제어한 상기 클록 신호를 공급함과 동시에, 상기 제2 지연량만큼 지연된 명령 신호의 상태에 응답하여 공급의 시작 및 정지의 타이밍을 제어한 상기 클록 신호를 공급하는 것을 특징으로 하는 부기 9에 기재한 클록 제어 방법.
본 발명에 있어서는, 각 블록의 동작 시작ㆍ정지를 지시하는 각 블록에 설치되는 명령 레지스터 또는 단자의 신호(데이터)에 따라서 각 블록에 대한 클록 공급의 시작ㆍ정지에 관한 제어를 실행한다. 이 구성에서는 마이크로 제어기가 클록 공급의 시작ㆍ정지에 관한 타이밍을 결정하는 것이 아니기 때문에 클록 제어의 단위 가 되는 블록이 세분화되어 블록수가 증대하더라도 마이크로 제어기에 걸리는 부하가 증대되는 일은 없다. 또한, 클록 공급의 시작 및 정지의 타이밍에 관하여는 마이크로 제어기의 처리 사이클에 상관없이 실제의 기능 블록의 동작의 시작ㆍ정지에 따른 미세한 제어를 행하는 것이 가능하게 된다.

Claims (11)

  1. 반도체 집적 회로에 있어서,
    복수의 기능 블록들로서, 그 각각은 대응하는 명령 신호의 어서트(assert) 및 니게이트(negate)에 각각 응답하여 그 동작을 시작하거나 정지하는 것인, 상기 복수의 기능 블록들과,
    클록 신호를 생성하는 클록 생성 회로와,
    상기 대응하는 명령 신호의 어서트 상태(assertion)에 응답하여 상기 기능 블록들 각각에 대한 상기 클록 신호의 공급을 시작하고, 상기 대응하는 명령 신호의 니게이트 상태(negation)에 응답하여 상기 기능 블록들 각각에 대한 상기 클록 신호의 공급을 정지하는 클록 제어 회로와,
    상기 기능 블록들 각각에 대하여 상기 명령 신호를 제어하는 제어기
    를 포함하고,
    상기 기능 블록들 중 적어도 하나는 상기 대응하는 명령 신호를 내부에 저장하는 레지스터를 포함하고, 상기 제어기는 상기 레지스터 내의 상기 명령 신호를 어서트 상태로 설정하며, 상기 기능 블록들 중 상기 적어도 하나는, 상기 기능 블록들 중 상기 적어도 하나의 동작이 완료될 때 상기 레지스터 내의 상기 명령 신호를 니게이트 상태로 리셋하는 것인, 반도체 집적 회로.
  2. 제1항에 있어서, 상기 클록 제어 회로는, 상기 레지스터의 상태에 따라 상기 기능 블록들 중 상기 적어도 하나에 대한 상기 클록 신호 공급의 시작 및 정지를 제어하는 것인, 반도체 집적 회로.
  3. 제1항에 있어서, 상기 클록 제어 회로는 상기 기능 블록들 중 적어도 하나에 대하여 상기 명령 신호를 지연시키고, 상기 지연된 명령 신호의 상태에 따라 상기 기능 블록들 중 상기 적어도 하나에 대한 상기 클록 신호 공급의 시작 및 정지를 제어하는 것인, 반도체 집적 회로.
  4. 제1항에 있어서, 상기 클록 제어 회로는 상기 기능 블록들 중 적어도 하나에 대하여 상기 명령 신호를 제1 지연량만큼 지연시키고, 상기 제1 지연량만큼 지연된 명령 신호의 상태에 따라 상기 기능 블록들 중 상기 적어도 하나에 대한 상기 클록 신호 공급을 시작하고, 상기 클록 제어 회로는 상기 기능 블록들 중 상기 적어도 하나에 대하여 상기 명령 신호를 제2 지연량만큼 지연시키며, 상기 제2 지연량만큼 지연된 명령 신호의 상태에 따라 상기 기능 블록들 중 상기 적어도 하나에 대한 상기 클록 신호 공급을 정지하는 것인, 반도체 집적 회로.
  5. 제1항에 있어서, 상기 클록 제어 회로는 상기 기능 블록들 중 적어도 하나에 대하여 상기 명령 신호를 제1 지연량만큼 지연시키고 상기 제1 지연량만큼 지연된 명령 신호의 상태에 따라 공급의 시작 및 정지의 타이밍이 제어되는 상기 클록 신호를 상기 기능 블록들 중 상기 적어도 하나에 공급하며, 상기 클록 제어 회로는 상기 기능 블록들 중 상기 적어도 하나에 대하여 상기 명령 신호를 제2 지연량만큼 지연시키고 상기 제2 지연량만큼 지연된 명령 신호의 상태에 따라 공급의 시작 및 정지의 타이밍이 제어되는 또 다른 클록 신호를 상기 기능 블록들 중 상기 적어도 하나에 공급하는 것인, 반도체 집적 회로.
  6. 제1항에 있어서, 상기 기능 블록의 적어도 하나는, 회로의 동작 시퀀스에 따라 어서트 및 니게이트되는, 상기 대응하는 명령 신호를 갖는 것인, 반도체 집적 회로.
  7. 삭제
  8. 삭제
  9. 클록을 제어하는 방법에 있어서,
    대응하는 명령 신호의 어서트 및 니게이트에 각각 응답하여 동작을 시작하거나 정지하는 복수의 기능 블록들에 공급되는 클록 신호를 생성하는 단계와,
    상기 대응하는 명령 신호의 어서트 상태에 응답하여 상기 기능 블록들 각각에 대한 상기 클록 신호의 공급을 시작하는 단계와,
    상기 대응하는 명령 신호의 니게이트 상태에 응답하여 상기 기능 블록들 각각에 대한 상기 클록 신호의 공급을 정지하는 단계와,
    상기 명령 신호를 지연시키는 단계
    를 포함하고,
    상기 클록 신호의 공급을 시작하는 단계는, 상기 지연된 명령 신호의 어서트 상태에 응답하여 상기 클록 신호의 공급을 시작하고, 상기 클록 신호의 공급을 정지하는 단계는, 상기 지연된 명령 신호의 니게이트 상태에 응답하여 상기 클록 신호의 공급을 정지하는 것인, 클록 제어 방법.
  10. 클록을 제어하는 방법에 있어서,
    대응하는 명령 신호의 어서트 및 니게이트에 각각 응답하여 그 동작을 시작하거나 정지하는 복수의 기능 블록들에 공급되는 클록 신호를 생성하는 단계와,
    상기 대응하는 명령 신호의 어서트 상태에 응답하여 상기 기능 블록들 각각에 대한 상기 클록 신호의 공급을 시작하는 단계와,
    상기 대응하는 명령 신호의 니게이트 상태에 응답하여 상기 기능 블록들 각각에 대한 상기 클록 신호의 공급을 정지하는 단계와,
    상기 명령 신호를 제1 지연 길이만큼 지연시키고 상기 명령 신호를 제2 지연 길이만큼 지연시키는 단계
    를 포함하고,
    상기 클록 신호의 공급을 시작하는 단계는, 상기 제1 지연 길이만큼 지연된 상기 명령 신호의 어서트 상태에 응답하여 상기 클록 신호의 공급을 시작하고, 상기 클록 신호의 공급을 정지하는 단계는, 상기 제2 지연 길이만큼 지연된 상기 명령 신호의 니게이트 상태에 응답하여 상기 클록 신호의 공급을 정지하는 것인, 클록 제어 방법.
  11. 클록을 제어하는 방법에 있어서,
    대응하는 명령 신호의 어서트 및 니게이트에 각각 응답하여 그 동작을 시작하거나 정지하는 복수의 기능 블록들에 공급되는 클록 신호를 생성하는 단계와,
    상기 대응하는 명령 신호의 어서트 상태에 응답하여 상기 기능 블록들 각각에 대한 상기 클록 신호의 공급을 시작하는 단계와,
    상기 대응하는 명령 신호의 니게이트 상태에 응답하여 상기 기능 블록들 각각에 대한 상기 클록 신호의 공급을 정지하는 단계와,
    상기 명령 신호를 제1 지연 길이만큼 지연시키고 상기 명령 신호를 제2 지연 길이만큼 지연시키는 단계
    를 포함하고,
    상기 클록 신호의 공급을 시작하는 단계와 상기 클록 신호의 공급을 정지하는 단계는, 상기 제1 지연 길이만큼 지연된 상기 명령 신호의 상태에 따라 공급의 시작 및 정지의 타이밍이 제어되는 상기 클록 신호를 공급하고, 상기 제2 지연량만큼 지연된 명령 신호의 상태에 따라 공급의 시작 및 정지의 타이밍이 제어되는 또 다른 클록 신호를 공급하는 것인, 클록 제어 방법.
KR1020020019154A 2001-08-28 2002-04-09 반도체 집적 회로 및 클록 제어 방법 KR100846398B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00258710 2001-08-28
JP2001258710A JP4831899B2 (ja) 2001-08-28 2001-08-28 半導体集積回路及びクロック制御方法

Publications (2)

Publication Number Publication Date
KR20030019071A KR20030019071A (ko) 2003-03-06
KR100846398B1 true KR100846398B1 (ko) 2008-07-16

Family

ID=19086181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020019154A KR100846398B1 (ko) 2001-08-28 2002-04-09 반도체 집적 회로 및 클록 제어 방법

Country Status (6)

Country Link
US (1) US6639436B2 (ko)
EP (1) EP1288771A3 (ko)
JP (1) JP4831899B2 (ko)
KR (1) KR100846398B1 (ko)
CN (1) CN1239974C (ko)
TW (1) TWI223141B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170017382A (ko) * 2015-08-06 2017-02-15 삼성전자주식회사 클럭 관리 유닛과 이를 적용하는 집적 회로 및 시스템 온 칩 및 그 동작 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI387208B (zh) * 2005-03-21 2013-02-21 Integrated Device Tech 用於單片式時脈產生器及時序／頻率參考器之低延遲的起動
JP5109869B2 (ja) * 2008-08-25 2012-12-26 ブラザー工業株式会社 集積回路
JP2011065529A (ja) * 2009-09-18 2011-03-31 Renesas Electronics Corp 半導体集積装置およびその制御方法
KR101136936B1 (ko) 2009-10-26 2012-04-20 에스케이하이닉스 주식회사 반도체 장치 및 그 동작방법
CN102668378B (zh) * 2009-12-25 2015-01-07 佳能株式会社 信息处理装置和信息处理方法
US8963597B1 (en) * 2013-10-02 2015-02-24 Nanya Technology Corporation Cross-domain enablement method and electronic apparatus
CN106712746A (zh) * 2015-11-18 2017-05-24 凌阳科技股份有限公司 时脉供应系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920009754A (ko) * 1990-11-16 1992-06-25 아이리인 티이 브라운 4-히드록시스티렌의 염을 제조하는 방법 및 그로부터 4-t-부톡시카르보닐옥시스티렌을 제조하는 방법
JPH04279912A (ja) * 1991-01-16 1992-10-06 Nec Corp クロック制御回路
KR19990013355A (ko) * 1997-07-09 1999-02-25 세키자와다다시 반도체 집적 회로 장치의 입력 초단 회로 구동 방법, 반도체집적 회로 장치 및 반도체 기억 장치의 제어 장치
KR20010053365A (ko) * 1998-07-01 2001-06-25 러셀 비. 밀러 디바이스간 직렬 버스 프로토콜

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3475510B2 (ja) * 1994-08-09 2003-12-08 ヤマハ株式会社 省電力機能付き集積回路
GB2308469A (en) * 1995-12-22 1997-06-25 Motorola Inc Power conserving clocking system
US5848281A (en) * 1996-07-23 1998-12-08 Smalley; Kenneth George Method and apparatus for powder management in a multifunction controller with an embedded microprocessor
US5834961A (en) * 1996-12-27 1998-11-10 Pacific Communication Sciences, Inc. Gated-clock registers for low-power circuitry
JP2993466B2 (ja) * 1997-06-09 1999-12-20 日本電気株式会社 情報処理装置
CN1157641C (zh) * 1997-09-03 2004-07-14 松下电器产业株式会社 处理器
JPH11191610A (ja) * 1997-12-26 1999-07-13 Hitachi Ltd 半導体集積回路装置
TW475319B (en) * 1998-03-02 2002-02-01 Via Tech Inc Gated clock tree synthesis method
JP2000029560A (ja) 1998-07-13 2000-01-28 Ricoh Co Ltd 電子装置
JP2000293504A (ja) 1999-04-07 2000-10-20 Nec Corp 半導体装置
JP2000347761A (ja) 1999-06-02 2000-12-15 Alps Electric Co Ltd 制御回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920009754A (ko) * 1990-11-16 1992-06-25 아이리인 티이 브라운 4-히드록시스티렌의 염을 제조하는 방법 및 그로부터 4-t-부톡시카르보닐옥시스티렌을 제조하는 방법
JPH04279912A (ja) * 1991-01-16 1992-10-06 Nec Corp クロック制御回路
KR19990013355A (ko) * 1997-07-09 1999-02-25 세키자와다다시 반도체 집적 회로 장치의 입력 초단 회로 구동 방법, 반도체집적 회로 장치 및 반도체 기억 장치의 제어 장치
KR20010053365A (ko) * 1998-07-01 2001-06-25 러셀 비. 밀러 디바이스간 직렬 버스 프로토콜

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170017382A (ko) * 2015-08-06 2017-02-15 삼성전자주식회사 클럭 관리 유닛과 이를 적용하는 집적 회로 및 시스템 온 칩 및 그 동작 방법
KR102476357B1 (ko) * 2015-08-06 2022-12-09 삼성전자주식회사 클럭 관리 유닛과 이를 적용하는 집적 회로 및 시스템 온 칩 및 그 동작 방법

Also Published As

Publication number Publication date
JP4831899B2 (ja) 2011-12-07
EP1288771A3 (en) 2004-06-23
CN1239974C (zh) 2006-02-01
TWI223141B (en) 2004-11-01
CN1403887A (zh) 2003-03-19
KR20030019071A (ko) 2003-03-06
US6639436B2 (en) 2003-10-28
JP2003067077A (ja) 2003-03-07
US20030042972A1 (en) 2003-03-06
EP1288771A2 (en) 2003-03-05

Similar Documents

Publication Publication Date Title
EP2567302B1 (en) Apparatus and methods employing variable clock gating hysteresis for a communications port
JP2625633B2 (ja) 論理マクロの電力消費を減少する方法
US20040042282A1 (en) Method of reducing standby current during power down mode
US6989695B2 (en) Apparatus and method for reducing power consumption by a data synchronizer
KR20030036629A (ko) 프로세서에 의해 제어되는 전압 레벨을 갖는 시스템에결정성 파워온 전압을 제공하는 방법 및 장치
US20030006807A1 (en) Method of and circuit for controlling a clock
KR100846398B1 (ko) 반도체 집적 회로 및 클록 제어 방법
US20030079152A1 (en) Microprocessor with multiple low power modes and emulation apparatus for said microprocessor
US7155631B2 (en) Information processing unit with a clock control circuit having access to the system bus during system clock changes
US5305277A (en) Data processing apparatus having address decoder supporting wide range of operational frequencies
JP2000347761A (ja) 制御回路
US8127161B2 (en) Data processing apparatus
WO1999026341A1 (en) Electronic circuit with dual edge triggered flip-flop
US7945718B2 (en) Microcontroller waveform generation
JPH06196997A (ja) データ出力装置とその方法および記憶装置
KR20020080480A (ko) 전력 관리 방법 및 디바이스
JP3565603B2 (ja) マイクロコントローラシステム及びマイクロコントローラ
JP2003316470A (ja) 電子機器および回路基板
EP1712979A1 (en) IC architecture
KR20030002266A (ko) 난수 발생 장치
KR19990015398A (ko) 마이크로컴퓨터의 전원제어장치
JPH0561563A (ja) タイミング発生装置
JPH11110096A (ja) バッファ回路及びそのデータ保持方法
KR19980078537A (ko) 디지탈 시스템의 최적 리셋타임 공급장치
KR19990026614A (ko) 저소모전력용 스텐바이 모드 제어 회로를 갖는 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190627

Year of fee payment: 12