CN106712746A - 时脉供应系统 - Google Patents
时脉供应系统 Download PDFInfo
- Publication number
- CN106712746A CN106712746A CN201510794497.3A CN201510794497A CN106712746A CN 106712746 A CN106712746 A CN 106712746A CN 201510794497 A CN201510794497 A CN 201510794497A CN 106712746 A CN106712746 A CN 106712746A
- Authority
- CN
- China
- Prior art keywords
- structure cell
- signal
- clock
- clock signal
- clock pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 230000008054 signal transmission Effects 0.000 claims abstract description 11
- 210000001367 artery Anatomy 0.000 claims description 13
- 210000003462 vein Anatomy 0.000 claims description 13
- 230000009183 running Effects 0.000 claims description 11
- 238000005520 cutting process Methods 0.000 claims description 8
- 230000009471 action Effects 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 239000000758 substrate Substances 0.000 abstract description 3
- 230000005540 biological transmission Effects 0.000 description 17
- 238000013461 design Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 238000012545 processing Methods 0.000 description 9
- 230000007704 transition Effects 0.000 description 8
- 230000001960 triggered effect Effects 0.000 description 7
- 101000590281 Homo sapiens 26S proteasome non-ATPase regulatory subunit 14 Proteins 0.000 description 5
- 101001114059 Homo sapiens Protein-arginine deiminase type-1 Proteins 0.000 description 5
- 102100023222 Protein-arginine deiminase type-1 Human genes 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000000007 visual effect Effects 0.000 description 3
- 101100123053 Arabidopsis thaliana GSH1 gene Proteins 0.000 description 2
- 101100298888 Arabidopsis thaliana PAD2 gene Proteins 0.000 description 2
- 101150092599 Padi2 gene Proteins 0.000 description 2
- 102100035735 Protein-arginine deiminase type-2 Human genes 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/145—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of resonant circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
- H03H9/205—Constructional features of resonators consisting of piezoelectric or electrostrictive material having multiple resonators
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Acoustics & Sound (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供一种时脉供应系统，包括多晶胞芯片以及时脉供应装置。多晶胞芯片可包括半导体基底、多个晶胞以及多个信号传输线组。此些晶胞可排列在半导体基底上。各晶胞与相邻的晶胞间可具有至少一相隔空间。各信号传输线组可配置在相邻晶胞间的相隔空间上，并可用以进行相邻晶胞间的信号传输动作。多晶胞芯片可通过部分该些相隔空间进行切割以切断部分该些信号传输线组，致使多晶胞芯片可被分割为多个子芯片，且切割后的部分该些子芯片仍可使用。时脉供应装置可耦接此些晶胞中的至少一个接口晶胞。时脉供应装置可通过至少一个接口晶胞与此些信号传输线组提供各晶胞运作所需的工作时脉信号。从而提升时脉供应系统的整体稳定度。
Description
技术领域
本发明是有关于一种时脉供应系统，且特别是有关于一种多晶胞芯片的时脉供应系统。
背景技术
在现今信息爆炸的时代，集成电路已与日常生活有密不可分的关系，无论在食衣住行育乐方面，通常都会使用到由集成电路元件所组成的电子产品。随着半导体制程技术的不断演进，愈来愈多的运算处理单元可被整合至单一芯片中，并可采用高阶的半导体制程技术来制作。由于采用高阶的半导体制程的制作成本(例如光罩)所费不赀，因此现行的方案大多是基于高运算力的考量来设计芯片。倘若使用者基于高运算力的考量来设计芯片，例如将多个运算处理单元整合至此芯片中，则此高运算力的芯片的成本会较高，也不适宜应用在低价且低运算力需求的电子产品中。也就是说，现行方案在芯片设计或制作完成之后，便无法再提供使用者在芯片运算力与芯片成本之间进行弹性地选择。
除此之外，芯片中的此些运算处理单元需耦接到一时脉源。藉此，时脉源可同时供应此些运算处理单元运作所需的时脉信号，以使此些运算处理单元可正常运作。然而，当此些运算处理单元反应于所接收到的时脉信号而在同一时间区段一起运作时，可能会造成电子产品因瞬间功率消耗过大而降低电子产品的电力系统的暂态稳定度。
发明内容
有鉴于此，本发明提供一种时脉供应系统，可提供时脉供应系统中的多晶胞芯片运作所需的工作时脉信号，其中多晶胞芯片接上所需电源及信号后是可使用的(可运作的)。当多晶胞芯片尚未进行再切割时，数据可在多晶胞芯片中的多个晶胞中进行分散处理。而多晶胞芯片中的不同晶胞的信号可通过晶胞之间的信号传输线组进行传递。除此之外，使用者还可视实际应用、所需运算能力或成本的考量而以晶胞为单位来对多晶胞芯片进行弹性地切割，以切割为多个子芯片，其中切割后的部分子芯片接上所需电源及信号后仍可使用(仍可运作)。另外，所述时脉供应系统可降低瞬间功率消耗，还可降低时脉供应系统中各晶胞的工作时脉信号同时转态时所产生的切换噪声，从而提升时脉供应系统的整体稳定度。除此之外，各晶胞之间的时脉传输方式可通过改变各晶胞中预先设定的时脉选择顺序来进行调整。因此，可增加时脉供应系统在设计上的弹性。
本发明的时脉供应系统可包括多晶胞芯片以及时脉供应装置。多晶胞芯片可包括半导体基底、多个晶胞以及多个信号传输线组。此些晶胞可排列在半导体基底上。各晶胞与相邻的晶胞间可具有至少一相隔空间。各信号传输线组可配置在相邻晶胞间的相隔空间上，并可用以进行相邻晶胞间的信号传输动作。上述的多晶胞芯片是可使用的(可运作的)，且多晶胞芯片可通过部分此些相隔空间进行切割以切断部分此些信号传输线组，致使多晶胞芯片可被分割为多个子芯片，其中切割后的部分此些子芯片仍可使用(仍可运作)。时脉供应装置可耦接此些晶胞中的至少一个接口晶胞。时脉供应装置可通过至少一个接口晶胞与此些信号传输线组提供各晶胞运作所需的工作时脉信号。
在本发明的一实施例中，上述的各晶胞上可具有多个焊垫。各至少一接口晶胞上的此些焊垫中的至少一者可耦接至时脉供应装置以接收至少一第一时脉信号。
在本发明的一实施例中，当各晶胞判断从时脉供应装置接收到至少一第一时脉信号时，各晶胞可选择此至少一第一时脉信号以作为各晶胞的工作时脉信号，各晶胞可将此至少一第一时脉信号作为至少一第二时脉信号并沿着第一方向传送至第一相邻的晶胞，且各晶胞可将此至少一第一时脉信号作为至少一第三时脉信号并沿着第二方向传送至第二相邻的晶胞。
在本发明的一实施例中，当各晶胞判断未从时脉供应装置接收到至少一第一时脉信号时，各晶胞可判断是否从第三相邻的晶胞接收到至少一第二时脉信号。若判断结果为是，各晶胞可选择此至少一第二时脉信号以作为各晶胞的工作时脉信号，且各晶胞可将此至少一第二时脉信号沿着第一方向传送至第一相邻的晶胞。若判断结果为否，各晶胞可选择来自第四相邻的晶胞的至少一第三时脉信号作为各晶胞的工作时脉信号，各晶胞可将此至少一第三时脉信号沿着第一方向传送至第一相邻的晶胞，且各晶胞可将此至少一第三时脉信号沿着第二方向传送至第二相邻的晶胞。
在本发明的一实施例中，当各晶胞判断从时脉供应装置接收到至少一第一时脉信号时，各晶胞可根据此至少一第一时脉信号产生对应于至少一第二时脉信号的第二同步信号，各晶胞可根据此至少一第一时脉信号产生对应于至少一第三时脉信号的第三同步信号，各晶胞可将第二同步信号沿着第一方向传送至第一相邻的晶胞，且各晶胞可将第三同步信号沿着第二方向传送至第二相邻的晶胞。各晶胞可选择此至少一第一时脉信号以作为各晶胞的输入时脉信号，各晶胞可选择第二同步信号或第三同步信号以作为各晶胞的输入同步信号，并据以产生各晶胞的工作时脉信号。第二同步信号的周期与第三同步信号的周期大于此至少一第一时脉信号的周期，且第二同步信号的周期与第三同步信号的周期是此至少一第一时脉信号的周期的整数倍。
在本发明的一实施例中，当各晶胞判断未从时脉供应装置接收到此至少一第一时脉信号时，各晶胞可判断是否从第三相邻的晶胞接收到至少一第二时脉信号与第二同步信号。若判断结果为是，各晶胞可选择至少一第二时脉信号与第二同步信号以分别作为各晶胞的输入时脉信号与输入同步信号并据以产生各晶胞的工作时脉信号，且将至少一第二时脉信号与第二同步信号沿着第一方向传送至第一相邻的晶胞。若判断结果为否，各晶胞可选择来自第四相邻的晶胞的至少一第三时脉信号与第三同步信号以分别作为各晶胞的输入时脉信号与输入同步信号并据以产生各晶胞的工作时脉信号，各晶胞可将至少一第三时脉信号与第三同步信号沿着第一方向传送至第一相邻的晶胞，且各晶胞可将至少一第三时脉信号与第三同步信号沿着第二方向传送至第二相邻的晶胞。
在本发明的一实施例中，上述的各晶胞可根据输入时脉信号与输入同步信号以产生工作时脉信号，以使各晶胞可反应于工作时脉信号而在输入同步信号的周期内的不同的时间区段或不同的时间点进行运作。
在本发明的一实施例中，当各晶胞判断从时脉供应装置接收到至少一第一时脉信号时，各晶胞可选择此至少一第一时脉信号以作为各晶胞的工作时脉信号，且各晶胞可将此至少一第一时脉信号作为至少一第二时脉信号并传送至所有相邻的晶胞。
在本发明的一实施例中，当各晶胞判断未从时脉供应装置接收到此至少一第一时脉信号时，各晶胞可选择来自部分相邻的晶胞中的其中一者的至少一第二时脉信号以作为各晶胞的工作时脉信号，且各晶胞可将所选择的至少一第二时脉信号传送至其余相邻的晶胞。
在本发明的一实施例中，上述的各至少一接口晶胞从时脉供应装置所接收到的至少一第一时脉信号的频率或相位不完全相同。
在本发明的一实施例中，上述的各至少一接口晶胞从时脉供应装置所接收到的至少一第一时脉信号为一差动对信号。
基于上述，本发明实施例的时脉供应装置可通过多晶胞芯片中的至少一个接口晶胞与信号传输线组来提供多晶胞芯片中的每一个晶胞运作所需的工作时脉信号，其中多晶胞芯片接上所需电源及信号后是可使用的(可运作的)。当多晶胞芯片尚未进行再切割时，数据可在多晶胞芯片中的多个晶胞中进行分散处理。而多晶胞芯片中的不同晶胞的信号可通过晶胞之间的信号传输线组进行传递。除此之外，使用者还可视实际应用、所需运算能力或成本的考量而以晶胞为单位来对多晶胞芯片进行弹性地切割，以切割为多个子芯片，其中切割后的部分子芯片接上所需电源及信号后仍可使用(仍可运作)。而且，各晶胞之间的时脉传输方式可通过改变各晶胞中预先设定的时脉选择顺序来进行调整。因此，可增加时脉供应系统在设计上的弹性。除此之外，各晶胞可根据其本身的运作需求或是物理特性而调整工作时脉信号，以使各晶胞可在不同的时间区段或不同的时间点运作。如此一来，可降低时脉供应系统的瞬间功率消耗，还可降低各晶胞的工作时脉信号同时转态时所产生的切换噪声，从而提升时脉供应系统的整体稳定度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
下面的附图是本发明的说明书的一部分，示出了本发明的示例实施例，附图与说明书的描述一起说明本发明的原理。
图1是依照本发明一实施例所示出的时脉供应系统的示意图；
图2是依照本发明另一实施例所示出的时脉供应系统的示意图；
图3是依照本发明一实施例所示出的各晶胞之间的时脉传输流程图；
图4是依照本发明一实施例所示出的时脉波形示意图；
图5A是依照本发明一实施例所示出的晶胞操作在丛发模式下的时序示意图；
图5B是依照本发明另一实施例所示出的晶胞操作在连续模式下的时序示意图；
图6是依照本发明另一实施例所示出的各晶胞之间的时脉传输示意图；
图7是依照本发明另一实施例所示出的时脉供应系统内部的时脉传输示意图。
附图标记说明：
100、100’、200、300：时脉供应系统；
110、210、310：多晶胞芯片；
111～114、211～219、311～319：晶胞；
120、220、320：时脉供应装置；
M、K：数值；
OCI、OCI1～OCI4：信号传输线组；
OCI_HCK、OCI_CK：第二时脉信号；
OCI_HSYNC：第二同步信号；
OCI_VCK：第三时脉信号；
OCI_VSYNC：第三同步信号；
OPCK：工作时脉信号；
PAD、PAD1、PAD2：焊垫；
PAD_CKI1、PAD_CKI2、PAD_CKI31～PAD_CKI33：第一时脉信号；
SUB：半导体基底；
SYNC：输入同步信号；
S320、S330、S340、S350、S360：步骤；
T：周期、单位周期；
NT：周期。
具体实施方式
现将详细参考本发明的示范性实施例，在附图中说明所述示范性实施例的实例。另外，凡可能之处，在图式及实施方式中使用相同标号的元件/构件代表相同或类似部分。
请参照图1，图1是依照本发明一实施例所示出的时脉供应系统的示意图。时脉供应系统100可包括多晶胞芯片110以及时脉供应装置120。多晶胞芯片110可包括半导体基底SUB、多个晶胞111～114以及多个信号传输线组OCI1～OCI4，但本发明并不以此为限。晶胞111～114可配置并排列在半导体基底SUB上，且相邻的晶胞间具有至少一相隔空间。另外，各信号传输线组OCI1～OCI4可被配置在相邻的晶胞间的相隔空间上，并可作为相邻晶胞间的信号传输动作(例如时脉传输动作或数据传输动作)的媒介。可以理解的是，多晶胞芯片110在接上所需电源及信号后是可使用的(可运作的)。
举例来说，信号传输线组OCI1可配置在晶胞111及与其相邻的晶胞112间的相隔空间上。信号传输线组OCI1可耦接晶胞111、112并作为晶胞111、112间的信号传输动作(例如时脉传输动作或数据传输动作)的媒介。当多晶胞芯片110尚未进行再切割时，数据可在多晶胞芯片110中的多个晶胞(例如晶胞111～114)中进行分散处理。另外，相邻晶胞间的相隔空间可以提供作为切割道而成为切割的空间。换句话说，当所需要的晶胞数量可以较少时，可以通过切割的动作对部分相隔空间进行切割以切断部分的信号传输线组(例如信号传输线组OCI2、OCI4)，以使多晶胞芯片110被切割为多个子芯片，并且，切割后的各个子芯片在接上所需电源及信号后仍可使用(仍可运作)。
各信号传输线组OCI1～OCI4可以包括多条导线，这些导线可以利用覆盖半导体基底SUB的一层或多层的图案化金属层来形成。另外，各晶胞111～114还可具有多个焊垫PAD，这些焊垫PAD可配置在晶胞111～114的表层上。
在晶胞111～114中可具有至少一个接口晶胞(例如晶胞111)。时脉供应装置120可耦接至此接口晶胞(晶胞111)，并可通过此接口晶胞(晶胞111)及晶胞111～114之间的信号传输线组OCI1～OCI4来提供晶胞111～114运作所需的工作时脉信号。
附带一提的，图1所示的多晶胞芯片110的晶胞111～114的数量与阵列排列方式仅只是一个范例，并非用以限制本发明。事实上，本发明所提出的多晶胞芯片的晶胞的数量与排列方式可以由设计者依据实际应用或设计需求而进行调整。
在本发明的一示范性实施例中，时脉供应装置120可通过封装打线来与接口晶胞(晶胞111)上的焊垫PAD(例如焊垫PAD1)产生电性连接，但本发明并不以此为限。在本发明的另一示范性实施例中，时脉供应装置120也可通过覆晶(flip chip)的芯片连接技术与接口晶胞(晶胞111)上的焊垫PAD(例如焊垫PAD1)产生电性连接。本发明并不限制时脉供应装置120与接口晶胞(晶胞111)上的焊垫PAD的电性连接方式。
在本发明图1所示的示范性实施例中，晶胞111可通过其中一个焊垫PAD1耦接至时脉供应装置120以接收第一时脉信号PAD_CKI1，其中，第一时脉信号PAD_CKI1可例如是全摆幅(full swing)的数字信号，但本发明并不以此为限。
以下请同时参照图1与图2，图2是依照本发明另一实施例所示出的时脉供应系统的示意图。图2所示的时脉供应系统100’同样可包括多晶胞芯片110以及时脉供应装置120。多晶胞芯片110可包括半导体基底SUB、多个晶胞111～114以及多个信号传输线组OCI1～OCI4。然而，相较于图1，图2的晶胞111可通过两个焊垫PAD1、PAD2耦接至时脉供应装置120以分别接收第一时脉信号PAD_CKI1、PAD_CKI2，其中，第一时脉信号PAD_CKI1、PAD_CKI2可例如是小摆幅的差动对信号(differential pair of signals)。如此一来，在不影响第一时脉信号PAD_CKI1、PAD_CKI2的频率的前提之下，时脉供应系统100’可采用较低驱动能力的时脉供应装置120而达到省电以及降低硬件成本的效果。另外，图1所示的时脉供应系统100与图2所示的时脉供应系统100’的运作方式相类似，故以下仅针对图1所示的时脉供应系统100的运作进行详细说明，而图2所示的时脉供应系统100’可依此类推得之。
以下请再同时参照图1与图3，图3是依照本发明一实施例所示出的各晶胞之间的时脉传输流程图。在启动时脉供应系统100之后，在步骤S320中，各晶胞可判断是否从时脉供应装置接收到第一时脉信号。以图1为例，晶胞111～114可分别判断是否从时脉供应装置120接收到第一时脉信号PAD_CKI1，其中，晶胞111可判断出可从时脉供应装置120接收到第一时脉信号PAD_CKI1，而晶胞112～114则可判断出并未从时脉供应装置120接收到第一时脉信号PAD_CKI1。
若在步骤S320中的判断结果为是，则执行步骤S330。以图1的晶胞111为例，晶胞111可选择第一时脉信号PAD_CKI1以作为晶胞111的工作时脉信号；晶胞111可将第一时脉信号PAD_CKI1作为第二时脉信号OCI_HCK并沿着第一方向(例如晶胞111的右方)传送至第一相邻的晶胞(例如晶胞112)，且晶胞111可将第一时脉信号PAD_CKI1作为第三时脉信号OCI_VCK并沿着第二方向(例如晶胞111的上方)传送至第二相邻的晶胞(例如晶胞113)。
若在步骤S320中的判断结果为否，则执行步骤S340。以图1的晶胞112、113为例，晶胞112、113可接着判断是否从第三相邻的晶胞接收到第二时脉信号OCI_HCK，其中上述第三相邻的晶胞可例如是位于晶胞112、113左侧的相邻的晶胞，但本发明并不以此为限。举例来说，晶胞112的第三相邻的晶胞可例如是晶胞111，而晶胞113的第三相邻的晶胞并不存在。由于晶胞111在步骤S330中可将第二时脉信号OCI_HCK传送至晶胞112，因此晶胞112在步骤340中可判断出可从晶胞111接收到第二时脉信号OCI_HCK。除此之外，由于晶胞113的左侧晶胞并不存在，因此晶胞113在步骤340中则可判断出并未接收到第二时脉信号OCI_HCK。
若在步骤S340中的判断结果为是，则执行步骤S350。以图1的晶胞112为例，晶胞112可选择来自第三相邻的晶胞(即晶胞111)的第二时脉信号OCI_HCK以作为晶胞112的工作时脉信号，且晶胞112可将第二时脉信号OCI_HCK沿着第一方向(例如右方)传送至第一相邻的晶胞(例如晶胞112右侧的晶胞，未示出)。
若在步骤S340中的判断结果为否，则执行步骤S360。以图1的晶胞113为例，晶胞113可选择来自第四相邻的晶胞的第三时脉信号作为晶胞113的工作时脉信号，其中上述第四相邻的晶胞可例如是位于晶胞113下方的相邻的晶胞，但本发明并不以此为限。举例来说，晶胞113的第四相邻的晶胞可例如是晶胞111。由于晶胞111可在步骤S330中将第三时脉信号OCI_VCK传送至晶胞113，因此晶胞113可选择来自晶胞111的第三时脉信号OCI_VCK以作为晶胞113的工作时脉信号。晶胞113可将第三时脉信号OCI_VCK作为第二时脉信号OCI_HCK并沿着第一方向(例如晶胞113的右方)传送至第一相邻的晶胞(晶胞114)，且晶胞113可将第三时脉信号OCI_VCK沿着第二方向(例如上方)传送至第二相邻的晶胞(例如晶胞113上方的晶胞，未示出)。
同样地，晶胞114可在步骤340中判断出可从晶胞113接收到第二时脉信号OCI_HCK，因此晶胞114可在步骤350中选择来自晶胞113的第二时脉信号OCI_HCK以作为晶胞114的工作时脉信号，且晶胞114可将第二时脉信号OCI_HCK沿着第一方向(例如右方)传送至第一相邻的晶胞(例如晶胞114右侧的晶胞，未示出)。
如此一来，图1所示的晶胞111～114可分别依据图3所示的时脉传输方式而获得其本身运作所需的工作时脉信号。附带一提的，在本发明的上述示范性实施例中，晶胞111为接口晶胞、第一方向为右方、第二方向为上方、各晶胞的第一相邻晶胞位于各晶胞的右侧、各晶胞的第二相邻晶胞位于各晶胞的上方、各晶胞的第三相邻晶胞位于各晶胞的左侧、各晶胞的第四相邻晶胞位于各晶胞的下方皆仅只是一个范例，并非用以限制本发明。
值得一提的是，当图1所示的各晶胞111～114反应于其本身的工作时脉信号而在同一时间区段或同一时间点一起运作时，可能会造成时脉供应系统100因瞬间功率消耗过大而降低时脉供应系统100的电源网路的暂态稳定度。除此之外，倘若各晶胞111～114的工作时脉信号在同一时间点进行转态时，其所产生的切换噪声(switching noise)也可能通过半导体基底SUB而耦合到信号传输线组OCI1～OCI4，从而降低信号传输线组OCI1～OCI4的信号传输品质，特别是在各晶胞111～114的工作时脉信号为高频信号的情况之下。
因此，在本发明的一示范性实施例中，各晶胞111～114可根据其本身的运作需求或是物理特性(例如温度，但不限于此)而调整其工作时脉信号，以使各晶胞111～114可在不同的时间区段或不同的时间点运作。如此一来，可降低时脉供应系统100的瞬间功率消耗，还可降低各晶胞111～114的工作时脉信号在同一时间点进行转态时所产生的切换噪声。
更进一步来说，以下请同时参照图1及图4，图4是依照本发明一实施例所示出的时脉波形示意图。以图1的晶胞111为例，当晶胞111判断出可从时脉供应装置120接收到第一时脉信号PAD_CKI1时(也即晶胞111为接口晶胞)，晶胞111可根据第一时脉信号PAD_CKI1产生对应于第二时脉信号OCI_HCK的第二同步信号OCI_HSYNC。此外，晶胞111还可根据第一时脉信号PAD_CKI1产生对应于第三时脉信号OCI_VCK的第三同步信号OCI_VSYNC。也就是说，第二同步信号OCI_HSYNC及第三同步信号OCI_VSYNC可由接口晶胞(即晶胞111)来产生。
相同于上述图3所描述的时脉信号的传输方式，晶胞111同样可将第二同步信号OCI_HSYNC沿着第一方向(例如右方)传送至第一相邻的晶胞(晶胞112)，且晶胞111同样可将第三同步信号OCI_VSYNC沿着第二方向(例如上方)传送至第二相邻的晶胞(晶胞113)。因此，各晶胞之间的同步信号(例如第二同步信号OCI_HSYNC或第三同步信号OCI_VSYNC)的传输方式可参考上述图1与图3的相关说明以类推得之，在此不再赘述。
如图4所示，第二同步信号OCI_HSYNC的周期NT与第三同步信号OCI_VSYNC的周期NT大于第一时脉信号PAD_CKI1的周期T(或称单位周期T)，且第二同步信号OCI_HSYNC的周期NT与第三同步信号OCI_VSYNC的周期NT是第一时脉信号PAD_CKI1的周期T的整数倍(倍数为N)，其中倍数N可例如是256，但不限于此。在此值得一提的是，倍数N可为储存在晶胞111中的参数，且可依据实际应用或设计需求来进行设定。
除此之外，晶胞111可选择第一时脉信号PAD_CKI1以作为晶胞111的输入时脉信号。晶胞111可选择第二同步信号OCI_HSYNC或第三同步信号OCI_VSYNC以作为晶胞111的输入同步信号，并据以产生晶胞111的工作时脉信号。晶胞112、114可选择第二时脉信号OCI_HCK以作为晶胞112、114的输入时脉信号。晶胞112、114可选择第二同步信号OCI_HSYNC以作为晶胞112、114的输入同步信号，并据以产生晶胞112、114的工作时脉信号。同样地，晶胞113可选择第三时脉信号OCI_VCK以作为晶胞113的输入时脉信号。晶胞113可选择第三同步信号OCI_VSYNC以作为晶胞113的输入同步信号，并据以产生晶胞113的工作时脉信号。
在本发明的一实施例中，在不考虑降低晶胞111～114的工作电压而降低其工作时脉信号的频率的前提下，可让晶胞111～114操作在丛发模式(burstmode)。如图5A所示，图5A是依照本发明一实施例所示出的晶胞操作在丛发模式下的时序示意图。晶胞111～114可根据所产生的工作时脉信号OPCK而在输入同步信号SYNC触发并延迟M个单位周期T(即M×T)之后，开始连续运作K个单位周期T(即K×T)。各晶胞111～114的数值M、K可为储存在各晶胞111～114中的参数，且为正整数。各晶胞111～114的数值M可依据实际应用或设计需求而设定为不同的数值，且各晶胞111～114的数值K也可依据实际应用或设计需求而设定为不同的数值，以使各晶胞111～114可在输入同步信号SYNC的周期NT之中的不同时间区段进行运作。如此一来，可降低时脉供应系统100的瞬间功率消耗，且可降低各晶胞111～114的工作时脉信号OPCK转态时所产生的切换噪声。
举例来说，在此假设输入同步信号SYNC的周期NT为256个单位周期T。为了让各晶胞111～114可在输入同步信号SYNC的周期NT(即256个单位周期T)之中的不同时间区段进行运作，可让晶胞111在输入同步信号SYNC触发并延迟2个单位周期T之后，开始连续运作10个单位周期T；可让晶胞112在输入同步信号SYNC触发并延迟21个单位周期T之后，开始连续运作20个单位周期T；可让晶胞113在输入同步信号SYNC触发并延迟50个单位周期T之后，开始连续运作60个单位周期T；并可让晶胞114在输入同步信号SYNC触发并延迟120个单位周期T之后，开始连续运作100个单位周期T。
在本发明的另一实施例中，还可让晶胞111～114在较低工作电压的连续模式(continue mode)下进行运作。以下请参照图5B，图5B是依照本发明另一实施例所示出的晶胞操作在连续模式下的时序示意图。详细来说，本实施例可降低晶胞111～114的工作时脉信号OPCK的频率及错开晶胞111～114的工作时脉信号OPCK的相位，来达到降低时脉供应系统100的瞬间功率消耗及降低各晶胞111～114的工作时脉信号OPCK转态时所产生的切换噪声的功效。
如图5B所示，晶胞111～114可根据所产生的工作时脉信号OPCK而在输入同步信号SYNC触发并延迟M个单位周期T(即M×T)之后开始工作，且在开始工作之后每隔K个单位周期T(即K×T)工作一次，其中，晶胞111～114的工作时脉信号OPCK的责任周期(duty cycle)可为50％(也即(K×T)÷2)，但本发明并不以此为限。各晶胞111～114的数值M、K可为储存在各晶胞111～114中的参数，且为正整数。各晶胞111～114的数值M可依据实际应用或设计需求而设定为不同的数值，且各晶胞111～114的数值K也可依据实际应用或设计需求而设定为不同的数值，以使各晶胞111～114可在输入同步信号SYNC的周期NT之中的不同时间点进行运作，以降低时脉供应系统100的瞬间功率消耗，且可降低各晶胞111～114的工作时脉信号OPCK转态时所产生的切换噪声。
举例来说，同样假设输入同步信号SYNC的周期NT为256个单位周期T。为了让各晶胞111～114可在输入同步信号SYNC的周期NT(即256个单位周期T)之中的不同时间点进行运作，可让晶胞111在输入同步信号SYNC触发并延迟2个单位周期T之后开始运作，并在开始运作之后每隔20个单位周期T运作一次；可让晶胞112在输入同步信号SYNC触发并延迟4个单位周期T之后开始运作，并在开始运作之后每隔20个单位周期T运作一次；可让晶胞113在输入同步信号SYNC触发并延迟6个单位周期T之后开始运作，并在开始运作之后每隔20个单位周期T运作一次；并可让晶胞114在输入同步信号SYNC触发并延迟8个单位周期T之后开始运作，并在开始运作之后每隔20个单位周期T运作一次。
以下请参照图6，图6是依照本发明另一实施例所示出的各晶胞之间的时脉传输示意图。类似于图1所示的时脉供应系统100的架构，图6所示的时脉供应系统200同样可包括多晶胞芯片210以及时脉供应装置220。多晶胞芯片210同样可包括半导体基底SUB、多个晶胞211～219以及多个信号传输线组OCI。因此，图6所示的时脉供应系统200的架构可参考上述图1的相关说明，以下不再赘述。然而，图6所示的各晶胞211～219之间的时脉传输方式不同于图1及图3，其中，图6所示的箭头方向即为时脉供应系统200中的时脉传输方向。
如图6所示，晶胞211～219可分别判断是否从时脉供应装置220接收到第一时脉信号PAD_CKI1，其中，晶胞215(即接口晶胞)可判断出可从时脉供应装置220接收到第一时脉信号PAD_CKI1，而晶胞211～214、216～219则可判断出并未从时脉供应装置220接收到第一时脉信号PAD_CKI1。
由于晶胞215可从时脉供应装置220接收到第一时脉信号PAD_CKI1，故晶胞215可选择第一时脉信号PAD_CKI1以作为晶胞215的工作时脉信号。此外，晶胞215可将第一时脉信号PAD_CKI1作为第二时脉信号OCI_CK并传送至所有相邻的晶胞(例如晶胞212、214、216、218)。
而晶胞211～214、216～219则可选择来自部分相邻的晶胞中的其中一者的第二时脉信号OCI_CK以作为晶胞211～214、216～219的工作时脉信号，且晶胞211～214、216～219可将所选择的第二时脉信号OCI_CK传送至其余相邻的晶胞。
举例来说，晶胞212可选择来自其中一个相邻的晶胞(即晶胞215)的第二时脉信号OCI_CK，并将来自晶胞215的第二时脉信号OCI_CK传送至其余相邻的晶胞(即晶胞211、213以及位于晶胞212下方的晶胞(未示出))。晶胞214可选择来自其中一个相邻的晶胞(即晶胞215)的第二时脉信号OCI_CK，并将来自晶胞215的第二时脉信号OCI_CK传送至其余相邻的晶胞(即晶胞211、217以及位于晶胞214左方的晶胞(未示出))。特别的是，由于晶胞211可从两个相邻的晶胞(即晶胞212、214)接收到第二时脉信号OCI_CK，因此晶胞211可根据预先设定的时脉选择顺序来选择来自其中一个相邻的晶胞的第二时脉信号OCI_CK(例如可选择来自晶胞212的第二时脉信号OCI_CK)，并将所选择的第二时脉信号OCI_CK传送至其余相邻的晶胞(即位于晶胞211左方及下方的晶胞(未示出))。而晶胞213、216～219的时脉传输方式可参考上述说明类推得之，故不再赘述。由此可知，多晶胞芯片210可以接口晶胞(即晶胞215)为中心点，并通过信号传输线组OCI及相邻的晶胞将第二时脉信号OCI_CK依序地传送到多晶胞芯片210的其余晶胞211～214、216～219。
在此需特别说明的是，上述图3及图6实施例中所描述的各晶胞之间的时脉传输方式仅只是范例，并非用以限制本发明。本发明的各晶胞之间的时脉传输方式可以通过改变各晶胞中预先设定的时脉选择顺序来进行调整。
以下请参照图7，图7是依照本发明另一实施例所示出的时脉供应系统内部的时脉传输示意图。类似于图6所示的时脉供应系统200的架构，图7所示的时脉供应系统300同样可包括多晶胞芯片310以及时脉供应装置320。多晶胞芯片310同样可包括半导体基底SUB、多个晶胞311～319以及多个信号传输线组OCI。
然而，相较于图6所示的晶胞211～219中仅具有一个接口晶胞(例如晶胞215)，图7所示的晶胞311～319中可具有多个接口晶胞(例如晶胞311、315、319)。时脉供应装置320可耦接至此些接口晶胞(晶胞311、315、319)，并可通过此些接口晶胞(晶胞311、315、319)与晶胞311～319之间的多个信号传输线组OCI来提供晶胞311～319运作所需的工作时脉信号。
特别是，晶胞311、315、319分别从时脉供应装置320接收到的第一时脉信号PAD_CKI31、PAD_CKI32、PAD_CKI33的频率或相位可以完全相同，也可以不完全相同，根据实际应用或设计需求而定。另外，图7所示的各晶胞311～319之间的时脉传输方式可参考图1～图6的相关说明，以下不再赘述。在此附带一提的是，图7所示实施例中的接口晶胞的数量及配置位置仅为一个范例，并非用以限制本发明。换句话说，设计者可依据实际应用或设计需求来调整多晶胞芯片310中的接口晶胞的数量及配置位置。
综上所述，本发明实施例的时脉供应装置可通过多晶胞芯片中的至少一个接口晶胞与信号传输线组来提供多晶胞芯片中的每一个晶胞运作所需的工作时脉信号，其中多晶胞芯片接上所需电源及信号后是可使用的(可运作的)。当多晶胞芯片尚未进行再切割时，数据可在多晶胞芯片中的多个晶胞中进行分散处理。而多晶胞芯片中的不同晶胞的信号可通过晶胞之间的信号传输线组进行传递。除此之外，使用者还可视实际应用、所需运算能力或成本的考量而以晶胞为单位来对多晶胞芯片进行弹性地切割，以切割为多个子芯片，其中切割后的部分子芯片接上所需电源及信号后仍可使用(仍可运作)。而且，各晶胞之间的时脉传输方式可通过改变各晶胞中预先设定的时脉选择顺序来进行调整。因此，可增加时脉供应系统在设计上的弹性。除此之外，各晶胞可根据其本身的运作需求或是物理特性而调整工作时脉信号，以使各晶胞可在不同的时间区段或不同的时间点运作。如此一来，可降低时脉供应系统的瞬间功率消耗，还可降低各晶胞的工作时脉信号同时转态时所产生的切换噪声，从而提升时脉供应系统的整体稳定度。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (11)
1.一种时脉供应系统，其特征在于，包括：
多晶胞芯片，包括：
半导体基底；
多个晶胞，排列在所述半导体基底上，各所述晶胞与相邻的晶胞间具有至少一相隔空间；以及
多个信号传输线组，各所述信号传输线组配置在相邻晶胞间的所述相隔空间上，并用以进行相邻晶胞间的信号传输动作，
其中所述多晶胞芯片是可使用的，且所述多晶胞芯片通过部分该些相隔空间进行切割以切断部分该些信号传输线组，致使所述多晶胞芯片被分割为多个子芯片，其中切割后的部分该些子芯片仍可使用；以及
时脉供应装置，耦接该些晶胞中的至少一个接口晶胞，
其中，所述时脉供应装置通过所述至少一个接口晶胞与该些信号传输线组提供各所述晶胞运作所需的工作时脉信号。
2.根据权利要求1所述的时脉供应系统，其特征在于，各所述晶胞上具有多个焊垫，各所述至少一个接口晶胞上的该些焊垫中的至少一者耦接至所述时脉供应装置以接收至少一第一时脉信号。
3.根据权利要求2所述的时脉供应系统，其特征在于，
当各所述晶胞判断从所述时脉供应装置接收到所述至少一第一时脉信号时，各所述晶胞选择所述至少一第一时脉信号以作为各所述晶胞的所述工作时脉信号，各所述晶胞将所述至少一第一时脉信号作为至少一第二时脉信号并沿着第一方向传送至第一相邻的晶胞，且各所述晶胞将所述至少一第一时脉信号作为至少一第三时脉信号并沿着第二方向传送至第二相邻的晶胞。
4.根据权利要求3所述的时脉供应系统，其特征在于，
当各所述晶胞判断未从所述时脉供应装置接收到所述至少一第一时脉信号时，各所述晶胞判断是否从第三相邻的晶胞接收到所述至少一第二时脉信号，
若判断结果为是，各所述晶胞选择所述至少一第二时脉信号以作为各所述晶胞的所述工作时脉信号，且各所述晶胞将所述至少一第二时脉信号沿着所述第一方向传送至所述第一相邻的晶胞；
若判断结果为否，各所述晶胞选择来自第四相邻的晶胞的所述至少一第三时脉信号作为各所述晶胞的所述工作时脉信号，各所述晶胞将所述至少一第三时脉信号沿着所述第一方向传送至所述第一相邻的晶胞，且各所述晶胞将所述至少一第三时脉信号沿着所述第二方向传送至所述第二相邻的晶胞。
5.根据权利要求3所述的时脉供应系统，其特征在于，
当各所述晶胞判断从所述时脉供应装置接收到所述至少一第一时脉信号时，各所述晶胞根据所述至少一第一时脉信号产生对应于所述至少一第二时脉信号的第二同步信号，各所述晶胞根据所述至少一第一时脉信号产生对应于所述至少一第三时脉信号的第三同步信号，各所述晶胞将所述第二同步信号沿着所述第一方向传送至所述第一相邻的晶胞，且各所述晶胞将所述第三同步信号沿着所述第二方向传送至所述第二相邻的晶胞，
其中，各所述晶胞选择所述至少一第一时脉信号以作为各所述晶胞的输入时脉信号，各所述晶胞选择所述第二同步信号或所述第三同步信号以作为各所述晶胞的输入同步信号，并据以产生各所述晶胞的所述工作时脉信号，
其中，所述第二同步信号的周期与所述第三同步信号的周期大于所述至少一第一时脉信号的周期，且所述第二同步信号的周期与所述第三同步信号的周期是所述至少一第一时脉信号的周期的整数倍。
6.根据权利要求5所述的时脉供应系统，其特征在于，当各所述晶胞判断未从所述时脉供应装置接收到所述至少一第一时脉信号时，各所述晶胞判断是否从第三相邻的晶胞接收到所述至少一第二时脉信号与所述第二同步信号，
若判断结果为是，各所述晶胞选择所述至少一第二时脉信号与所述第二同步信号以分别作为各所述晶胞的输入时脉信号与输入同步信号并据以产生各所述晶胞的所述工作时脉信号，且将所述至少一第二时脉信号与所述第二同步信号沿着所述第一方向传送至所述第一相邻的晶胞；
若判断结果为否，各所述晶胞选择来自第四相邻的晶胞的所述至少一第三时脉信号与所述第三同步信号以分别作为各所述晶胞的所述输入时脉信号与所述输入同步信号并据以产生各所述晶胞的所述工作时脉信号，各所述晶胞将所述至少一第三时脉信号与所述第三同步信号沿着所述第一方向传送至所述第一相邻的晶胞，且各所述晶胞将所述至少一第三时脉信号与所述第三同步信号沿着所述第二方向传送至所述第二相邻的晶胞。
7.根据权利要求6所述的时脉供应系统，其特征在于，各所述晶胞根据所述输入时脉信号与所述输入同步信号以产生所述工作时脉信号，以使各所述晶胞反应于所述工作时脉信号而在所述输入同步信号的周期内的不同的时间区段或不同的时间点进行运作。
8.根据权利要求2所述的时脉供应系统，其特征在于，当各所述晶胞判断从所述时脉供应装置接收到所述至少一第一时脉信号时，各所述晶胞选择所述至少一第一时脉信号以作为各所述晶胞的所述工作时脉信号，且各所述晶胞将所述至少一第一时脉信号作为至少一第二时脉信号并传送至所有相邻的晶胞。
9.根据权利要求8所述的时脉供应系统，其特征在于，当各所述晶胞判断未从所述时脉供应装置接收到所述至少一第一时脉信号时，各所述晶胞选择来自部分相邻的晶胞中的其中一者的所述至少一第二时脉信号以作为各所述晶胞的所述工作时脉信号，且各所述晶胞将所选择的所述至少一第二时脉信号传送至其余相邻的晶胞。
10.根据权利要求2所述的时脉供应系统，其特征在于，各所述至少一接口晶胞从所述时脉供应装置所接收到的所述至少一第一时脉信号的频率或相位不完全相同。
11.根据权利要求2所述的时脉供应系统，其特征在于，各所述至少一接口晶胞从所述时脉供应装置所接收到的所述至少一第一时脉信号为差动对信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510794497.3A CN106712746A (zh) | 2015-11-18 | 2015-11-18 | 时脉供应系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510794497.3A CN106712746A (zh) | 2015-11-18 | 2015-11-18 | 时脉供应系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106712746A true CN106712746A (zh) | 2017-05-24 |
Family
ID=58933419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510794497.3A Pending CN106712746A (zh) | 2015-11-18 | 2015-11-18 | 时脉供应系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106712746A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1403887A (zh) * | 2001-08-28 | 2003-03-19 | 富士通株式会社 | 具有开始和停止供应时钟信号功能的半导体集成电路 |
| US20100194434A1 (en) * | 2009-01-30 | 2010-08-05 | East-West Innovation Corporation | Systems and methods of integrated circuit clocking |
| CN102136246A (zh) * | 2010-12-23 | 2011-07-27 | 友达光电股份有限公司 | 移位缓存器的时钟信号供应方法与电路 |
| CN103036561A (zh) * | 2011-09-28 | 2013-04-10 | 华晶科技股份有限公司 | 时脉供应装置及其方法 |
-
2015
- 2015-11-18 CN CN201510794497.3A patent/CN106712746A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1403887A (zh) * | 2001-08-28 | 2003-03-19 | 富士通株式会社 | 具有开始和停止供应时钟信号功能的半导体集成电路 |
| US20100194434A1 (en) * | 2009-01-30 | 2010-08-05 | East-West Innovation Corporation | Systems and methods of integrated circuit clocking |
| CN102136246A (zh) * | 2010-12-23 | 2011-07-27 | 友达光电股份有限公司 | 移位缓存器的时钟信号供应方法与电路 |
| CN103036561A (zh) * | 2011-09-28 | 2013-04-10 | 华晶科技股份有限公司 | 时脉供应装置及其方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101727429B (zh) | 一种互连系统 | |
| CN102396030B (zh) | 用于降低大的存储器覆盖区背景下的迹线长度和电容的方法和系统 | |
| WO2002023353A3 (en) | Apparatus for implementing a buffered daisy-chain ring connection between a memory controller and memory modules | |
| US20140225851A1 (en) | Data forwarding circuit, data forwarding method, display device, host-side device, and electronic apparatus | |
| CN110061732B (zh) | 支持spi通信的电平转换电路及电平转换方法 | |
| CN107430577A (zh) | 利用笛卡尔寻址的低功率和低等待时间设备枚举 | |
| CN105591707A (zh) | 通信状态显示方法以及通信状态显示装置 | |
| CN106712746A (zh) | 时脉供应系统 | |
| US20080028115A1 (en) | Computer system status monitoring circuit | |
| CN106773957A (zh) | 一种应用于机载雷达对抗系统的侦收波束控制系统与方法 | |
| CN101783098A (zh) | 串行传输装置及其信号传输方法 | |
| CN101004903B (zh) | 支持各种驱动模式的显示驱动器集成电路和显示驱动方法 | |
| CN103108446A (zh) | 一种交换机网口指示灯多状态显示系统 | |
| CN202584690U (zh) | 一种led显示屏恒流驱动控制系统 | |
| CN106527823A (zh) | 一种触控基板和触控显示装置 | |
| JP2008029161A (ja) | モータ制御用シリアル通信装置 | |
| CN105988440A (zh) | 过程控制系统中自定义信息显示界面的生成方法 | |
| CN209015139U (zh) | 一种i2c总线电路、芯片及系统 | |
| JP2013125315A (ja) | バスシステムおよび情報処理機器 | |
| CN104714535B (zh) | Plc系统的诊断方法及其plc系统 | |
| CN104240655B (zh) | 半导体装置、显示装置以及信号提取方法 | |
| CN100578483C (zh) | 一种手机多芯片串行互连架构方法 | |
| CN221040540U (zh) | 一种基于移位寄存器的硬件模块状态监测电路 | |
| CN102346674A (zh) | 不良bios免拆烧录方法 | |
| CN201804531U (zh) | 单点控制平面显示系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170524 |