CN100578483C - 一种手机多芯片串行互连架构方法 - Google Patents
一种手机多芯片串行互连架构方法 Download PDFInfo
- Publication number
- CN100578483C CN100578483C CN200510110115A CN200510110115A CN100578483C CN 100578483 C CN100578483 C CN 100578483C CN 200510110115 A CN200510110115 A CN 200510110115A CN 200510110115 A CN200510110115 A CN 200510110115A CN 100578483 C CN100578483 C CN 100578483C
- Authority
- CN
- China
- Prior art keywords
- chip
- lvdds
- signal
- data
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Mobile Radio Communication Systems (AREA)
Abstract
本发明公开了一种手机多芯片串行互连架构方法，在手机多芯片间使用LVDDS(低电压差分驱动信号)互连，即使用两根差分线D+和D-进行芯片互连且使用特定的调度方式；通过LVDDS在手机芯片间传输命令和数据信号，该两种信号编成预定义的帧格式，每帧含若干个比特，每帧至少含1个数据校验比特。通过使用显著区别于LVDDS电平的信号电平，在芯片之间传送特殊控制信令，用于唤醒、错误恢复等等。本发明由于采用LVDDS在手机多芯片间进行互连，可以减小芯片封装尺寸、加速线路图设计和PCB设计的过程并直接导致最终产品更加“轻薄短小”。
Description
技术领域
本发明涉及一种多芯片串行互连架构方法，尤其涉及一种手机多芯片串行互连架构方法。
背景技术
目前的手机内多个芯片或者模块之间的互连主要通过存储器接口、串行接口(I2C，SPI，UART等)进行。以手机主CPU和存储器之间的接口为例，它由多根地址线、数据线和一系列的控制线组成。随着3G时代到来，手机功能要求增加，相应芯片的数目也增多，互连变得非常复杂。要将数目繁多的芯片放在一块尺寸要求严格的PCB(印刷电路板，Printed CircuitBoard)上，还要满足EMI(电磁干扰，Electro Magnetic Interference)和EMC(电磁兼容性，Electro Magnetic Compatibility)要求，布局布线成为一个巨大的挑战，并直接影响产品“轻薄短小”的目标和上市速度。
发明内容
本发明要解决的技术问题是提供一种手机多芯片串行互连架构方法，通过设计一种芯片之间的高速串行互连接口，将芯片之间的互连数目减少到最少。
为解决上述技术问题，本发明的一种手机多芯片串行互连架构方法，即在手机多芯片间使用LVDDS(低电压差分驱动信号)互连，即使用两根差分线D+和D-进行芯片互连且使用特定的调度方式；通过LVDDS在手机芯片间传输命令和数据信号，该两种信号编成预定义的帧格式，每帧含若干个比特，每帧至少包含1个数据校验比特。
本发明由于采用LVDDS在手机多芯片间进行互连，可以减小芯片封装尺寸、加速线路图设计和PCB设计的过程并直接导致最终产品更加“轻薄短小”。
附图说明
图1是传统的存储器互连示意图；
图2是本发明利用LVDDS进行差分互连示意图；
图3是使用本发明时Master-Slave读数据流程示意图；
图4是使用本发明时Master-Slave写数据流程示意图；
图5是本发明中特殊信令与LVDDS信号电平比较。
具体实施方式
下面结合附图对本发明作进一步详细的说明。
如图1所示，是传统的存储器互连示意图；以在传统的连接方式下以手机上的CPU和NOR-FLASH互连为例，需要数据、地址和读写、片选、高低字节选择等控制线共44根，而且应用中的最高数据带宽为6.6×16＝105.6Mbps。
如图2所示，是本发明利用LVDDS进行差分互连示意图。LVDDS(低电压差分驱动信号)可用于高速、高信号完整性要求的芯片间互连。在目前的技术水平下，LVDDS信号在很多系统中都已经达到了1000Mbps以上的工作带宽，也就是说，要满足图1所示线路应用的数据带宽，使用LVDDS只需要两根差分线D+和D-，即如图2所示。
本发明中要在LVDDS上传输命令和数据信号，需将这两种信号编成预定义的帧格式，以利于通信的控制；每帧含若干个比特，其中包含不少于1个数据校验比特，用于信号接收端判定帧是否发生传输错误。如果发生传输错误如何通知的方法后面会叙述。
如图3所示是使用本发明时Master-Slave读数据流程示意图：当Slave(从芯片)处于Sleep(睡眠)状态下，Master(主芯片)需要从Slave读数据时，首先需要唤醒Slave，然后向Slave发送读命令。数据传输结束后，Master和Slave都进入Idle(空闲)状态。由于芯片之间进行高速传输功耗较高，平时应该使高速串行接口保持在睡眠空闲状态以节省功耗。
图4是使用本发明时Master-Slave写数据流程示意图：当Slave处于Sleep状态下，Master需要向Slave写数据时，首先需要唤醒Slave，然后向Slave发送写命令。数据传输结束后，Master和Slave都进入Idle状态。
下面叙述如何定义睡眠状态，如何从传输错误中恢复。因为LVDDS信号的最大电压摆幅很小，而通过将D+，D-拉高或者拉低，将可以与普通LVDDS信号区别，图5是特殊信令与LVDDS信号电平比较。由于有两个信号，可以通过二进制编码表示四个状态或动作。表1列出了可能的一组编码组合。
表1、特殊信令编码组合举例
| [D+，D-] | 功能定义 |
| [0 0] | 睡眠状态 |
| [0 1] | Master接收出错 |
| [1 0] | Slave接收出错 |
| [1 1] | 唤醒动作 |
传输中如果接收端发现出错，那么通过特殊信令指示，将启动某种错误恢复机制。必须指出：D+和D-的(0，1)的编码仅仅是举例，本行业技术人员可以通过其他交换睡眠和唤醒的编码指示来实现本发明。
综上所述，本发明采用LVDDS在手机多芯片间进行互连并充分利用LVDDS特点进行芯片间通讯，可以达到1、通过减少互连所需的脚数目，可以减小芯片封装尺寸；2、通过减少互连，加速线路图设计和PCB设计的过程；3、芯片尺寸和互连的减少，直接导致最终产品更加“轻薄短小”。
Claims (2)
1、一种手机多芯片串行互连架构方法，其特征是，在所述手机芯片间使用低电压差分驱动信号LVDDS的两根差分线D+和D-进行芯片互连，使用显著区别于正常LVDDS信号电平的电平表示特殊控制信令：
如果D+和D-同时置0，则芯片处于睡眠状态；如果D+置0、D-置1，则主芯片接收出错；如果D+置1、D-置0，则从芯片接收出错；如果D+和D-同时置1，则芯片发出唤醒动作；
通过LVDDS在手机芯片间传输命令和数据信号，该两种信号编成预定义的帧格式，每帧含若干个比特，所述帧格式每帧至少包含1个数据校验比特。
2、如权利要求1所述的手机多芯片串行互连架构方法，其特征是，所述通过LVDDS在手机芯片间传输命令和数据信号，其中：当主芯片Master需要从芯片Slave传输命令和数据信号时，首先唤醒Slave，然后向Slave发送读或写命令；数据传输结束后，Master和Slave进入空闲状态到下一次传输命令和数据信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200510110115A CN100578483C (zh) | 2005-11-08 | 2005-11-08 | 一种手机多芯片串行互连架构方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200510110115A CN100578483C (zh) | 2005-11-08 | 2005-11-08 | 一种手机多芯片串行互连架构方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1963800A CN1963800A (zh) | 2007-05-16 |
| CN100578483C true CN100578483C (zh) | 2010-01-06 |
Family
ID=38082859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200510110115A Expired - Fee Related CN100578483C (zh) | 2005-11-08 | 2005-11-08 | 一种手机多芯片串行互连架构方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100578483C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI516124B (zh) * | 2010-12-29 | 2016-01-01 | 友達光電股份有限公司 | 螢幕顯示資訊的顯示方法 |
| CN111752490B (zh) * | 2020-07-02 | 2024-04-12 | 大陆汽车车身电子系统（芜湖）有限公司 | 一种资源配置方法 |
-
2005
- 2005-11-08 CN CN200510110115A patent/CN100578483C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1963800A (zh) | 2007-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10468078B2 (en) | Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communication | |
| EP2033104B1 (en) | Low power and low pin count bi-directional dual data rate device interconnect interface | |
| CN102656574A (zh) | 用于可靠链路启动的方法和系统 | |
| CN100495267C (zh) | 一种可编程控制器背板的通信方法 | |
| CN101300557A (zh) | 具有上下存储器芯片的存储器系统 | |
| CN100578483C (zh) | 一种手机多芯片串行互连架构方法 | |
| CN111913906A (zh) | 用于3U PXIe测控机箱扩展的级联板卡及扩展测控机箱的方法 | |
| CN101561663B (zh) | 一种运动控制系统及其控制方法 | |
| CN216772401U (zh) | 一种主设备主控功能实现系统 | |
| CN213276462U (zh) | 双路服务器主板及双路服务器 | |
| CN201378316Y (zh) | 通用输入/输出接口扩展电路和具有该电路的移动终端 | |
| CN205507453U (zh) | 一种用于舰船冗余网络的高速can总线扩展板 | |
| CN101521956A (zh) | 一种通过gpio口读写t卡的方法、系统和手机 | |
| CN201159878Y (zh) | 一种pcie卡槽转接器 | |
| CN100435125C (zh) | 总线宽度自动调整系统 | |
| CN219642237U (zh) | 一种组合式的小型模块化串口卡 | |
| CN214751862U (zh) | 一种多sata板卡间的互联通信装置 | |
| CN218866468U (zh) | 一种基于COMe平台显示器实现PC104接口扩展的装置 | |
| US20070260789A1 (en) | Interface transmission structure between modules and method thereof | |
| CN201170898Y (zh) | 串口打印机共享器 | |
| CN112542187B (zh) | 一种高速读ID和芯片状态的电路和flash存储器 | |
| CN219266950U (zh) | 一种多卡gpu服务器 | |
| CN2645348Y (zh) | 多路通用异步收发器 | |
| CN210955058U (zh) | 一种带有多个板载化usb接口的主板 | |
| CN100390708C (zh) | 非支持超传输处理器的计算机系统及超传输总线控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100106 Termination date: 20131108 |