CN110061732B - 支持spi通信的电平转换电路及电平转换方法 - Google Patents

支持spi通信的电平转换电路及电平转换方法 Download PDF

Info

Publication number
CN110061732B
CN110061732B CN201910341681.0A CN201910341681A CN110061732B CN 110061732 B CN110061732 B CN 110061732B CN 201910341681 A CN201910341681 A CN 201910341681A CN 110061732 B CN110061732 B CN 110061732B
Authority
CN
China
Prior art keywords
pull
interface
resistor
level
spi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910341681.0A
Other languages
English (en)
Other versions
CN110061732A (zh
Inventor
黄首甲
张文林
冯永飞
王艳红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongguan Mentech Optical and Magnetic Co Ltd
Original Assignee
Dongguan Mentech Optical and Magnetic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongguan Mentech Optical and Magnetic Co Ltd filed Critical Dongguan Mentech Optical and Magnetic Co Ltd
Priority to CN201910341681.0A priority Critical patent/CN110061732B/zh
Publication of CN110061732A publication Critical patent/CN110061732A/zh
Application granted granted Critical
Publication of CN110061732B publication Critical patent/CN110061732B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Communication Control (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供了一种支持SPI通信的电平转换电路及电平转换方法，包括：电平转换电路中的MCU的SPI接口与DSP的SPI接口连接，DSP的SPI接口与EEPROM的SPI接口连接，MCU的GPIO接口与DSP连接；MCU通过控制GPIO接口输出的电平状态选择通信链路；MCU的SPI接口与DSP的SPI接口之间的每根连接线分别与上拉电阻的一端、下拉电阻的一端连接，上拉电阻的另一端与外部电源连接，下拉电阻的另一端接地，上拉电阻和下拉电阻用于在进行通信链路的选择时，进行MCU与DSP之间的电平转换，以实现MCU和DSP不同电平兼容对EEPROM的通信。本发明是通过在MCU的SPI接口与DSP的SPI接口之间的每根连接线上分别连接上拉电阻和下拉电阻的方式实现的电平转换，成本低，电路结构简单，占用空间小，可靠性好。

Description

支持SPI通信的电平转换电路及电平转换方法
技术领域
本发明涉及PAM4光模块的技术领域，尤其是涉及一种支持SPI通信的电平转换电路及电平转换方法。
背景技术
PAM4是PAM(Pulse Amplitude Modulation，脉冲幅度调制)调制技术的一种。PAM信号是继NRZ(Non-Return-to-Zero，不归零)后的热门信号传输技术，也是多阶调制技术的代表，可以有效提升带宽利用效率，当前已被广泛应用在高速信号互连领域。NRZ信号采用高、低两种信号电平表示数字逻辑信号的1、0，每个时钟周期可以传输1bit的逻辑信息。PAM4信号采用4个不同的信号电平进行信号传输，每个时钟周期可以传输2bit的逻辑信息，即00、01、10、11。因此，在同样波特率条件下，PAM4信号比特速率是NRZ信号的2倍，传输效率提高一倍，同时还可有效降低成本。因其高效的传输效率，IEEE(Institute of Electricaland Electronics Engineers，电气电子工程师协会)以太网标准组802.3已确定在400GE/200GE/50GE接口中的物理层采用50Gbps/lan(简称50G)PAM4编码技术。
PAM4光模块中，SPI(Serial Peripheral Interface，串行外围设备接口)采用4线通信，分别是SCK(串行时钟)、SS_N(片选)、MISO(主数据输入)和MOSI(主数据输出)。其中，MCU(Micro Control Unit，微控制单元)端和DSP(Digital Signal Processing，数字信号处理)端都是Master(主)端，EEPROM(Electrically-Erasable Programmable Read-OnlyMemory，电子抹除式可复写只读存储器)端是Slave(从)端，MCU、DSP、EEPROM的SPI接口都接到一起，但在同一时间，MCU和DSP的Master端只有一种是工作的，要么MCU的Master工作，要么DSP的Master工作，Master端工作切换，由MCU通过GPIO控制DSP完成。
在现有的PAM4光模块中，由于DSP的SPI通信高电平是1.6V～2.2V，MCU的SPI通信高电平是1.8V～3.6V，但PAM4光模块MCU外部采用3.3V供电，此时MCU的SPI通信输出高电平是3.3V，EEPROM的SPI通信高电平是1.6V～5.0V，此时为了与DSP、MCU兼容高电平，EEPROM采用高电平2.0V SPI通信和供电，但MCU输出的高电平是3.3V，DSP高电平最大值是2.2V，这时容易损坏DSP，造成通信异常。
为了避免SPI通信异常，现有技术中有专门支持SPI通信电平直接转换的芯片，但成本贵，还要增加外围电路，对板子空间占用多，不方便PCB布板；另外，虽然有些芯片标记有可以进行电平转换的字样，但在真正进行SPI通信时，不稳定，风险大。
综上，现有的为实现SPI通信而设计的电平转换电路存在成本高，结构复杂以及可靠性差的技术问题。
发明内容
本发明的目的在于提供一种支持SPI通信的电平转换电路及电平转换方法，以缓解现有的为实现SPI通信而设计的电平转换电路成本高，结构复杂以及可靠性差的技术问题。
本发明提供的一种支持SPI通信的电平转换电路，包括：MCU微控制单元、DSP数字信号处理单元、EEPROM电子抹除式可复写只读存储器、上拉电阻和下拉电阻；
所述MCU的SPI接口与所述DSP的SPI接口连接，所述DSP的SPI接口与所述EEPROM的SPI接口连接，所述MCU的SPI接口还与所述EEPROM的SPI接口连接，所述MCU的GPIO接口与所述DSP连接；
所述MCU用于通过控制所述GPIO接口输出的电平状态选择通信链路，其中，若所述电平状态为高电平，则所述DSP与所述EEPROM之间通信；若所述电平状态为低电平，则所述MCU与所述EEPROM之间通信；
所述MCU的SPI接口与所述DSP的SPI接口之间的每根连接线分别与所述上拉电阻的一端、所述下拉电阻的一端连接，所述上拉电阻的另一端与外部电源连接，所述下拉电阻的另一端接地，其中，所述上拉电阻和所述下拉电阻用于在进行所述通信链路的选择时，进行所述MCU与所述DSP之间的电平转换。
进一步的，所述上拉电阻的阻值和所述下拉电阻的阻值之间的比例为0.6至0.64之间的任一值。
进一步的，所述上拉电阻的数量为多个，所述下拉电阻的数量为多个。
进一步的，所述MCU的SPI接口包括：第一串行时钟接口、第一片选接口、第一主数据输入接口和第一主数据输出接口；
所述DSP的SPI接口包括：第二串行时钟接口、第二片选接口、第二主数据输入接口和第二主数据输出接口；
所述EEPROM的SPI接口包括：第三串行时钟接口、第三片选接口、第三主数据输入接口和第三主数据输出接口；
其中，所述第一串行时钟接口和所述第二串行时钟接口连接，所述第一片选接口和所述第二片选接口连接，所述第一主数据输入接口和所述第二主数据输入接口连接，所述第一主数据输出接口和所述第二主数据输出接口连接；
所述第二串行时钟接口和所述第三串行时钟接口连接，所述第二片选接口和所述第三片选接口连接，所述第二主数据输入接口和所述第三主数据输入接口连接，所述第二主数据输出接口和所述第三主数据输出接口连接。
进一步的，所述上拉电阻包括：第一上拉电阻、第二上拉电阻、第三上拉电阻和第四上拉电阻；所述下拉电阻包括：第一下拉电阻、第二下拉电阻、第三下拉电阻和第四下拉电阻；
所述第一串行时钟接口和所述第二串行时钟接口之间的连接线分别与所述第一上拉电阻的一端、所述第一下拉电阻的一端连接；所述第一上拉电阻的另一端与所述外部电源连接，所述第一下拉电阻的另一端接地；
所述第一片选接口和所述第二片选接口之间的连接线分别与所述第二上拉电阻的一端、所述第二下拉电阻的一端连接；所述第二上拉电阻的另一端与所述外部电源连接，所述第二下拉电阻的另一端接地；
所述第一主数据输入接口和所述第二主数据输入接口之间的连接线分别与所述第三上拉电阻、所述第三下拉电阻连接；所述第三上拉电阻的另一端与所述外部电源连接，所述第三下拉电阻的另一端接地；
所述第一主数据输出接口和所述第二主数据输出接口之间的连接线分别与所述第四上拉电阻、所述第四下拉电阻连接；所述第四上拉电阻的另一端与所述外部电源连接，所述第四下拉电阻的另一端接地。
本发明还提供了一种支持SPI通信的电平转换方法，应用于上述内容中所述的支持SPI通信的电平转换电路，所述方法包括：
若所述电平转换电路中的MCU与所述电平转换电路中的EEPROM之间进行通信，则所述MCU通过GPIO接口输出低电平，并将所述MCU配置为高阻态输出，进而通过所述电平转换电路中的上拉电阻和下拉电阻使得所述MCU与所述电平转换电路中的DSP实现电平转换，以满足所述DSP的电平需求；
若所述DSP与所述EEPROM之间进行通信，则所述MCU通过GPIO接口输出高电平，并将所述MCU配置为高阻态输出，进而通过所述上拉电阻和所述下拉电阻满足所述MCU、所述EEPROM和所述DSP的电平需求。
进一步的，所述上拉电阻的阻值和所述下拉电阻的阻值之间的比例为0.6至0.64之间的任一值。
进一步的，所述上拉电阻的数量为多个，所述下拉电阻的数量为多个。
进一步的，当所述电平转换电路中的MCU与所述电平转换电路中的EEPROM之间进行通信时，所述MCU的输出高电平为：2.03V；
当所述DSP与所述EEPROM之间进行通信时，所述EEPROM的输出高电平的范围为：1.8V至2.0V。
本发明还提供了一种PAM4光模块，所述PAM4光模块中包含上述内容中所述的支持SPI通信的电平转换电路。
在本发明实施例中，电平转换电路中的MCU的SPI接口与DSP的SPI接口连接，DSP的SPI接口与EEPROM的SPI接口连接，MCU的SPI接口还与EEPROM的SPI接口连接，MCU的GPIO接口与DSP连接；MCU用于通过控制GPIO接口输出的电平状态选择通信链路，其中，若电平状态为高电平，则DSP与EEPROM之间通信；若电平状态为低电平，则MCU与EEPROM之间通信；另外，MCU的SPI接口与DSP的SPI接口之间的每根连接线分别与上拉电阻的一端、下拉电阻的一端连接，上拉电阻的另一端与外部电源连接，下拉电阻的另一端接地，其中，上拉电阻和下拉电阻用于在进行通信链路的选择时，进行MCU与DSP之间的电平转换，以实现MCU和DSP不同电平兼容对EEPROM的通信。通过上述描述可知，本发明的支持SPI通信的电平转换电路是通过在MCU的SPI接口与DSP的SPI接口之间的每根连接线上分别连接上拉电阻和下拉电阻的方式实现的电平转换，在采用任一通信链路进行SPI通信时，能实现MCU和DSP不同电平兼容对EEPROM的通信，成本低，电路结构简单，占用空间小，可靠性好，缓解了现有的为实现SPI通信而设计的电平转换电路成本高，结构复杂以及可靠性差的技术问题。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种支持SPI通信的电平转换电路的结构示意图；
图2为本发明实施例提供的一种支持SPI通信的电平转换电路的具体结构示意图；
图3为本发明实施例提供的一种支持SPI通信的电平转换方法的流程图。
图标：11-MCU；12-DSP；13-EEPROM。
具体实施方式
下面将结合实施例对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为便于对本实施例进行理解，首先对本发明实施例所公开的一种支持SPI通信的电平转换电路进行详细介绍。
实施例1：
一种支持SPI通信的电平转换电路，参考图1，包括：MCU11微控制单元、DSP12数字信号处理单元、EEPROM13电子抹除式可复写只读存储器、上拉电阻和下拉电阻；
MCU11的SPI接口与DSP12的SPI接口连接，DSP12的SPI接口与EEPROM13的SPI接口连接，MCU11的SPI接口还与EEPROM13的SPI接口连接，MCU11的GPIO接口与DSP12连接；
MCU11用于通过控制GPIO接口输出的电平状态选择通信链路，其中，若电平状态为高电平，则DSP12与EEPROM13之间通信；若电平状态为低电平，则MCU11与EEPROM13之间通信；
MCU11的SPI接口与DSP12的SPI接口之间的每根连接线分别与上拉电阻的一端、下拉电阻的一端连接，上拉电阻的另一端与外部电源连接，下拉电阻的另一端接地，其中，上拉电阻和下拉电阻用于在进行通信链路的选择时，进行MCU11与DSP12之间的电平转换。
在本发明实施例中，参考图1，SPI接口包括：串行时钟接口，用SCK表示；片选接口，用SS_N表示；主数据输入接口，用MISO表示；主数据输出接口，用MOSI表示。另外，参考图1，上拉电阻包括：R1、R3、R5和R7，下拉电阻包括：R2、R4、R6和R8。
具体的，在本发明实施例中，外部电源为3.3V的电源，当然，外部电源还可以为其它能够使PAM4光模块工作的电源，本发明实施例对外部电源的具体数值不进行限制。
在PAM4光模块程序运行过程中，当MCU11需要向EEPROM13读写数据时，GPIO接口输出低电平，使DSP12不工作，此时DSP12的SPI四根线处于高阻态输出，这样，DSP12对MCU11和EEPROM13之间的通信没有影响，此时，MCU11和EEPROM13之间能正常通信；
在PAM4光模块程序运行过程中，当DSP12需要向EEPROM13读写数据时，GPIO接口输出高电平，使DSP12工作，同时把MCU11的SPI四根线配置为高阻态输出(具体的，SPI四根线是接到MCU11的4个IO口的，MCU11控制IO口输出高阻态，是软件通过配置MCU11内部IO口相关的寄存器实现的，高阻态时，MCU11对外没有任何输出)，这样MCU11对DSP12和EEPROM13之间的通信没有影响，此时DSP12和EEPROM13之间能正常通信。
在通信的过程中，每个bit数据只有0和1，高电平用1表示，低电平用0表示。
在本发明实施例中，电平转换电路中的MCU11的SPI接口与DSP12的SPI接口连接，DSP12的SPI接口与EEPROM13的SPI接口连接，MCU11的SPI接口还与EEPROM13的SPI接口连接，MCU11的GPIO接口与DSP12连接；MCU11用于通过控制GPIO接口输出的电平状态选择通信链路，其中，若电平状态为高电平，则DSP12与EEPROM13之间通信；若电平状态为低电平，则MCU11与EEPROM13之间通信；另外，MCU11的SPI接口与DSP12的SPI接口之间的每根连接线分别与上拉电阻的一端、下拉电阻的一端连接，上拉电阻的另一端与外部电源连接，下拉电阻的另一端接地，其中，上拉电阻和下拉电阻用于在进行通信链路的选择时，进行MCU11与DSP12之间的电平转换，以实现MCU11和DSP12不同电平兼容对EEPROM13的通信。通过上述描述可知，本发明的支持SPI通信的电平转换电路是通过在MCU11的SPI接口与DSP12的SPI接口之间的每根连接线上分别连接上拉电阻和下拉电阻的方式实现的电平转换，在采用任一通信链路进行SPI通信时，能实现MCU和DSP不同电平兼容对EEPROM的通信，成本低，电路结构简单，占用空间小，可靠性好，缓解了现有的为实现SPI通信而设计的电平转换电路成本高，结构复杂以及可靠性差的技术问题。
上述内容对本发明的支持SPI通信的电平转换电路的结构进行了简要介绍，下面对其中涉及到的具体内容进行详细介绍。
在本发明的一个可选实施例中，上拉电阻的阻值和下拉电阻的阻值之间的比例为0.6至0.64之间的任一值。
具体的，这里的上拉电阻和下拉电阻是指同一根连接线上的上拉电阻和下拉电阻。另外，为了防止电流过大，上拉电阻和下拉电阻一般选用K级以上的电阻。在本发明实施例中，上拉电阻的阻值和下拉电阻的阻值之间的比例可以为6.2。具体的，参考图2，图2中的R1＝R3＝R5＝R7＝6.2K；R2＝R4＝R6＝R8＝10K。
具体的，参考图2，MCU11的SPI接口包括：第一串行时钟接口SCK1、第一片选接口SS_N1、第一主数据输入接口MISO1和第一主数据输出接口MOSI1；
DSP12的SPI接口包括：第二串行时钟接口SCK2、第二片选接口SS_N2、第二主数据输入接口MISO2和第二主数据输出接口MOSI2；
EEPROM13的SPI接口包括：第三串行时钟接口SCK3、第三片选接口SS_N3、第三主数据输入接口MISO3和第三主数据输出接口MOSI3；
其中，第一串行时钟接口SCK1和第二串行时钟接口SCK2连接，第一片选接口SS_N1和第二片选接口SS_N2连接，第一主数据输入接口MISO1和第二主数据输入接口MISO2连接，第一主数据输出接口MOSI1和第二主数据输出接口MOSI2连接；
第二串行时钟接口SCK2和第三串行时钟接口SCK3连接，第二片选接口SS_N2和第三片选接口SS_N3连接，第二主数据输入接口MISO2和第三主数据输入接口MISO3连接，第二主数据输出接口MOSI2和第三主数据输出接口MOSI3连接。
具体的，上拉电阻的数量为多个，下拉电阻的数量为多个；其中，上拉电阻包括：第一上拉电阻R1、第二上拉电阻R3、第三上拉电阻R5和第四上拉电阻R7；下拉电阻包括：第一下拉电阻R2、第二下拉电阻R4、第三下拉电阻R6和第四下拉电阻R8；
第一串行时钟接口SCK1和第二串行时钟接口SCK2之间的连接线分别与第一上拉电阻R1的一端、第一下拉电阻R2的一端连接，第一上拉电阻R1的另一端与外部电源连接，第一下拉电阻R2的另一端接地；
第一片选接口SS_N1和第二片选接口SS_N2之间的连接线分别与第二上拉电阻R3的一端、第二下拉电阻R4的一端连接，第二上拉电阻R3的另一端与外部电源连接，第二下拉电阻R4的另一端接地；
第一主数据输入接口MISO1和第二主数据输入接口MISO2之间的连接线分别与第三上拉电阻R5、第三下拉电阻R6连接，第三上拉电阻R5的另一端与外部电源连接，第三下拉电阻R6的另一端接地；
第一主数据输出接口MOSI1和第二主数据输出接口MOSI2之间的连接线分别与第四上拉电阻R7、第四下拉电阻R8连接，第四上拉电阻R7的另一端与外部电源连接，第四下拉电阻R8的另一端接地。
本发明的支持SPI通信的电平转换电路成本低，电路结构简单，占用空间小，可靠性好。
实施例2：
一种支持SPI通信的电平转换方法，应用于上述实施例1中的支持SPI通信的电平转换电路，参考图3，该方法包括：
步骤S301，若电平转换电路中的MCU与电平转换电路中的EEPROM之间进行通信，则MCU通过GPIO接口输出低电平，并将MCU配置为高阻态输出，进而通过电平转换电路中的上拉电阻和下拉电阻使得MCU与电平转换电路中的DSP实现电平转换，以满足DSP的电平需求；
步骤S302，若DSP与EEPROM之间进行通信，则MCU通过GPIO接口输出高电平，并将MCU配置为高阻态输出，进而通过上拉电阻和下拉电阻满足MCU、EEPROM和DSP的电平需求。
下面以一个具体的实施例对该过程进行详细介绍：
参考图2，当MCU和EEPROM之间通信时，由于MCU直接输出的高电平是3.3V，会损坏DSP，所以不能直接输出高电平。
当第一串行时钟接口SCK1需要输出高电平时，将MCU配置为高阻态输出，此时它的输出电压完全受外接上拉电阻R1和下拉电阻R2的控制。SCK1和SCK2之间的连接线上的电压：Vsck＝(3.3V/(6.2(R1)+10(R2)))*10(R2)＝2.03V，在2.2V以下，不会烧坏DSP(因为DSP的SPI通信高电平是1.6V～2.2V)，同时满足EEPROM的需要(EEPROM的SPI通信高电平是1.6V～5.0V，而为了与DSP、MCU兼容高电平，EEPROM供电和SPI通信高电平为2.0V)；当SCK1需要输出低电平时，可直接输出0V；
当第一片选接口SS_N1需要输出高电平时，将MCU配置为高阻态输出，此时它的输出电压完全受外接上拉电阻R3和下拉电阻R4的控制。SS_N1和SS_N2之间的连接线上的电压：Vss_n＝(3.3V/(6.2(R3)+10(R4)))*10(R4)＝2.03V，在2.2V以下，不会烧坏DSP(因为DSP的SPI通信高电平是1.6V～2.2V)，同时满足EEPROM的需要(EEPROM的SPI通信高电平是1.6V～5.0V，而为了与DSP、MCU兼容高电平，EEPROM供电和SPI通信高电平为2.0V)；当SS_N1需要输出低电平时，可直接输出0V；
当第一主数据输入接口MOSI1需要输出高电平时，将MCU配置为高阻态输出，此时它的输出电压完全受外接上拉电阻R7和下拉电阻R8的控制。MOSI1和MOSI2之间的连接线上的电压：Vmosi＝(3.3V/(6.2(R7)+10(R8)))*10(R8)＝2.03V，在2.2V以下，不会烧坏DSP(因为DSP的SPI通信高电平是1.6V～2.2V)，同时满足EEPROM的需要(EEPROM的SPI通信高电平是1.6V～5.0V，而为了与DSP、MCU兼容高电平，EEPROM供电和SPI通信高电平为2.0V)；当MOSI1需要输出低电平时，可直接输出0V；
当MCU和EEPROM之间通信时，对MCU来讲，MISO1对输入脚，EEPROM输出，由于外部上拉电阻R5和下拉电阻R6的作用，Vmiso＝(3.3V/(6.2(R5)+10(R6)))*10(R6)＝2.03V，相当于外部上拉2V，EEPROM输出高电平是2V，低电平是0V，MCU输入脚可以识别2.0V高电平，0V为低电平，可以正常通信。
而当DSP和EEPROM通信时，DSP内部SPI采用1.8V供电(DSP芯片自身决定的)，输出高电平1.8V。低电平是0V，由于4根线外部都上拉了2.0V高电平，所以高电平范围是1.8V～2.0V直接，低电平是0V，满足EEPROM电平需要，可以正常通信。
可选地，上拉电阻的阻值和下拉电阻的阻值之间的比例为0.6至0.64之间的任一值。
可选地，上拉电阻的数量为多个，下拉电阻的数量为多个。
可选地，当电平转换电路中的MCU与电平转换电路中的EEPROM之间进行通信时，MCU的输出高电平为：2.03V；
当DSP与EEPROM之间进行通信时，EEPROM的输出高电平的范围为：1.8V至2.0V。
本发明的支持SPI通信的电平转换电路及电平转换方法，是通过对4线SPI通信的每根线，接上拉和下拉电阻，在通信时序的处理中，MCU会根据通信时序，对GPIO口配置模式进行切换，实现MCU和DSP Master端不同电平间兼容对EEPROM Slave端的通信。同时MCU会根据PAM4光模块工作过程中与EEPROM通信需要，通过GPIO控制DSP，选择MCU Master和EEPROM通信，还是DSP Master和EEPROM通信。
实施例3：
一种PAM4光模块，PAM4光模块中包含上述实施例1中的支持SPI通信的电平转换电路。
具体的，PAM4光模块中采用实施例1中的支持SPI通信的电平转换电路并按照实施例2中的电平转换方法实现SPI通信。
本发明实施例所提供的支持SPI通信的电平转换电路及电平转换方法的计算机程序产品，包括存储了程序代码的计算机可读存储介质，所述程序代码包括的指令可用于执行前面方法实施例中所述的方法，具体实现可参见方法实施例，在此不再赘述。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统和装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
另外，在本发明实施例的描述中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种支持SPI通信的电平转换电路，其特征在于，包括：MCU微控制单元、DSP数字信号处理单元、EEPROM电子抹除式可复写只读存储器、上拉电阻和下拉电阻；
所述MCU微控制单元的SPI接口与所述DSP数字信号处理单元的SPI接口连接，所述DSP数字信号处理单元的SPI接口与所述EEPROM电子抹除式可复写只读存储器的SPI接口连接，所述MCU微控制单元的SPI接口还与所述EEPROM电子抹除式可复写只读存储器的SPI接口连接，所述MCU微控制单元的GPIO接口与所述DSP数字信号处理单元连接；
所述MCU微控制单元用于通过控制所述GPIO接口输出的电平状态选择通信链路，其中，若所述电平状态为高电平，则所述DSP数字信号处理单元与所述EEPROM电子抹除式可复写只读存储器之间通信；若所述电平状态为低电平，则所述MCU微控制单元与所述EEPROM电子抹除式可复写只读存储器之间通信；
所述MCU微控制单元的SPI接口与所述DSP数字信号处理单元的SPI接口之间的每根连接线分别与所述上拉电阻的一端、所述下拉电阻的一端连接，所述上拉电阻的另一端与外部电源连接，所述下拉电阻的另一端接地，其中，所述上拉电阻和所述下拉电阻用于在进行所述通信链路的选择时，进行所述MCU微控制单元与所述DSP数字信号处理单元之间的电平转换。
2.根据权利要求1所述的电路，其特征在于，所述上拉电阻的阻值和所述下拉电阻的阻值之间的比例为0.6至0.64之间的任一值。
3.根据权利要求1所述的电路，其特征在于，所述上拉电阻的数量为多个，所述下拉电阻的数量为多个。
4.根据权利要求1所述的电路，其特征在于，所述MCU微控制单元的SPI接口包括：第一串行时钟接口、第一片选接口、第一主数据输入接口和第一主数据输出接口；
所述DSP数字信号处理单元的SPI接口包括：第二串行时钟接口、第二片选接口、第二主数据输入接口和第二主数据输出接口；
所述EEPROM电子抹除式可复写只读存储器的SPI接口包括：第三串行时钟接口、第三片选接口、第三主数据输入接口和第三主数据输出接口；
其中，所述第一串行时钟接口和所述第二串行时钟接口连接，所述第一片选接口和所述第二片选接口连接，所述第一主数据输入接口和所述第二主数据输入接口连接，所述第一主数据输出接口和所述第二主数据输出接口连接；
所述第二串行时钟接口和所述第三串行时钟接口连接，所述第二片选接口和所述第三片选接口连接，所述第二主数据输入接口和所述第三主数据输入接口连接，所述第二主数据输出接口和所述第三主数据输出接口连接。
5.根据权利要求4所述的电路，其特征在于，所述上拉电阻包括：第一上拉电阻、第二上拉电阻、第三上拉电阻和第四上拉电阻；所述下拉电阻包括：第一下拉电阻、第二下拉电阻、第三下拉电阻和第四下拉电阻；
所述第一串行时钟接口和所述第二串行时钟接口之间的连接线分别与所述第一上拉电阻的一端、所述第一下拉电阻的一端连接；所述第一上拉电阻的另一端与所述外部电源连接，所述第一下拉电阻的另一端接地；
所述第一片选接口和所述第二片选接口之间的连接线分别与所述第二上拉电阻的一端、所述第二下拉电阻的一端连接；所述第二上拉电阻的另一端与所述外部电源连接，所述第二下拉电阻的另一端接地；
所述第一主数据输入接口和所述第二主数据输入接口之间的连接线分别与所述第三上拉电阻的一端、所述第三下拉电阻的一端连接；所述第三上拉电阻的另一端与所述外部电源连接，所述第三下拉电阻的另一端接地；
所述第一主数据输出接口和所述第二主数据输出接口之间的连接线分别与所述第四上拉电阻的一端、所述第四下拉电阻的一端连接；所述第四上拉电阻的另一端与所述外部电源连接，所述第四下拉电阻的另一端接地。
6.一种支持SPI通信的电平转换方法，其特征在于，应用于上述权利要求1至5中任一项所述的支持SPI通信的电平转换电路，所述方法包括：
若所述电平转换电路中的MCU微控制单元与所述电平转换电路中的EEPROM电子抹除式可复写只读存储器之间进行通信，则所述MCU微控制单元通过GPIO接口输出低电平，并将所述MCU微控制单元配置为高阻态输出，进而通过所述电平转换电路中的上拉电阻和下拉电阻使得所述MCU微控制单元与所述电平转换电路中的DSP数字信号处理单元实现电平转换，以满足所述DSP数字信号处理单元的电平需求；
若所述DSP数字信号处理单元与所述EEPROM电子抹除式可复写只读存储器之间进行通信，则所述MCU微控制单元通过GPIO接口输出高电平，并将所述MCU微控制单元配置为高阻态输出，进而通过所述上拉电阻和所述下拉电阻满足所述MCU微控制单元、所述EEPROM电子抹除式可复写只读存储器和所述DSP数字信号处理单元的电平需求。
7.根据权利要求6所述的方法，其特征在于，所述上拉电阻的阻值和所述下拉电阻的阻值之间的比例为0.6至0.64之间的任一值。
8.根据权利要求6所述的方法，其特征在于，所述上拉电阻的数量为多个，所述下拉电阻的数量为多个。
9.根据权利要求6所述的方法，其特征在于，当所述电平转换电路中的MCU微控制单元与所述电平转换电路中的EEPROM电子抹除式可复写只读存储器之间进行通信时，所述MCU微控制单元的输出高电平为：2.03V；
当所述DSP数字信号处理单元与所述EEPROM电子抹除式可复写只读存储器之间进行通信时，所述EEPROM电子抹除式可复写只读存储器的输出高电平的范围为：1.8V至2.0V。
10.一种PAM4光模块，其特征在于，所述PAM4光模块中包含上述权利要求1至5中任一项所述的支持SPI通信的电平转换电路。
CN201910341681.0A 2019-04-25 2019-04-25 支持spi通信的电平转换电路及电平转换方法 Active CN110061732B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910341681.0A CN110061732B (zh) 2019-04-25 2019-04-25 支持spi通信的电平转换电路及电平转换方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910341681.0A CN110061732B (zh) 2019-04-25 2019-04-25 支持spi通信的电平转换电路及电平转换方法

Publications (2)

Publication Number Publication Date
CN110061732A CN110061732A (zh) 2019-07-26
CN110061732B true CN110061732B (zh) 2023-05-26

Family

ID=67320960

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910341681.0A Active CN110061732B (zh) 2019-04-25 2019-04-25 支持spi通信的电平转换电路及电平转换方法

Country Status (1)

Country Link
CN (1) CN110061732B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110401490B (zh) * 2019-08-02 2020-11-03 东莞铭普光磁股份有限公司 支持mdio通信的电平转换电路、电平转换方法及pam光模块
CN112443938A (zh) * 2019-09-04 2021-03-05 青岛海尔空调电子有限公司 用于空调内外机通讯误配线的室内机主动检测方法
CN111556384A (zh) * 2020-04-24 2020-08-18 东莞铭普光磁股份有限公司 光模块接收电路和光模块
CN115586811B (zh) * 2022-10-14 2023-10-20 北京无线电测量研究所 一种数字信号生成电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612634A (en) * 1994-09-26 1997-03-18 Zilog, Inc. Circuit for sensing whether or not an add-in board is inserted into a bus connector of a mother board
CN101533384A (zh) * 2008-03-14 2009-09-16 施耐德电器工业公司 共享一片程序存储器的双处理器控制系统和方法
CN106844266A (zh) * 2017-02-06 2017-06-13 京信通信系统（广州）有限公司 一种硬件地址编址电路及其制作、使用方法
CN107480090A (zh) * 2017-08-01 2017-12-15 晶晨半导体(上海)股份有限公司 一种在串行外设接口设备上实现gpio功能的电路及方法
CN107659476A (zh) * 2017-10-09 2018-02-02 珠海格力电器股份有限公司 一种通信电路
CN108897708A (zh) * 2018-09-07 2018-11-27 东莞铭普光磁股份有限公司 一种多控制器通信系统物理地址确定方法及装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3557335B2 (ja) * 1997-11-26 2004-08-25 株式会社東芝 インターフェイス回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612634A (en) * 1994-09-26 1997-03-18 Zilog, Inc. Circuit for sensing whether or not an add-in board is inserted into a bus connector of a mother board
CN101533384A (zh) * 2008-03-14 2009-09-16 施耐德电器工业公司 共享一片程序存储器的双处理器控制系统和方法
CN106844266A (zh) * 2017-02-06 2017-06-13 京信通信系统（广州）有限公司 一种硬件地址编址电路及其制作、使用方法
CN107480090A (zh) * 2017-08-01 2017-12-15 晶晨半导体(上海)股份有限公司 一种在串行外设接口设备上实现gpio功能的电路及方法
CN107659476A (zh) * 2017-10-09 2018-02-02 珠海格力电器股份有限公司 一种通信电路
CN108897708A (zh) * 2018-09-07 2018-11-27 东莞铭普光磁股份有限公司 一种多控制器通信系统物理地址确定方法及装置

Also Published As

Publication number Publication date
CN110061732A (zh) 2019-07-26

Similar Documents

Publication Publication Date Title
CN110061732B (zh) 支持spi通信的电平转换电路及电平转换方法
US9106220B2 (en) Methods and systems for high bandwidth chip-to-chip communications interface
EP2381571B1 (en) Charging systems with direct charging port support and extended capabilities
CN103283148B (zh) 具有预加重的电压模式驱动器
CN106063073B (zh) 快速充电方法、电源适配器和移动终端
US20050185665A1 (en) Management method for a bidirectional and simultaneous exchange of digital signals and a corresponding interface for a bidirectional and simultaneous communication
CN104583791A (zh) 用于测试装置的接口电路
JP6460049B2 (ja) リンギング抑制回路
CN102103562A (zh) 多功率模式串行接口架构
CN102324922A (zh) 低压差分信号驱动电路与数字信号传输器
WO2015031845A1 (en) Methods and systems for energy-efficient communications interface
CN106209388A (zh) 一种以太网供电的功率管理方法、供电设备及受电设备
CN101752760A (zh) 多工usb线缆连接器
CN109561032B (zh) 一种交换机模块及包括其的交换机
US20160019174A1 (en) Universal Serializer Architecture
CN103248352B (zh) 低电压差动信号驱动电路以及相容于有线传输的电子装置
US20210050736A1 (en) Multi-level encoding for battery management system
US20050220232A1 (en) Circuit arrangement and a method to transfer data on a 3-level pulse amplitude modulation (PAM-3) channel
CN203588122U (zh) 基于OpenVPX标准的主控器
CN210573287U (zh) 扩展电路
CN211124035U (zh) 一种pam4光模块i2c通信系统
CN204256738U (zh) S7-200PLC与I/A Series的数据线
CN110401490B (zh) 支持mdio通信的电平转换电路、电平转换方法及pam光模块
CN114244909B (zh) 协议转换电路和相关设备
CN104572556A (zh) 多级串口扩展电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant