CN115586811B - 一种数字信号生成电路 - Google Patents
一种数字信号生成电路 Download PDFInfo
- Publication number
- CN115586811B CN115586811B CN202211257024.6A CN202211257024A CN115586811B CN 115586811 B CN115586811 B CN 115586811B CN 202211257024 A CN202211257024 A CN 202211257024A CN 115586811 B CN115586811 B CN 115586811B
- Authority
- CN
- China
- Prior art keywords
- field effect
- effect transistor
- transistor
- resistor
- output pull
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Electronic Switches (AREA)
Abstract
本发明实施例公开一种数字信号生成电路,所述电路包括数控电流源、电流镜、第一电阻器、第二电阻器、第一缓冲器链、第二缓冲器链、输出下拉晶体管和输出上拉晶体管,其中,所述数控电流源用于根据指令产生电流信号;所述电流镜用于对所述数控电流源输出的电流信号进行镜像转换;所述第一电阻器将经过的电流信号转换为第一电压信号;所述第二电阻器将经过的电流信号转化为第二电压信号;所述第一电压信号在所述第一缓冲器链驱动输出下拉晶体管的栅极,第二电压信号通过第二缓冲器链驱动输出上拉晶体管的栅极,由此在输出下拉晶体管和输出上拉晶体管之间输出高压数字信号。
Description
技术领域
本发明涉及电子技术领域。更具体地,涉及一种数字信号生成电路。
背景技术
目前,高压数字信号生成电路主要用于功率放大器等高压电路的驱动,通常的高压驱动电路使用三极管设计,这种设计的问题是在集成大规模数字电路时难以保证可靠性。
发明内容
本发明的目的在于提供一种数字信号生成电路,以解决现有技术存在的问题中的至少一个。
为达到上述目的,本发明采用下述技术方案:
本发明第一方面提供了一种数字信号生成电路,包括:数控电流源、电流镜、第一电阻器、第二电阻器、第一缓冲器链、第二缓冲器链、输出下拉晶体管和输出上拉晶体管,其中,
所述数控电流源用于根据指令产生电流信号;
所述电流镜用于对所述数控电流源输出的电流信号进行镜像转换;
所述第一电阻器将经过的电流信号转换为第一电压信号;
所述第二电阻器将经过的电流信号转化为第二电压信号;
所述第一电压信号通过所述第一缓冲器链驱动所述输出下拉晶体管的栅极,第二电压信号通过第二缓冲器链驱动所述输出上拉晶体管的栅极,从而在所述输出下拉晶体管和输出上拉晶体管之间输出数字信号。
可选地,所述电流镜包括第一场效应晶体管、第二场效应晶体管、第三场效应晶体管、第四场效应晶体管和第五场效应晶体管,其中,
所述第一场效应晶体管的漏极与所述数控电流源的输出端连接并与所述第一场效应晶体管的栅极连接,栅极与所述第二场效应晶体管的栅极连接,源极接地;
所述第二场效应晶体管的栅极与所述第五场效应晶体管的栅极连接,漏极与所述第三场效应晶体管的源极连接,源极接地;
所述第三场效应晶体管的栅极与所述第四场效应晶体管的栅极连接并于其源极连接,漏极与第一系统电源连接;
所述第四场效应晶体管的漏极与所述第一系统电源连接,源极与所述第一电阻器的第二端连接,所述第一电阻器第一端接地;
所述第五场效应晶体管的源极接地,漏极与第二电阻器的第一端连接,所述第二电阻器的第二端与所述第一系统电源连接。
可选地,还包括第一保护晶体管对,用于保护所述第三场效应晶体管和第四场效应晶体管不被击穿。
可选地,还包括第二保护晶体管,用于保护所述第二场效应晶体管和第五场效应晶体管不被击穿。
可选地,所述第一保护晶体管对包括第六场效应晶体管、第七场效应晶体管,所述第六场效应晶体管设置于所述第二场效应晶体管和所述第三场效应晶体管之间,所述第七场效应晶体管设置于所述第一电阻器和所述第四场效应晶体管之间。
可选地,所述第二保护晶体管设置于所述第五场效应晶体管和所述第二电阻器之间。
可选地,所述第六场效应晶体管、第七场效应晶体管和第二保护晶体管为高压MOS管。
可选地,所述第一场效应晶体管、第二场效应晶体管、第三场效应晶体管、第四场效应晶体管和第五场效应晶体管为低压MOS管。
可选地,所述第一缓冲器链的第一端与第二系统电源连接,第二端与所述第一电阻器的第二端连接,第三端接地,第四端与所述输出下拉晶体管的栅极连接;所述输出下拉晶体管的源极接地,漏极与所述输出上拉晶体管的漏极连接。
可选地,所述第二缓冲器链的第一端与第三系统电源连接,第二端与所述第二电阻器的第一端连接,第三端与所述第二电阻器的第二端连接,第四端与所述输出上拉晶体管的栅极连接;所述输出上拉晶体管的源极与所述第一系统电源连接。
本发明的有益效果如下:
本发明所述技术方案能够将如0到5V的低压、低驱动能力的数字信号转换为如0到28V的高压、高驱动能力数字信号。
附图说明
下面结合附图对本发明的具体实施方式作进一步详细的说明。
图1示出本发明的一个实施例提供的一种数字信号生成电路的结构示意图。
具体实施方式
为了更清楚地说明本发明,下面结合实施例和附图对本发明做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解,下面所具体描述的内容是说明性的而非限制性的,不应以此限制本发明的保护范围。
本发明的一个实施例提供了一种数字信号生成电路,如图1所示,包括,数控电流源I1、电流镜、第一电阻器R1、第二电阻器R2、第一缓冲器链、第二缓冲器链、输出下拉晶体管MH3和输出上拉晶体管MH5,其中,
所述数控电流源I1用于根据指令产生电流信号;
所述电流镜用于对所述数控电流源输出的电流信号进行镜像转换;
所述第一电阻器R1将经过的电流信号转换为第一电压信号;
所述第二电阻器R2将经过的电流信号转化为第二电压信号;
所述第一电压信号通过所述第一缓冲器链驱动输出下拉晶体管MH3的栅极,第二电压信号通过第二缓冲器链驱动输出上拉晶体管MH5的栅极,由此在输出下拉晶体管MH3和输出上拉晶体管MH5之间输出高压数字信号。
该电路用于雷达中高压功率放大器的控制,用于将低压数字信号转换为高压数字信号,具体的,为能够将如0到5V的低压、低驱动能力的数字信号转换为如0到28V的高压、高驱动能力数字信号的电路。
在一个具体的实施例中,所述第一缓冲器链和第二缓冲器链由反相器链构成。
在一个具体示例中,所述数控电流源的一端接入第二系统电流源VCC,所述第二系统电流源输入低压数字信号控制数控电流源产生电流信号,产生的电流信号由电流镜转换成镜像后的电流信号。
在一个具体的实施例中,所述电流镜包括第一场效应晶体管M1、第二场效应晶体管M2、第三场效应晶体管M3、第四场效应晶体管M4和第五场效应晶体管M5,其中,
所述第一场效应晶体管M1的漏极与所述数控电流源的输出端连接并与栅极连接,栅极与所述第二场效应晶体管M2的栅极连接,源极接地;
所述第二场效应晶体管M2的栅极与所述第五场效应晶体管M5的栅极连接,漏极与所述第三场效应晶体管M3的源极连接,源极接地;
所述第三场效应晶体管M3的栅极与所述第四场效应晶体管M4的栅极连接并于其源极连接,漏极与第一系统电源VH连接;
所述第四场效应晶体管M4的漏极与所述第一系统电源连接,源极与所述第一电阻器R1的第二端连接,所述第一电阻器R1的第一端接地;
所述第五场效应晶体管M5的源极接地,漏极与第二电阻器R2的第一端连接,所述第二电阻器R2的第二端与所述第一系统电源连接。
在一个具体的实施例中,所述电路还包括第一保护晶体管对,用于保护所述第三场效应晶体管M3和第四场效应晶体管M4不被击穿。
具体的,所述第一保护晶体管对包括第六场效应晶体管MH1、第七场效应晶体管MH2,所述第六场效应晶体管MH1设置于所述第二场效应晶体管M2和所述第三场效应晶体管M3之间,所述第七场效应晶体管MH2设置于所述第一电阻器R1和所述第四场效应晶体管M4之间。
在一个具体的实施例中,所述电路还包括第二保护晶体管MH4,用于保护所述第二场效应晶体管M2和第五场效应晶体管M5不被击穿。
具体的,所述第二保护晶体管MH4设置于所述第五场效应晶体管M5和所述第二电阻器R2之间。
在一种可能的实现方式中,所述第六场效应晶体管MH1、第七场效应晶体管MH2、第二保护晶体管MH4、输出上拉晶体管MH3和输出下拉晶体管MH5为高压MOS管。
所述第一场效应晶体管M1、第二场效应晶体管M2、第三场效应晶体管M3、第四场效应晶体管M4和第五场效应晶体管M5为低压MOS管。
应当说明的是,高压MOS管的的击穿电压远高于低压MOS管;所述高压MOS管指代同样工艺中源漏电压较高的MOS管,低压MOS管指代同样工艺中源漏电压较低的MOS管。
应当说明的是,本发明采用高压MOS管和低压MOS管混用的方法,在增加电路的可靠性的同时提高了电路的切换速度。在该方案中,高压MOS管仅用于低压MOS管的保护,所有信号转换均由低压MOS管构成,在避免击穿的同时兼顾了电压转换的速度。
在一个具体的实施例中,所述第一缓冲器链的第一端与第二系统电源VCC连接,第二端与所述第一电阻器R1的第二端连接,第三端接地,第四端与所述输出下拉晶体管的栅极连接;所述输出下拉晶体管的源极接地,漏极与所述输出上拉晶体管的漏极连接。
所述第二缓冲器链的第一端与第三系统电源连接,第二端与所述第二电阻器的第一端连接,第三端与所述第二电阻器的第二端连接,第四端与所述输出上拉晶体管的栅极连接;所述输出上拉晶体管的源极与所述第一系统电源VH连接;所述第三系统电源的值等于第一系统电源VH的值减去第二系统电源VCC的值。
在本发明的描述中,需要说明的是,术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
还需要说明的是,在本发明的描述中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
显然,本发明的上述实施例仅仅是为清楚地说明本发明所作的举例,而并非是对本发明的实施方式的限定,对于本领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动,这里无法对所有的实施方式予以穷举,凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。
Claims (10)
1.一种数字信号生成电路,其特征在于,所述电路包括
数控电流源、电流镜、第一电阻器、第二电阻器、第一缓冲器链、第二缓冲器链、输出下拉晶体管和输出上拉晶体管,其中,
所述数控电流源用于根据指令产生电流信号;
所述电流镜用于对所述数控电流源输出的电流信号进行镜像转换;
所述第一电阻器将经过的电流信号转换为第一电压信号;
所述第二电阻器将经过的电流信号转化为第二电压信号;
所述第一电压信号通过所述第一缓冲器链驱动所述输出下拉晶体管的栅极,第二电压信号通过第二缓冲器链驱动所述输出上拉晶体管的栅极,从而在所述输出下拉晶体管和输出上拉晶体管之间输出数字信号。
2.根据权利要求1所述的数字信号生成电路,其特征在于,
所述电流镜包括第一场效应晶体管、第二场效应晶体管、第三场效应晶体管、第四场效应晶体管和第五场效应晶体管,其中,
所述第一场效应晶体管的漏极与所述数控电流源的输出端连接并与所述第一场效应晶体管的栅极连接,栅极与所述第二场效应晶体管的栅极连接,源极接地;
所述第二场效应晶体管的栅极与所述第五场效应晶体管的栅极连接,漏极与所述第三场效应晶体管的源极连接,源极接地;
所述第三场效应晶体管的栅极与所述第四场效应晶体管的栅极连接并与所述第三场效应晶体管的源极连接,漏极与第一系统电源连接;
所述第四场效应晶体管的漏极与所述第一系统电源连接,源极与所述第一电阻器的第二端连接,所述第一电阻器的第一端接地;
所述第五场效应晶体管的源极接地,漏极与第二电阻器的第一端连接,所述第二电阻器的第二端与所述第一系统电源连接。
3.根据权利要求2所述的数字信号生成电路,其特征在于,还包括
第一保护晶体管对,用于保护所述第三场效应晶体管和第四场效应晶体管不被击穿。
4.根据权利要求3所述的数字信号生成电路,其特征在于,还包括
第二保护晶体管,用于保护所述第二场效应晶体管和第五场效应晶体管不被击穿。
5.根据权利要求4所述的数字信号生成电路,其特征在于,
所述第一保护晶体管对包括第六场效应晶体管、第七场效应晶体管,所述第六场效应晶体管设置于所述第二场效应晶体管和所述第三场效应晶体管之间,所述第七场效应晶体管设置于所述第一电阻器和所述第四场效应晶体管之间。
6.根据权利要求5所述的数字信号生成电路,其特征在于,
所述第二保护晶体管设置于所述第五场效应晶体管和所述第二电阻器之间。
7.根据权利要求6所述的数字信号生成电路,其特征在于,
所述输出上拉晶体管、输出下拉晶体管、第六场效应晶体管、第七场效应晶体管和第二保护晶体管为高压MOS管。
8.根据权利要求2所述的数字信号生成电路,其特征在于,
所述第一场效应晶体管、第二场效应晶体管、第三场效应晶体管、第四场效应晶体管和第五场效应晶体管为低压MOS管。
9.根据权利要求6所述的数字信号生成电路,其特征在于,
所述第一缓冲器链的第一端与第二系统电源连接,第二端与所述第一电阻器的第二端连接,第三端接地,第四端与所述输出下拉晶体管的栅极连接;所述输出下拉晶体管的源极接地,漏极与所述输出上拉晶体管的漏极连接。
10.根据权利要求6所述的数字信号生成电路,其特征在于,
所述第二缓冲器链的第一端与第三系统电源连接,第二端与所述第二电阻器的第一端连接,第三端与所述第二电阻器的第二端连接,第四端与所述输出上拉晶体管的栅极连接;所述输出上拉晶体管的源极与所述第一系统电源连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211257024.6A CN115586811B (zh) | 2022-10-14 | 2022-10-14 | 一种数字信号生成电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211257024.6A CN115586811B (zh) | 2022-10-14 | 2022-10-14 | 一种数字信号生成电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115586811A CN115586811A (zh) | 2023-01-10 |
CN115586811B true CN115586811B (zh) | 2023-10-20 |
Family
ID=84780686
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211257024.6A Active CN115586811B (zh) | 2022-10-14 | 2022-10-14 | 一种数字信号生成电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115586811B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998037634A1 (en) * | 1997-02-19 | 1998-08-27 | S3 Incorporated | Voltage tolerant input/output buffer |
KR20070087358A (ko) * | 2006-02-23 | 2007-08-28 | 엘지.필립스 엘시디 주식회사 | 데이터 구동회로와 이를 이용한 평판 표시장치의 구동장치및 구동방법 |
CN110061732A (zh) * | 2019-04-25 | 2019-07-26 | 东莞铭普光磁股份有限公司 | 支持spi通信的电平转换电路及电平转换方法 |
CN212183507U (zh) * | 2020-04-30 | 2020-12-18 | 深圳芯能半导体技术有限公司 | 高压集成电路及其电平转换电路 |
CN113489483A (zh) * | 2021-06-30 | 2021-10-08 | 华润微集成电路(无锡)有限公司 | 一种led彩灯灯串数据输出口电平转换驱动电路和方法 |
-
2022
- 2022-10-14 CN CN202211257024.6A patent/CN115586811B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998037634A1 (en) * | 1997-02-19 | 1998-08-27 | S3 Incorporated | Voltage tolerant input/output buffer |
KR20070087358A (ko) * | 2006-02-23 | 2007-08-28 | 엘지.필립스 엘시디 주식회사 | 데이터 구동회로와 이를 이용한 평판 표시장치의 구동장치및 구동방법 |
CN110061732A (zh) * | 2019-04-25 | 2019-07-26 | 东莞铭普光磁股份有限公司 | 支持spi通信的电平转换电路及电平转换方法 |
CN212183507U (zh) * | 2020-04-30 | 2020-12-18 | 深圳芯能半导体技术有限公司 | 高压集成电路及其电平转换电路 |
CN113489483A (zh) * | 2021-06-30 | 2021-10-08 | 华润微集成电路(无锡)有限公司 | 一种led彩灯灯串数据输出口电平转换驱动电路和方法 |
Also Published As
Publication number | Publication date |
---|---|
CN115586811A (zh) | 2023-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108155903B (zh) | 应用于GaN栅极驱动的高速高压电平转换电路 | |
US8400185B2 (en) | Driving circuit with zero current shutdown and a driving method thereof | |
CN107222196B (zh) | 半导体器件 | |
CN102681590A (zh) | 传输电路、超声探头和超声图像显示设备 | |
CN101562449B (zh) | 一种基于mos电流模逻辑的高速电流开关驱动器 | |
CN110729995A (zh) | 一种电平转换电路及电平转换方法 | |
CN113114210A (zh) | 一种自偏置过温保护电路 | |
CN102541148B (zh) | 一种双向可调基准电流产生装置 | |
CN115586811B (zh) | 一种数字信号生成电路 | |
CN212183507U (zh) | 高压集成电路及其电平转换电路 | |
JP2009296123A (ja) | バッファ回路及びこれを用いた信号伝達装置 | |
CN104133514B (zh) | 电压追踪电路 | |
JP4724575B2 (ja) | レベル変換回路 | |
CN214480548U (zh) | 一种高压驱动电路 | |
CN114337339B (zh) | 一种带有端口短路检测的整流桥驱动电路 | |
CN116032263A (zh) | 绝缘栅双极型晶体管模块的驱动电路 | |
CN110518903B (zh) | 一种电平移位电路 | |
EP3202038B1 (en) | Comparator | |
CN106533410A (zh) | 一种栅极驱动电路 | |
CN112953509B (zh) | 一种高压驱动电路 | |
CN109213253A (zh) | 一种快速的高精度低温漂强下拉电流产生电路 | |
CN106961271B (zh) | 信号接收装置和信号处理设备 | |
CN220754644U (zh) | 基于Bipolar工艺的MOSFET驱动器电路、驱动芯片及电子设备 | |
CN117434340B (zh) | 电压检测电路和芯片 | |
CN114629489B (zh) | 一种电平转换电路和多电压域的电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |