CN102681590A - 传输电路、超声探头和超声图像显示设备 - Google Patents

Abstract

提供一种供包括超声换能器的超声探头使用的传输电路。传输电路包括：高电压电流DAC，配置成输出发送和接收超声波的超声换能器的驱动电流；以及波形发生器，配置成以预定定时将控制信号从高电压电流DAC输出到高电压电流DAC。控制信号配置成输出具有预期幅值的驱动电流。

Description

传输电路、超声探头和超声图像显示设备

技术领域

本发明涉及驱动超声换能器的传输电路、配备有传输电路的超声探头以及超声图像显示设备。

背景技术

超声图像显示设备从连接到设备主体的超声探头向对象中发送超声波，并且通过超声探头来接收其回波，由此生成对象中的超声图像。超声探头配备有由诸如压电陶瓷之类的压电材料组成的超声换能器。超声换能器由传输电路来驱动，以便执行超声波的传输(参照例如日本专利申请公开No.2004-358133和日本专利申请公开No.2008-68014)。传输电路一般设置在设备主体中。

现在进行传输电路在超声探头中的设置的研究。当传输电路设置在超声探头中时，需要使其较小。由于超声探头由操作员来把握，所以设置在超声探头中而不是将其设置在设备主体的情况下的传输电路还需要抑制因功率消耗而引起的热量的生成。

但是，由于电路的尺寸和热量的生成，难以使常规传输电路设置在超声探头中。例如，JP 2004-358133中描述的使用互补晶体管和地钳位电路的传输电路，因为功率消耗在生成编码脉冲时较大，呈现热量生成方面的问题。还存在使用A类放大器作为传输电路。但是，由于A类放大器需要反馈电路，所以电路的尺寸成为问题。此外，由于高速反馈电路成为必需，所以功率消耗大并且热量的生成也成为问题。

发明内容

解决上述问题所进行的一个方面的本发明提供一种传输电路，其中包括：高电压电流DAC，输出用于执行超声波的发送/接收的超声换能器的驱动电流；以及波形发生器，以预定定时将用于从高电压电流DAC输出具有预期幅值的驱动电流的控制信号输出到高电压电流DAC，其中传输电路设置在具有超声换能器的超声探头中。

另一个方面的本发明提供一种传输电路，其中包括：电流镜像电路，输出用于执行超声波的发送/接收的超声换能器的驱动电流；电流DAC，向电流镜像电路输出与具有预期幅值的驱动电流对应的电流；以及波形发生器，以预定定时将用于从电流DAC输出与具有预期幅值的驱动电流对应的电流的控制信号输出到电流DAC，其中传输电路设置在具有超声换能器的超声探头中。

再一个方面的本发明提供一种超声探头，其中包括按照上面提到的一个或另一个方面的本发明的传输电路。

又一个方面的本发明提供一种超声图像显示设备，其中包括按照再一个方面的本发明的超声探头。

按照上述方面的本发明，因为能够实现比常规传输电路更大程度的电路小型化并且降低功率消耗以便抑制热量生成，所以配备有高电压电流DAC和波形发生器的传输电路能够设置在超声探头中。

按照上面提到的另一个方面的本发明，因为能够实现比常规传输电路更大程度的电路小型化并且降低功率消耗以便抑制热量生成，所以配备有电流镜像电路、电流DAC和波形发生器的传输电路能够设置在超声探头中。

附图说明

图1是示出本发明的超声图像显示设备的实施例的一个示例的示意图；

图2是示出按照本发明的第一实施例的超声图像显示设备中的传输电路的配置的框图；

图3是示出图2所示传输电路中采用的波形发生器的配置的框图；

图4是示出图2所示传输电路中采用的高电压电流DAC的电路图；

图5是用于说明配置高电压电流DAC的相应的晶体管的漏极电流的一个示例的简图；

图6是示出从波形发生器输出的控制信号与从高电压电流DAC输出的驱动电流之间的关系的简图；

图7是示出按照第一实施例的修改的传输电路中采用的高电压电流DAC的电路图；

图8是示出按照本发明的第二实施例的超声图像显示设备中采用的传输电路的配置的框图；

图9是包括图8所示传输电路中的电流镜像电路的电路图的简图；

图10是包括第二实施例的修改中采用的电流镜像电路的电路图的简图；

图11是示出图10所示传输电路中采用的电流DAC的输出电压及其正和负电压±HV的简图；

图12是示出按照本发明的第三实施例的超声图像显示设备中采用的传输电路的简图以及包括电流镜像电路和发射极跟随器电路的电路图的简图；以及

图13是示出按照第三实施例的超声图像显示设备中采用的传输电路的另一个示例的简图以及具有缩放控制电路(scale control circuit)的传输电路的简图。

具体实施方式

下面基于附图详细说明本发明的优选实施例。

第一实施例

首先将基于图1至图6来描述第一实施例。如图1所示，超声图像显示设备100具有设备主体101以及连接到设备主体101的超声探头102。超声探头102经由线缆103连接到设备主体101。

超声探头102设置有多个执行超声波的发送/接收的超声换能器104(参照图2和图4)(但是图2和图4中仅示出一个超声换能器104)。超声探头102还设置有驱动超声换能器104的传输电路1。

虽然没有具体示出，但是超声探头102可设置有接收电路，接收电路输入由其中的超声换能器104接收的超声波回波信号，并且对其执行延迟附加处理(delay addition processing)。

将说明传输电路。传输电路1基于经由线缆103从设备主体101的控制器105输入的信号来输出超声换能器104的驱动电流。从控制器105输入的信号包含关于超声传输参数的信息。

如图2所示，传输电路1配备有波形发生器2以及高电压电流数模转换器(DAC)3。

高电压电流DAC 3连接到与超声换能器104耦合的输出线路O，并且向输出线路O输出超声换能器104的驱动电流I。高电压电流DAC3的数量是与传输中同时使用的超声换能器104的最大数量相同的数量(多个)。但是，本文中仅示出相对于一个超声换能器104的一个高电压电流DAC 3。高电压电流DAC 3是高电压电流DAC的实施例的一个示例。

波形发生器2以预定定时输出用于向高电压电流DAC 3输出预期驱动电流I的控制信号。波形发生器2是波形发生器的实施例的一个示例。波形发生器2的数量可与高电压电流DAC 3的数量相同。但是，本文中仅示出相对于一个高电压电流DAC 3的一个波形发生器2。

顺便指出，波形发生器2的RAM 22(参照稍后描述的图3)可共同地提供给多个高电压电流DAC 3。但是，在这种情况下，波形发生器2的读控制器21(参照稍后描述的图3)的数量与高电压电流DAC3的数量相同。

如图3所示，波形发生器2具有读控制器21和随机存取存储器(RAM)22。与驱动电流I的幅值有关的数据存储在RAM 22中。驱动电流I的幅值从控制器105输出。RAM 22是存储器的一个示例。

读控制器21以与传输延迟对应的定时来读取RAM 22中存储的数据。因此，与具有预期幅值的驱动电流I对应的数字控制信号从RAM22输出，并且输入到高电压电流DAC 3。

高电压电流DAC 3将从波形发生器2输出的数字控制信号转换为模拟形式，并且将其作为驱动电流I输出到输出线路O。高电压电流DAC 3具有高电压电流镜像电路31，如图4所示。在本示例中，电流镜像电路31包括正侧高电压电流镜像电路31A和负侧高电压电流镜像电路31B。

正侧高电压电流镜像电路31A连接到正电压+HV，并且向输出线路O输出正驱动电流I。而负侧高电压电流镜像电路31B连接到负电压-HV，并且向输出线路O输出负驱动电流I。顺便指出，为了增强能量效率，正和负电压±HV的幅值可按照RAM 22的输出以及超声探头102的阻抗来优化。

正侧高电压电流镜像电路31A包括一对晶体管M1和M2，而负侧高电压电流镜像电路31B包括一对晶体管M3和M4。晶体管M1和M3是说明第一晶体管的实施例的一个示例。晶体管M2和M4是说明第二晶体管的实施例的一个示例。

晶体管M1和M2是p沟道型MOS-FET，而晶体管M3和M4是n沟道型MOS-FET。这些晶体管M1至M4属于击穿电压高(例如10至100V)的MOS-FET。顺便指出，术语“高电压”表示相应的晶体管M1至M4的击穿电压高。

顺便指出，在正侧高电压电流镜像电路31A中，流经晶体管M1侧的电流与流经晶体管M2(对应于稍后描述的晶体管M2α至M2ε)侧的电流之间的比率ra设置成预定比率。而在负侧高电压电流镜像电路31B中，流经晶体管M3侧的电流与流经晶体管M4(对应于稍后描述的晶体管M4α至M4ε)侧的电流之间的比率rb设置成预定比率。比率ra和比率rb是相同的。

在晶体管M1和M2之中，多个晶体管M2并联设置。在本示例中，设置晶体管M2α、M2β、M2γ、M2δ和M2ε作为晶体管M2。在晶体管M3和M4之中，多个晶体管M4并联设置。在本示例中，设置晶体管M4α、M4β、M4γ、M4δ和M4ε作为晶体管M4。

在晶体管M1和晶体管M2α至M2ε中，其源极侧连接到正电压+HV。晶体管M1的栅极和晶体管M2α至M2ε的栅极相互连接。

另一方面，在晶体管M3和晶体管M4α至M4ε中，其源极侧连接到负电压-HV。晶体管M3的栅极和相应的晶体管M4α至M4ε的栅极相互连接。

晶体管M1的漏极侧连接到第一电流源CS1，而晶体管M3的漏极侧连接到第二电流源CS2。另一方面，晶体管M2α至M2ε和晶体管M4α至M4ε的漏极侧分别连接到输出线路O。

开关SW2α、SW2β、SW2γ、SW2δ和SW2ε分别设置在晶体管M2α至M2ε的漏极侧与输出线路O之间。开关SW4α、SW4β、SW4γ、SW4δ和SW4ε分别设置在晶体管M4α至M4ε的漏极侧与输出线路O之间。开关SW2α至SW2ε和开关SW4α至SW4ε分别输入有从波形发生器2输出的相应比特的控制信号，以此来控制其接通和断开。

当相应的开关SW2α至SW2ε断开时，晶体管M2α至M2ε的漏极电流不流动。另一方面，当相应的开关SW2α至SW2ε接通时，晶体管M2α至M2ε的漏极电流流动。接通开关SW2α至SW2ε的任一个或全部允许驱动电流I流经输出线路O。此外，当相应的开关SW4α至SW4ε断开时，晶体管M4α至M4ε的漏极电流不流动。当相应的开关SW4α至SW4ε接通时，晶体管M4α至M4ε的漏极电流流动。接通开关SW4α至SW4ε的任一个或全部允许驱动电流I流经输出线路O。

按照开关SW2α至SW2ε和SW4α至SW4ε的任一个是否接通，来确定流经输出线路O的驱动电流I的幅值。具体来说，晶体管M2α至M2ε的漏极电流是不同的。晶体管M2α至M2ε的每个占据使得预期驱动电流流动的面积。例如，分别假定晶体管M2ε(在图5中经过简化并且以圆圈示出，并且其它晶体管与其相似)的漏极电流的幅值如图5所示为i，晶体管M2δ的漏极电流的幅值成为2i，晶体管M2γ的漏极电流的幅值成为4i，晶体管M2β的漏极电流的幅值成为8i，以及晶体管M2α的漏极电流的幅值成为16i。

同样，晶体管M4α至M4ε的漏极电流的幅值也不同。晶体管M4α至M4ε的面积的每个也占据使得预期漏极电流流动的面积。例如，分别假定晶体管M4ε的漏极电流的幅值如图5所示为-i，晶体管M4δ的漏极电流的幅值成为-2i，晶体管M4γ的漏极电流的幅值成为-4i，晶体管M4β的漏极电流的幅值成为-8i，以及晶体管M4α的漏极电流的幅值成为-16i。

控制信号与从波形发生器2所输出的驱动电流I(漏极电流)之间的关系的一个示例将基于图6来说明。图6示出输入到开关SW2α至SW2ε的5比特的控制信号与其相应的驱动电流I之间的关系。

假定在图6中，输入有“0”的开关SW2断开，而输入有“1”的开关SW2接通。例如，当“0”输入到开关SW2α、“0”输入到开关SW2β、“0”输入到开关SW2γ、“0”输入到开关SW2δ以及“1”输入到开关SW2ε时，驱动电流I成为i。例如，当“0”输入到开关SW2α、“0”输入到开关SW2β、“0”输入到开关SW2γ、“1”输入到开关SW2δ以及“0”输入到开关SW2ε时，驱动电流I成为2i。例如，当“0”输入到开关SW2α、“0”输入到开关SW2β、“0”输入到开关SW2γ、“1”输入到开关SW2δ以及“1”输入到开关SW2ε时，驱动电流I成为3i。因此，开关SW2α至SW2ε的接通和断开被控制使得获得作为驱动电流I的从0至31i的电流。

同样，5比特控制信号甚至输入到开关SW4α至SW4ε，使得其接通和断开受到控制。因此，获得作为驱动电流I的从0至-31i的电流。如上所述，获得作为预期驱动电流I的-31i至31i的电流。

顺便指出，图4中，简化了高电压电流DAC 3。例如，高电压电流镜像电路31可以是级联电流镜像电路。开关SW2α至SW2ε和开关SW4α至SW4ε是MOS-FET。此外，不用说，在高电压电流DAC 3中需要用于保护装置免受电压破坏的附加电路(未示出)。

按照上述的本实施例，包括具有高电压电流镜像电路31的高电压电流DAC 3以及波形发生器2的传输电路1能够实现比常规传输电路更大程度的小型化并且降低功率消耗以便抑制热量生成。因此，传输电路1能够设置在超声探头102中。

然后将基于图7来说明第一实施例的修改。如图7所示，开关SW2α至SW2ε分别设置在晶体管M1与晶体管M2α至M2ε的栅极之间。按照与以上所述相似的方式来接通开关SW2α至SW2ε的任一个或全部，使得驱动电流I流经输出线路O。根据开关SW2α至SW2ε的任一个是否接通，来确定驱动电流I的幅值。

此外，开关SW4α至SW4ε设置在晶体管M3的栅极与晶体管M4α至M4ε的栅极之间。按照与以上所述相似的方式来接通开关SW4α至SW4ε的任一个或全部，使得驱动电流I流经输出线路O。根据开关SW4α至SW4ε的任一个是否接通，来确定驱动电流I的幅值。

第二实施例

接下来将基于图8和图9来说明第二实施例。但是，与第一实施例中相同的组件指配有相同的参考标号，并且省略其说明。

按照本实施例的传输电路50配备有波形发生器2、电流DAC 51和电流镜像电路52，如图8所示。顺便指出，本实施例的传输电路50也设置在超声探头102中(参照图1)。电流DAC 51和电流镜像电路52的数量分别是与传输中同时使用的超声换能器104的最大数量相同的数量(多个)。但是，本文中仅示出相对于一个超声换能器104的一个高电压电流DAC 3。

这里，电流镜像电路52包括稍后描述的正侧高电压电流镜像电路52A和负侧高电压电流镜像电路52B。这些正侧和负侧高电压电流镜像电路52A和52B的数量成为与传输中同时使用的超声换能器104的最大数量相同的数量。

电流镜像电路52连接到输出线路O，并且向输出线路O输出驱动电流I。电流DAC 51向电流镜像电路52输出与预期驱动电流I对应的电流id。此外，在本实施例中，波形发生器2向电流DAC 51输出用于输出电流id的控制信号。电流DAC 51是电流DAC的实施例的一个示例。电流镜像电路52是电流镜像电流的实施例的一个示例。

波形发生器2的RAM 22(参照图2)输出用于输出与具有预期幅值的驱动电流I对应的电流id的控制信号。电流DAC 51将从波形发生器2输出的数字控制信号转换为模拟形式，并且将其作为电流id输出。虽然没有具体示出，但是电流DAC 51包括具有一对晶体管的电流镜像电路，并且输出具有与输入其中的控制信号对应的幅值的电流id。电流DAC 51属于低电压电流DAC。这里，术语“低电压”表示配置电流DAC 51的电流镜像电路中的晶体管(未示出)的击穿电压低(例如3至5V)。

在本示例中，电流镜像电路52包括正侧高电压电流镜像电路52A和负侧高电压电流镜像电路52B。正侧高电压电流镜像电路52A连接到正电压+HV，并且向输出线路O输出正驱动电流I。而负侧高电压电流镜像电路52B连接到负电压-HV，并且向输出线路O输出负驱动电流I。正侧高电压电流镜像电路52A是正侧电流镜像电流的实施例的一个示例。负侧高电压电流镜像电路52B是负侧电流镜像电流的实施例的一个示例。

如图9所示，正侧高电压电流镜像电路52A包括一对晶体管M5和M6，而负侧高电压电流镜像电路52B包括一对晶体管M7和M8。晶体管M5和M6是p沟道型MOS-FET，而晶体管M7和M8是n沟道型MOS-FET。这些晶体管M5至M8属于击穿电压高(例如10至100V)的MOS-FET。顺便指出，术语“高电压”表示晶体管M5至M8的击穿电压高。

晶体管M5和M6中，其源极侧连接到正电压+HV，并且其栅极相互连接。晶体管M5的漏极侧连接到电流DAC 51，而晶体管M6的漏极侧连接到输出线路O。

在晶体管M7和M8中，其源极侧连接到负电压-HV，并且其栅极相互连接。晶体管M7的漏极侧连接到电流DAC 51，而晶体管M8的漏极侧连接到输出线路O。

正侧高电压电流镜像电路52A和负侧高电压电流镜像电路52B的每个输出与从电流DAC 51输入的电流id的幅值对应的驱动电流I到输出线路O。甚至在本示例中，将具有预期幅值的电流作为驱动电流I输出。

按照本实施例，配备有电流镜像电路52、电流DAC 51和波形发生器2的传输电路50还能够按照与第一实施例相似的方式来实现比常规传输电路更大程度的电路小型化，并且降低功率消耗，以便抑制热量生成。因此，传输电路50能够设置在超声探头102中。

然后将说明第二实施例的修改。在本修改中，如图10所示，用于调整或控制从电流DAC 51输出的电流id的缩放的缩放控制电路53连接到电流DAC 51。在本修改中，为了增强能量效率，正和负电压±HV的幅值可按照缩放控制电路53对缩放的控制来优化。

缩放的幅值可由缩放控制电路53按照如下方式来设置：使得具有一部分，其中图11所示的电流DAC 51的输出电压vd的绝对值变得比输出电压vd的波形处的正和负电压±HV的每个要大。由于谐波分量包含在这种输出电压vd的波形中，所以实现谐波模式中的超声波的传输。

缩放控制电路53可配置成能够单独控制电流DAC 51到正侧电流镜像电路52A的输出电流id的缩放以及电流DAC 51到负侧电流镜像电路52B的输出电流id的缩放。

这里，误差可在正侧电流镜像电路52A中的晶体管M5侧的电流和晶体管M6侧的电流的比率ra与负侧电流镜像电路52B中的晶体管M7侧的电流和晶体管M8侧的电流的比率rb之间发生。但是，如上所述，缩放控制电路53能够单独控制到正侧电流镜像电路52A的输出电流id的缩放以及到负侧电流镜像电路52B的输出电流id的缩放，由此使得有可能校正比率ra与比率rb之间的误差。

第三实施例

然后将基于图12来描述第三实施例。但是，与相应实施例中相同的组件指配有相同的参考标号，并且省略其说明。

在按照本实施例的传输电路50中，电流镜像电路52具有正侧低电压电流镜像电路52C和负侧低电压电流镜像电路52D，如图12所示。传输电路50具有第一电压保护电路54、第二电压保护(共栅)电路55、第三电压保护电路56和第四电压保护电路57。正侧低电压电流镜像电路52C是正侧电流镜像电流的实施例的一个示例。负侧低电压电流镜像电路52D是负侧电流镜像电流的实施例的一个示例。电压保护电路54至57的每个是电压保护电路的实施例的一个示例。

正侧低电压电流镜像电路52C包括一对晶体管M9和M10，而负侧低电压电流镜像电路52D包括一对晶体管M11和M12。晶体管M9和M10是p沟道型MOS-FET，而晶体管M11和M12是n沟道型MOS-FET。这些晶体管M9至M12属于击穿电压低(例如3至5V)的MOS-FET。顺便指出，术语“低电压”表示晶体管M9至M12的击穿电压低。

由晶体管M13所组成的第一电压保护电路54连接到晶体管M9的漏极侧。晶体管M13属于n沟道型MOS-FET，其漏极侧连接到晶体管M9的漏极侧，而其源极侧连接到电流DAC 51。晶体管M13的栅极连接到正偏置电压(LVias+)。

由晶体管M14所组成的第二电压保护电路55连接到晶体管M10的漏极侧。晶体管M14属于p沟道型MOS-FET，其源极侧连接到晶体管M10的漏极侧，而其漏极侧连接到输出线路O。晶体管M14的栅极连接到正偏置电压(HVias+)。顺便指出，HVias+＞LVias+。

由晶体管M15所组成的第三电压保护电路56连接到晶体管M11的漏极侧。晶体管M15属于p沟道型MOS-FET，其漏极侧连接到晶体管M11的漏极侧，而其源极侧连接到电流DAC 51。晶体管M15的栅极连接到负偏置电压(HVias-)。

由晶体管M16所组成的第四电压保护电路57连接到晶体管M12的漏极侧。晶体管M16属于n沟道型MOS-FET，其源极侧连接到晶体管M12的漏极侧，而其漏极侧连接到输出线路O。晶体管M16的栅极连接到负偏置电压(LVias-)。顺便指出，LVias-＞HVias+。

晶体管M13至M16是击穿电压高(例如10至100V)的MOS-FET。分别包括晶体管M13至M16的第一至第四电压保护电路54至57保护晶体管M9至M12免受因电压引起的击穿。第一至第四电压保护电路54至57的每个是本发明中的保护电路的实施例的一个示例。

顺便指出，双极晶体管可用作代替MOS-FET的晶体管。

甚至在本实施例的传输电路50中，如图13所示，缩放控制电路53可连接到电流DAC 51。

虽然以上通过实施例来描述了本发明，但是不用说，本文实施例可在没有背离本发明的主旨的范围之内按照各种方式来修改。

Claims (19)

1.一种供包括超声换能器的超声探头使用的传输电路，所述传输电路包括：

高电压电流数模转换器(DAC)，配置成向发送和接收超声波的所述超声换能器输出驱动电流；以及

波形发生器，配置成以预定定时向所述高电压电流DAC输出控制信号以便从所述高电压电流DAC输出具有预期幅值的所述驱动电流。

2.如权利要求1所述的传输电路，其中，所述高电压电流DAC配置成，将从所述波形发生器输出的数字控制信号的每个转换为模拟信号并且将所述模拟信号作为所述驱动电流输出。

3.如权利要求1所述的传输电路，其中，所述高电压电流DAC包括高电压电流镜像电路，所述高电压电流镜像电路包括第一晶体管以及与所述第一晶体管对应的多个第二晶体管，其中电流从所述第二晶体管的至少一个流动到输出线路。

4.如权利要求3所述的传输电路，还包括分别在所述第二晶体管与所述输出线路之间的开关，其中所述开关通过所述控制信号来接通和断开，以便控制从所述第二晶体管流动到所述输出线路的电流。

5.如权利要求3所述的传输电路，其中，所述第一和第二晶体管包括相互连接的场效应晶体管，所述传输电路还包括耦合在所述第一与第二场效应晶体管的栅极之间的开关，其中所述开关通过所述控制信号来接通和断开，以便控制从所述第二晶体管流动到所述输出线路的所述电流。

6.如权利要求3所述的传输电路，其中，所述高电压电流镜像电路包括：

正侧高电压电流镜像电路，连接到正电压并且配置成输出正驱动电流；以及

负侧高电压电流镜像电路，连接到负电压。

7.如权利要求1所述的传输电路，包括多个高电压电流DAC和多个所述波形发生器。

8.一种供包括超声换能器的超声探头使用的传输电路，所述传输电路包括：

电流镜像电路，配置成向发送和接收超声波的所述超声换能器输出驱动电流；

电流数模转换器(DAC)，配置成向所述电流镜像电路输出与具有预期幅值的所述驱动电流对应的电流；以及

波形发生器，配置成以预定定时将控制信号从所述电流DAC输出到所述电流DAC，其中所述控制信号包括与具有所述预期幅值的所述驱动电流对应的电流。

9.如权利要求8所述的传输电路，其中，所述电流镜像电路还包括一对晶体管，所述一对晶体管的第一晶体管连接到与所述超声换能器连接的输出线路，并且所述一对晶体管的第二晶体管连接到所述电流DAC。

10.如权利要求8所述的传输电路，其中，所述电流镜像电路包括高电压电流镜像电路。

11.如权利要求8所述的传输电路，其中，所述电流镜像电路包括低电压电流镜像电路，所述传输电路还包括电压保护电路，所述电压保护电路配置成保护所述低电压电流镜像电路的晶体管免受连接到所述晶体管的电压所引起的击穿。

12.如权利要求8所述的传输电路，其中，所述电流DAC包括低电压电流DAC。

13.如权利要求8所述的传输电路，还包括配置成控制所述电流DAC的输出电流的缩放的缩放控制电路。

14.如权利要求13所述的传输电路，其中，所述电流镜像电路包括：

正侧电流镜像电路，连接到正电压并且配置成输出正驱动电流；以及

负侧电流镜像电路，连接到负电压并且配置成输出负驱动电流，其中所述缩放控制电路配置成单独控制到所述正侧电流镜像电路的所述电流DAC的输出电流的缩放以及到所述负侧电流镜像电路的所述电流DAC的输出电流的缩放。

15.如权利要求8所述的传输电路，其中，所述电流镜像电路包括：

正侧电流镜像电路，连接到正电压并且配置成输出正驱动电流；以及

负侧电流镜像电路，连接到负电压并且配置成输出负驱动电流。

16.如权利要求8所述的传输电路，还包括多个电流镜像电路、多个电流DAC以及多个波形发生器。

17.如权利要求8所述的传输电路，其中，所述波形发生器包括：

存储器，配置成存储与多个驱动电流的幅值对应的数据；以及

读控制器，配置成以与超声传输延迟对应的定时来读取所述存储器中的所述数据作为所述控制信号。

18.一种超声探头，包括：

超声换能器；以及

传输电路，包括：

电流镜像电路，配置成向发送和接收超声波的所述超声换能器输出驱动电流；

电流数模转换器(DAC)，配置成向所述电流镜像电路输出与具有预期幅值的所述驱动电流对应的电流；以及

波形发生器，配置成以预定定时将控制信号从所述电流DAC输出到所述电流DAC，其中所述控制信号包括与具有所述预期幅值的所述驱动电流对应的电流。

19.一种包括权利要求18所述的超声探头的超声图像显示设备。

Images