JP4749448B2 - 超音波撮像装置 - Google Patents

Description

この発明は、圧電素子を駆動させる電気信号の発生を行うパルサー（ｐｕｌｓｅｒ）を備える超音波撮像装置に関する。

近年、超音波撮像装置において、超音波を発生する圧電素子を駆動する電気信号は、複数の同一波形を含むバースト（ｂｕｒｓｔ）波形が用いられる（例えば、特許文献１参照）。このバースト波形は、圧電素子の共振周波数に一致する３〜１０ＭＨｚ程度の周波数を有し、１００Ｖ前後の振幅電圧を有する。同時駆動される圧電素子の数が数十チャネル（ｃｈａｎｎｅｌ）になること、また超音波撮像装置はコンパクト（ｃｏｍｐａｃｔ）であることに特徴を有することなどから、これらバースト波形を発生させる送信部は、簡易な構成であることが好ましい。

バースト波形を発生させる簡易な構成の送信部として、異なる大きさの電源電圧を有するプッシュプル（ｐｕｓｈ ｐｕｌｌ）回路を並列に接続したマルチレベルパルサー（ｍｕｌｔｉ ｌｅｖｅｌ ｐｕｌｓｅｒ）が存在する。このマルチレベルパルサーは、プッシュプル回路のオンオフ（ｏｎ ｏｆｆ）により、出力電圧を段階的に切り換え、正弦波に近似する擬似正弦波からなるバースト波形を簡易に発生させる。
特開２０００−００５１６９号公報、（第1頁、第７図）

しかしながら、上記背景技術によれば、出力電圧を段階的に切り換える際に、パワー（ｐｏｗｅｒ）の損失が発生する．すなわち、マルチレベルパルサーの出力電圧を切り換える際に、容量性の電気特性を有する圧電素子に充電された電荷の充放電が生じる。この充放電は、容量性の圧電素子に並列接続された接地抵抗との間で生じ、パワーの損失が発生する要因となる。

特に、このパワーの損失は、発熱の原因ともなり、多チャネル駆動を行う超音波撮像装置にとっては、無視できない大きさとなる。

この発明は、上述した背景技術による課題を解決するために為されたものであり、圧電素子を駆動する電気信号の発生を行うパルサーの消費電力を、低く抑えることができる超音波撮像装置を提供することを目的とする。

上述した課題を解決し、目的を達成するために、第１の観点の発明にかかる超音波撮像装置は、圧電素子に所定の電圧を供給して超音波を送信する超音波撮像装置であって、前記圧電素子と接続される出力ラインと、該出力ラインに出力部が接続される複数のプッシュプル回路と、前記出力ラインと接地端子との接続を複数の第１のトランジスタを用いてオンオフする接地回路とを有するパルサーを備えるとともに、前記複数のプッシュプル回路に大きさが異なる複数の電源電圧を供給する電源部を備え、前記複数のプッシュプル回路は、２つの相補トランジスタの各々が前記電源部と前記出力ラインとの間に接続される第１のプッシュプル回路と、２つの相補トランジスタの各々が前記電源部と前記出力ラインとの間に接続されるとともに、前記各相補トランジスタと直列接続されて該各相補トランジスタに逆方向電流が流れることを防止する整流素子を有する第２のプッシュプル回路とを含み、前記接地回路は、前記出力ラインと接地端子の接続を、前記第２のプッシュプル回路が有する相補トランジスタのオンに同期してオンする機能を有する複数の第２のトランジスタを有することを特徴とする。

この第１の観点による発明では、接地回路は、第２のプッシュプル回路が有する相補トランジスタのオンに同期して出力ラインと接地端子との接続をオンする機能を有する複数の第２のトランジスタを、第１のトランジスタとは別に有する。

また、第２の観点の発明にかかる超音波撮像装置は、第１の観点に記載の超音波撮像装置において、前記第１のトランジスタおよび前記第２のトランジスタが、電界効果トランジスタであることを特徴とする。

この第２の観点の発明では、電界効果トランジスタにより、高速のスイッチングを行う。

また、第３の観点の発明にかかる超音波撮像装置は、第２の観点に記載の超音波撮像装置において、前記第２のトランジスタは、前記第１のトランジスタと比較して、オン抵抗が大きな値を有することを特徴とする。

この第３の観点の発明では、第２のトランジスタの増設により生じる、パルサーの設置スペースの増大を最小限に抑えることができる。

また、第４の観点の発明にかかる超音波撮像装置は、第１から３の観点のいずれか１つに記載の超音波撮像装置において、前記接地回路として、前記複数の第１のトランジスタが前記出力ラインと接地端子との間に並列に接続されており、さらに各第１のトランジスタと直列接続される第１の整流素子を備えることを特徴とする。

この第４の観点の発明では、第１の整流素子により、第１のトランジスタに逆方向電流が流れることを防止することができる。

また、第５の観点の発明にかかる超音波撮像装置は、第４の観点に記載の超音波撮像装置において、前記接地回路として、前記複数の第２のトランジスタが前記出力ラインと接地端子との間に並列に接続されており、さらに各第２のトランジスタと直列接続される第２の整流素子を備えることを特徴とする。

この第５の観点の発明では、第２の整流素子により、第２のトランジスタに逆方向電流が流れることを防止することができる。

また、第６の観点の発明にかかる超音波撮像装置は、第１〜５の観点に記載の超音波撮像装置において、前記複数の第２のトランジスタが、ＰチャネルおよびＮチャネルの電界効果トランジスタを含むことを特徴とする。

この第６の観点の発明では、出力ラインと接地端子間には、双方向に電流が流れるようにする。

また、第７の観点の発明にかかる超音波撮像装置は、第５または６の観点に記載の超音波撮像装置において、前記接地回路は、前記第２のトランジスタ及び前記第２の整流素子と直列接続された抵抗を備えることを特徴とする。

この第７の観点の発明では、第１のトランジスタと第２のトランジスタに流れる電流の最大値を、概ね等しい値にする。

また、第８の観点の発明にかかる超音波撮像装置は、第１から４の観点のいずれか１つに記載の超音波撮像装置において、前記接地回路が、前記出力ラインと接地端子との間に前記複数の第２のトランジスタおよび抵抗を、直列に接続することを特徴とする。

この第８の観点の発明では、整流素子を無くし、第２のトランジスタのオン動作のみで出力ラインと接地端子の接続を行う。

また、第９の観点の発明にかかる超音波撮像装置は、第８の観点に記載の超音波撮像装置において、前記複数の第２のトランジスタが、ＰチャネルおよびＮチャネルの電界効果トランジスタを含むことを特徴とする。

この第９の観点の発明では、ＰチャネルおよびＮチャネルの電界効果トランジスタによりスイッチングを行なう。

また、第１０の観点の発明にかかる超音波撮像装置は、第１から９の観点のいずれか１つに記載の超音波撮像装置において、前記接地回路が、前記出力ラインと接地端子を接続する抵抗を備えることを特徴とする。

この第１０の観点の発明では、圧電素子に充電された電荷を、定常的に放電させる。

また、第１１の観点の発明にかかる超音波撮像装置は、第１から１０の観点のいずれか１つに記載の超音波撮像装置において、前記超音波撮像装置が、前記第１のプッシュプル回路および前記第２のプッシュプル回路の相補トランジスタ、前記第１のトランジスタおよび前記第２のトランジスタをオンオフさせるパルサー制御部を備えることを特徴とする。

また、第１２の観点の発明にかかる超音波撮像装置は、第１１の観点に記載の超音波撮像装置において、前記パルサー制御部が、前記第１のトランジスタをオンオフさせる第１のドライバーおよび前記第２のトランジスタをオンオフさせる第２のドライバーを備えることを特徴とする。

この第１２の観点の発明では、パルサー制御部に、トランジスタのドライブ能力に応じたドライバーを準備する。

また、第１３の観点の発明にかかる超音波撮像装置は、第１１または１２の観点に記載の超音波撮像装置において、前記パルサー制御部が、前記第１のプッシュプル回路および前記第２のプッシュプル回路の相補トランジスタの順序付けられたオンオフにより、前記出力ラインに前記複数の電源電圧が正弦波状に出力される擬似正弦波発生手段を備えることを特徴とする。

この第１３の観点の発明では、擬似正弦波発生手段により、正弦波状の電圧を出力する。

また、第１４の観点の発明にかかる超音波撮像装置は、第１３の観点に記載の超音波撮像装置において、前記擬似正弦波発生手段が、前記第１のプッシュプル回路のＮチャネルまたはＰチャネルの相補トランジスタをオンからオフにし、かつ前記第２のプッシュプル回路のＮチャネルまたはＰチャネルの相補トランジスタをオフからオンにするのに同期して、ＰチャネルまたはＮチャネルの前記第２のトランジスタをオフからオンにすることを特徴とする。

この第１４の観点の発明では、第１のプッシュプル回路をオフにして、第２のプッシュプル回路をオンにする時に、第２のトランジスタをオンにする。

また、第１５の観点の発明にかかる超音波撮像装置は、第１４の観点に記載の超音波撮像装置において、前記擬似正弦波発生手段が、前記第２のプッシュプル回路のＮチャネルまたはＰチャネルの相補トランジスタがオンからオフにするのに同期して、前記接地回路のＰチャネルまたはＮチャネルの第２のトランジスタをオンからオフにすることを特徴とする。

この第１５の観点の発明では、第２のプッシュプル回路がオンされている間、第２のトランジスタもオンにされる。

また、第１６の観点の発明にかかる超音波撮像装置は、第１４の観点に記載の超音波撮像装置において、前記擬似正弦波発生手段が、前記第１のプッシュプル回路のＮチャネルまたはＰチャネルの相補トランジスタをオンからオフにし、かつ前記第２のプッシュプル回路のＮチャネルまたはＰチャネルの相補トランジスタをオフからオンして後の所定時間経過後に、前記接地回路のＰチャネルまたはＮチャネルの第２のトランジスタをオンからオフにすることを特徴とする。

この第１６の観点の発明では、第１のプッシュプル回路をオフにして、第２のプッシュプル回路をオンにしてから所定時間の間だけ、第２のトランジスタをオンにする。

また、第１７の観点の発明にかかる超音波撮像装置は、第１から１６の観点のいずれか１つに記載の超音波撮像装置において、前記電源部が、大きさが等しく電圧極性が正負の電源電圧を発生することを特徴とする。

この第１７の観点の発明では、出力電圧波形を、接地電位を中心とする安定したものにする。

本発明によれば、擬似正弦波を形成するパルサーで発生する定常的な電流の消費を無くし、さらに電圧が変化する過渡状態で生じる電力の消費も軽減することができ、ひいてはパルサーの発熱を低くすることができる。

以下に添付図面を参照して、この発明にかかる超音波撮像装置を実施するための最良の形態について説明する。なお、これにより本発明が限定されるものではない。

（実施の形態１）
まず、本実施の形態１にかかる超音波撮像装置１００の全体構成について説明する。図１は、本実施の形態１にかかる超音波撮像装置１００の全体構成を示すブロック（ｂｌｏｃｋ）図である。超音波撮像装置１００は、超音波プローブ（ｐｒｏｂｅ）１０、画像取得部１０２、画像メモリ（ｍｅｍｏｒｙ）部１０４、画像表示制御部１０５、表示部１０６、入力部１０７および制御部１０８を含む。

超音波プローブ１０は、圧電素子アレイ（ａｒｒａｙ）を内蔵し、超音波の送受信を行う。被検体２の表面に密着された超音波プローブ１０は、撮像断面に超音波を照射し、被検体２の内部からその都度反射された超音波エコー（ｅｃｈｏ）を、時系列的な音線として受信する。超音波プローブ１０は、超音波の照射方向を順次切り替えながら電子走査を行う。

画像取得部１０２は、超音波プローブの圧電素子アレイを駆動する電気信号を発生すると共に、圧電素子アレイで受信された電気信号からＢモード（ｍｏｄｅ）処理またはドップラ（ｄｏｐｐｌｅｒ）処理を行いＢモード画像情報またはドップラ画像情報を形成する。画像取得部１０２の詳細な機能については、後に述べる。

画像メモリ部１０４は、大容量メモリからなり、２次元断層画像情報、時間変化する２次元断層画像情報であるシネ（ｃｉｎｅ）画像情報等を保存する。

画像表示制御部１０５は、Ｂモード処理で生成されたＢモード画像情報およびドップラ処理で生成された血流画像情報等の表示フレームレート（ｆｒａｍｅ ｒａｔｅ）変換、並びに、画像表示の形状や位置制御を行う。

表示部１０６は、ＣＲＴ（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）またはＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）等からなり、Ｂモード画像または血流画像等の表示を行う。

入力部１０７は、キーボード（ｋｅｙｂｏａｒｄ）等からなり、オペレータ（ｏｐｅｒａｔｏｒ）により、操作情報が入力される。入力部１０７は、例えば、Ｂモードによる表示またはドップラ処理の表示を選択するための操作情報およびドップラ処理を行うドップラ撮像領域の設定を行う操作情報等が入力される。

制御部１０８は、入力部１０７から入力された操作情報および予め記憶したプログラム（ｐｒｏｇｒａｍ）やデータ（ｄａｔａ）に基づいて、上述した超音波プローブを含む超音波撮像装置各部の動作を制御する。

図２は、画像取得部１０２の構成を示すブロック図である。画像取得部１０２は、送信ビームフォーマ（ｂｅａｍｆｏｒｍｅｒ）２１、送信部２２、受信部２３、受信ビームフォーマ２４、Ｂモード処理部２５およびドップラ処理部２６を含む。送信ビームフォーマ２１は、制御部１０８からの情報に基づいて、設定された焦点深度位置に電子フォーカス（ｆｏｃｕｓ）を行う様に、所定の遅延時間を有する駆動信号を発生する。

送信部２２は、送信ビームフォーマ２１からの駆動信号に基づいて、超音波プローブ１０の圧電素子を駆動するバースト波形を形成する。なお、送信部２２については、後に詳述する。

受信部２３は、超音波プローブ１０の圧電素子で受信された電気信号の初段増幅を行う。受信ビームフォーマ２４は、受信部２３で受信された電気信号に、送信時と同様の所定の遅延時間を加えた遅延加算を行い、音線上の電気信号を形成する。

Ｂモード処理部２５は、遅延加算された音線上の電気信号に対数変換、フィルタ（ｆｉｌｔｅｒ）処理等の処理を行ってＢモード画像を形成する。ドップラ処理部２６は、遅延加算された音線上の電気信号に直交検波、フィルタ処理等を行い被検体２内の血流情報を、周波数スペクトル（ｓｐｅｃｔｒｕｍ）情報またはＣＦＭ（Ｃｏｌｏｕｒ Ｆｌｏｗ Ｍａｐｐｉｎｇ）情報として表示する。

図３は、送信部２２の構成を示すブロック図である。送信部２２は、パルサー電源部３１、パルサー制御部３２および複数のマルチレベルパルサー３３を含む。パルサー制御部３２は、第１のドライバー３４、第２のドライバー３５および擬似正弦波発生手段３６を含み、送信ビームフォーマ２１からの駆動信号に基づいて、マルチレベルパルサー３３に所定の駆動波形を発生させる。この駆動波形は、矩形波または擬似正弦波等を含み、例えば擬似正弦波を発生させる場合には、擬似正弦波発生手段３６により制御信号を形成する。

第１のドライバー３４および第２のドライバー３５は、図示しない複数のドライバーを含み、各々が後述するトランジスタＱ１〜Ｑ８を駆動し、オンオフ（ｏｎ‐ｏｆｆ）させる。なお、第２のドライバー３５は、第１のドライバー３４よりも出力電流の最大定格が小さく、ドライブ能力が低いドライバーである。

パルサー電源部３１は、スイッチングレギュレータ（ｓｗｉｔｃｈｉｎｇ ｒｅｇｕｌａｔｏｒ）等を用いて構成される高圧の電源部である。パルサー電源部３１は、発生される擬似正弦波の最大振幅に相当する正負の最大駆動電圧±ＨＶＨおよび概ね最大駆動電圧±ＨＶＨの半分程度の大きさを有する正負の中間駆動電圧±ＨＶＬを発生する。

マルチレベルパルサー３３は、パルサー制御部３２からの制御信号に基づいて、矩形波または擬似正弦波等を発生する。図４は、マルチレベルパルサー３３の構成を示す回路図である。マルチレベルパルサー３３は、圧電素子１１に接続される電気導体からなる出力ライン１、第１のプッシュプル回路４１、第２のプッシュプル回路４２および接地回路４３を含み、さらにこれらを構成するトランジスタ（ｔｒａｎｓｉｓｔｏｒ）Ｑ１〜Ｑ８、ダイオード（ｄｉｏｄｅ）Ｄ１〜Ｄ８、Ｄ３０、Ｄ４０,抵抗Ｒ１〜Ｒ４，Ｒ７およびＲ８、キャパシタ（ｃａｐａｃｉｔｏｒ）Ｃ１〜Ｃ４を含む。

トランジスタＱ１〜Ｑ８は、Ｐチャネルの電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を用いたＱ１、Ｑ３，Ｑ５、Ｑ８およびＮチャネルの電界効果トランジスタを用いたＱ２，Ｑ４、Ｑ６、Ｑ７を含む。

第１のプッシュプル回路４１は、相補トランジスタをなすトランジスタＱ１およびＱ２を含み、第２のプッシュプル回路４２は、相補トランジスタをなすトランジスタＱ３およびＱ４を含む。接地回路４３は、第１のトランジスタであるトランジスタＱ５およびＱ６並びに第２のトランジスタであるトランジスタＱ７およびＱ８を含む。ここで、トランジスタＱ１〜Ｑ６は、トランジスタ特性が同様の定格を有する相補トランジスタからなる。トランジスタＱ７およびＱ８は、第２のトランジスタをなし、第１のトランジスタであるトランジスタＱ５およびＱ６と比較して、オン抵抗が大きな値を有し、ドレイン電流の最大定格等が小さなトランジスタである。このようにトランジスタＱ７およびＱ８のオン抵抗をトランジスタＱ５およびＱ６よりも大きくすることにより、パルサーの設置スペースの増大を最小限に抑えることができる。

相補トランジスタをなすトランジスタＱ１およびＱ２は、出力部との間に整流素子を有しない第１のプッシュプル回路４１を構成する。トランジスタＱ１およびＱ２は、それぞれ正負の電源電圧±ＨＶＨと出力ライン１との間に接続されていて、第１のプッシュプル回路４１は、パルサー電源部３１から最大駆動電圧である正負の電源電圧±ＨＶＨが供給される回路であり、トランジスタＱ１およびＱ２のソース（ｓｏｕｒｃｅ）端子に接続される正負の最大駆動電圧±ＨＶＨと出力ライン１との接続を、トランジスタＱ１およびＱ２のオンオフ動作により制御する。トランジスタＱ１およびＱ２をオンオフする電気信号は、パルサー制御部３２の第１のドライバー３４で形成され、交流結合を行うキャパシタＣ１およびＣ２を介してＱ１およびＱ２のゲート（ｇａｔｅ）端子に入力される。トランジスタＱ１およびＱ２のゲート端子は、ソース端子との間に抵抗Ｒ１およびＲ２、並びに、保護ダイオードＤ１およびＤ２が接続され、ゲート端子の動作電位の確定および過電圧保護を行っている。トランジスタＱ１およびＱ２のドレイン（ｄｒａｉｎ）端子は、互いに接続され、第１のプッシュプル回路４１の出力部をなす。この出力部は、出力ライン１と接続される。

相補トランジスタをなすトランジスタＱ３およびＱ４は、整流素子を有する第２のプッシュプル回路４２を構成する。トランジスタＱ３およびＱ４は、それぞれ正負の電源電圧±ＨＶＬと出力ライン１との間に接続されていて、第２のプッシュプル回路４２は、パルサー電源部３１から最大駆動電圧±ＨＶＨよりも低い電源電圧、すなわち本例では、中間駆動電圧である正負の電源電圧±ＨＶＬが供給される回路であり、トランジスタＱ３およびＱ４のソース端子に接続される正負の中間駆動電圧±ＨＶＬと出力ライン１との接続を、トランジスタＱ３およびＱ４のオンオフにより制御する。トランジスタＱ３およびＱ４をオンオフする電気信号は、パルサー制御部３２の第１のドライバー３４で形成され、交流結合を行うキャパシタＣ３およびＣ４を介して、Ｑ３およびＱ４のゲート端子に入力される。トランジスタＱ３およびＱ４のゲート端子には、ソース端子との間に抵抗Ｒ３およびＲ４、並びに保護ダイオードＤ３およびＤ３が接続され、ゲート端子の動作電位の確定および過電圧保護を行っている。

整流素子であるダイオードＤ３０およびＤ４０は、トランジスタＱ３およびＱ４のドレイン端子と出力ライン１を接続し、出力ライン１のこの接続部は、第２のプッシュプル回路４２の出力部をなす。整流素子であるダイオードＤ３０は、出力ライン１の電圧がトランジスタＱ３のソース端子の電圧＋ＨＶＬよりも高くなる際に、この電圧＋ＨＶＬの供給側へ向かう逆電流がトランジスタＱ３に流れることを防止する。同様に整流素子であるダイオードＤ４０は、出力ライン１の電圧がトランジスタＱ４のソース端子の電圧−ＨＶＬよりも低くなる際に、出力ライン１側へ向かう逆電流がトランジスタＱ４に流れることを防止する。

接地回路４３に含まれるトランジスタＱ５およびＱ６は、接地端子と出力ライン１との接続を、トランジスタＱ５およびＱ６のオンオフにより制御する。トランジスタＱ５およびＱ６のドレイン端子および出力ライン１の間には、第１の整流素子であるダイオードＤ５およびＤ６が接続される。ダイオードＤ５は、トランジスタＱ５のドレイン端子が出力ライン１に対して正電圧の際に電流を流す様に接続され、ダイオードＤ６は、出力ライン１がトランジスタＱ６のドレイン端子に対して正電圧の際に電流を流す様に接続される。トランジスタＱ５およびＱ６をオンオフする制御信号は、パルサー制御部３２で形成される。

接地回路４３に含まれるトランジスタＱ７およびＱ８は、接地端子と出力ライン１との接続を、トランジスタＱ７およびＱ８のオンオフにより制御する。トランジスタＱ７およびＱ８のドレイン端子および出力ライン１の間には、第２の整流素子であるダイオードＤ７およびＤ８並びに抵抗Ｒ７およびＲ８が直列接続される。

ダイオードＤ７は、出力ライン１がトランジスタＱ７のドレイン端子に対して正電圧の際に電流を流す様に接続され、ダイオードＤ８は、トランジスタＱ８のドレイン端子が出力ライン１に対して正電圧の際に電流を流す様に接続される。トランジスタＱ７およびＱ８をオンオフする制御信号は、パルサー制御部３２で形成される。なお、上述した様に第２のトランジスタであるトランジスタＱ７およびＱ８は、第１のトランジスタであるトランジスタＱ５およびＱ６と比較してドレイン電流の最大定格が小さいものとされる。

抵抗Ｒ７およびＲ８は、トランジスタＱ７およびＱ８に流れる電流が、例えば第１のトランジスタであるトランジスタＱ５およびＱ６に流れる電流の１／１０程度になる様な値にされる。トランジスタＱ５およびＱ６のオン抵抗が１０Ω程度であり、トランジスタＱ７およびＱ８のオン抵抗も同程度である場合には、Ｒ７＝Ｒ８＝１００〜３００Ωとされ、トランジスタＱ７およびＱ８のオン抵抗が１００Ω程度である場合には、Ｒ７＝Ｒ８＝数十Ω程度にされる。

トランジスタＱ７およびＱ８をオンオフする電気信号は、パルサー制御部３２にあるドライブ能力の小さい第２のドライバー３５で形成され、トランジスタＱ７およびＱ８のゲート端子に入力される。

マルチレベルパルサー３３のトランジスタＱ１〜Ｑ８に対するパルサー制御部３２からの制御信号は、各々ＤＶＰＨ、ＤＶＮＨ、ＤＶＰＬ、ＤＶＰＬ^＊、ＤＶＮＬ、ＤＶＮＬ^＊、ＣＰＰおよびＣＰＮで現す。これら文字列では、ＤＶはＤｒｉｖｅ、ＮはＮチャネル、ＰはＰチャネル、Ｈは最大駆動電圧ＨＶＨおよびＬは中間駆動電圧ＨＶＬを略語表記し、また文字列の右肩部に＊印が位置する制御信号は、第２のドライバー３５でドライブされるＤＶＰＬおよびＤＶＮＬに同期する制御信号を示している。

つぎに、マルチレベルパルサー３３の動作について、図５および６を用いて説明する。図５は、マルチレベルパルサー３３のトランジスタＱ１〜Ｑ８を駆動する制御信号の時間変化および出力される擬似正弦波を示す図である。横軸は時間軸、縦軸は電圧を示す。なお、図５（Ａ）および（Ｂ）に示す図は、共通の時間軸を有している。

ここで、Ｐチャネルの電界効果トランジスタを用いたＱ３、Ｑ１、Ｑ５およびＱ８の制御信号であるＤＶＰＬ、ＤＶＰＨ、ＣＰＰおよびＤＶＰＬ^＊は、電圧の低いレベル（ｌｅｖｅｌ）であるＬレベルで、トランジスタがオン状態となり、電圧の高いレベルであるＨレベルで、トランジスタがオフ状態となる。また、Ｎチャネルの電界効果トランジスタを用いたＱ２，Ｑ４、Ｑ６およびＱ７の制御信号であるＤＶＮＬ、ＤＶＮＨ、ＣＰＮおよびＤＶＮＬ^＊は、電圧の低いレベルであるＬレベルで、トランジスタがオフ状態となり、電圧の高いレベルであるＨレベルで、トランジスタがオン状態となる。

図５（Ａ）では、まず制御信号のＤＶＰＬがＬレベルとされ、トランジスタＱ３がオン状態にされる（ステップ１）。その他のトランジスタがすべてオフ状態として、このタイミング（ｔｉｍｉｎｇ）では、図５（Ｂ）に示すステップ１の出力電圧として、中間駆動電圧＋ＨＶＬが出力される。

その後、制御信号のＤＶＰＬがＨレベルとされ、トランジスタＱ３がオフ状態にされると同時に制御信号のＤＶＰＨがＬレベルとされ、トランジスタＱ１がオン状態にされる（ステップ２）。このタイミングでは、図５（Ｂ）に示すステップ２の出力電圧として、最大駆動電圧＋ＨＶＨが出力される。

その後、制御信号のＤＶＰＨがＨレベルとされ、トランジスタＱ１がオフ状態にされると同時に制御信号のＤＶＰＬがＬレベルとされ、トランジスタＱ３がオン状態にされる（ステップ３）。このタイミングでは、図５（Ｂ）に示すステップ３の出力電圧として、中間駆動電圧＋ＨＶＬが出力される。ここで、同時に制御信号のＤＶＮＬ^＊がＨレベルとされ、トランジスタＱ７もオンにされる。なお、このタイミングでの動作は、後に詳述する。

その後、制御信号のＤＶＰＬおよびＤＶＮＬ^＊がＨおよびＬレベルとされ、トランジスタＱ３およびＱ７がオフ状態にされると同時に制御信号のＣＰＮがＨレベルとされ、トランジスタＱ６がオン状態にされる（ステップ４）。このタイミングでは、図５（Ｂ）に示すステップ４の出力電圧として、接地電位が出力される。

その後、制御信号のＣＰＮがＬレベルとされ、トランジスタＱ６がオフ状態にされると同時に制御信号のＤＶＮＬがＨレベルとされ、トランジスタＱ４がオン状態にされる（ステップ５）。このタイミングでは、図５（Ｂ）に示すステップ５の出力電圧として、負の中間駆動電圧−ＨＶＬが出力される。

その後、制御信号のＤＶＮＬがＬレベルとされ、トランジスタＱ４がオフ状態にされると同時に制御信号のＤＶＮＨがＨレベルとされ、トランジスタＱ２がオン状態にされる（ステップ６）。このタイミングでは、図５（Ｂ）に示すステップ６の出力電圧として、負の最大駆動電圧−ＨＶＨが出力される。

その後、制御信号のＤＶＮＨがＬレベルとされ、トランジスタＱ２がオフ状態にされると同時に制御信号のＤＶＮＬがＨレベルとされ、トランジスタＱ４がオン状態にされる（ステップ７）。このタイミングでは、図５（Ｂ）に示すステップ７の出力電圧として、負の中間駆動電圧−ＨＶＬが出力される。また、このタイミングでは、同時に制御信号のＤＶＰＬ^＊がＬレベルとされ、トランジスタＱ８もオンにされる。

その後、制御信号のＤＶＮＬおよびＤＶＰＬ^＊がＬおよびＨレベルとされ、トランジスタＱ４およびＱ８がオフ状態にされると同時に制御信号のＣＰＰがＬレベルとされ、トランジスタＱ５がオン状態にされる（ステップ８）。このタイミングでは、図５（Ｂ）に示すステップ８の出力電圧として、接地電位が出力される。

以上の動作により、１波長の擬似正弦波が形成される。以後、このステップ１〜８の動作を繰り返し、所定の数の擬似正弦波を有するバースト波形が形成される。

図６は、ステップ３において、トランジスタＱ１がオフにされ、トランジスタＱ３およびＱ７がオンにされた回路の状態を模式的に示した説明図である。この図では、トランジスタＱ１〜Ｑ８は、簡略化したオンオフスイッチ（ｏｎ‐ｏｆｆ ｓｗｉｔｃｈ）として図示されている。

図７は、ステップ２からステップ３に移行する際の、出力ライン１に出力される電圧波形および電流波形を拡大して示した説明図である。図７（Ａ）では、横軸は時間、縦軸は出力ライン１の出力電圧を示している。また、図７（Ｂ）では、横軸は図７（Ａ）と同一の時間軸を有し、縦軸はトランジスタＱ７に流れる電流の大きさを示している。

ここで、ステップ３の前段階であるステップ２では、出力ライン１に最高駆動電圧＋ＨＶＨが出力されている。この状態では、容量性の負荷である圧電素子１１には、＋ＨＶＨの印加電圧に対応する電荷が充電されている。

その後、ステップ３では、図６に示した様にトランジスタＱ１のオフと同時にトランジスタＱ３およびＱ７がオンにされる。この際、圧電素子１１に充電された電荷により、出力ライン１の電圧は、＋ＨＶＨが維持され、ダイオードＤ３０は、オフ状態となる。一方、ダイオードＤ７には、順方向電圧が印加されオン状態となる。この状態で、圧電素子１１に充電された＋ＨＶＨの電位を有する電荷は、抵抗Ｒ７、ダイオードＤ７およびトランジスタＱ７を通り、接地端子に放電される。

この放電は、抵抗Ｒ７の出力ライン１側の電圧である最大駆動電圧＋ＨＶＨおよびトランジスタＱ７の接地端子間で生じ、抵抗Ｒ７、トランジスタＱ７のオン抵抗および圧電素子１１の等価容量等の時定数で決まる過渡時間Ｔ１の間生じる。特に、放電を開始した直後は、最大駆動電圧＋ＨＶＨおよび接地端子間の電位に比例する電流が流れるので、圧電素子１１の電荷は、急速に減少し、出力ライン１の電圧も急速に降下する。

図７（Ｂ）は、ステップ２からステップ３に移行した際に、トランジスタＱ７に流れる電流を示した図である。圧電素子１１に充電された電荷が有する電圧は、＋ＨＶＨであるので、当初トランジスタＱ７に流れる電流は、抵抗Ｒ７の値およびトランジスタＱ７のオン抵抗を合計した値をＲＱとして、＋ＨＶＨ／ＲＱとなる。最大駆動電圧＋ＨＶＨの値は、１００Ｖを超える値であるので、この＋ＨＶＨ／ＲＱの値も大きなものとなり、出力電圧は、短時間でもって中間駆動電圧＋ＨＶＬに達する。

図７（Ａ）は、出力ライン１の出力電圧が時間変化する様子を示したものである。出力電圧は、概ね直線的に＋ＨＶＨから＋ＨＶＬに減少し、出力電圧が中間駆動電圧＋ＨＶＬに達すると、ダイオードＤ３０がオン状態となり、トランジスタＱ３の電源電圧である＋ＨＶＬが、出力ライン１に出力される。図７（Ｂ）には、ステップ３の出力電圧が＋ＨＶＬである場合に、トランジスタＱ７に流れる電流が図示されている。出力電圧が＋ＨＶＬである場合には、トランジスタＱ７に＋ＨＶＬ／ＲＱの電流が流れる。この電流は、トランジスタＱ７がオン状態となるステップ３の間、定常的に流れる電流である。

ここで、ステップ２からステップ３に移行する段階で過渡的に消費される消費電力Ｗ１を求める。出力ライン１の電圧が最高駆動電圧＋ＨＶＨから中間駆動電圧＋ＨＶＬに変化する時間をＴｏｆｆおよび中間駆動電圧＋ＨＶＬからステップ３の終わり迄の時間をＴｏｎとすると、Ｗ１は、Ｔｏｆｆの時間における消費電力となる。

消費電力Ｗ１は、トランジスタＱ７のオン抵抗および抵抗Ｒ７の合計抵抗ＲＱを用いて、概ねＷ１＝（（ＨＶＨ＋ＨＶＬ）^２／４×ＲＱ）×Ｔｏｆｆで現せる。また、Ｔｏｎの時間における消費電力をＷ２とすると、Ｗ２＝（ＨＶＬ^２／ＲＱ）×Ｔｏｎとなる。ステップ３における全消費電力Ｗは、Ｗ＝Ｗ１＋Ｗ２となる。

また、ステップ６からステップ７に移行する場合にも、電圧極性は異なるものの、全く同様の過渡的および定常的な電力消費が生じる。この場合、ダイオードＤ８は、出力ライン１の電圧が負の最大駆動電圧−ＨＶＨから負の中間駆動電圧−ＨＶＬに移行する際に、オン状態となる。これにより、トランジスタＱ８、ダイオードＤ８および抵抗Ｒ８から圧電素子１１へ向かう電流が流れ、圧電素子１１に充電された電荷は、過渡時間Ｔ１の間だけ放電される。

マルチレベルパルサー３３で消費される電力は、例えば以下に示す構成のマルチレベルパルサー４４と比較して、小さなものとなる。図８は、マルチレベルパルサー４４の構成を簡略化して示した、図６と同様の説明図である。マルチレベルパルサー４４のトランジスタＱ１〜Ｑ４、ダイオードＤ３０およびＤ４０、電源電圧±ＨＶＨおよび±ＨＶＬ、図示しない接地回路であるトランジスタＱ５およびＱ６並びに出力ライン１は、マルチレベルパルサー３３と同様である。マルチレベルパルサー４４は、圧電素子１１に充電された電荷を放電するために、出力ライン１と接地端子を接続する抵抗Ｒ４５が配設される。ここで、抵抗Ｒ４５は、１００〜３００Ω程度の大きさとされる。

ここで、ステップ３の前段階であるステップ２では、図６と同様に出力ライン１に最高駆動電圧＋ＨＶＨが出力されている。この状態では、容量性の負荷である圧電素子１１には、＋ＨＶＨの印加電圧に対応する電荷が充電されている。

その後、図８に示した様にトランジスタＱ１のオフと同時にトランジスタＱ３がオンにされる。この際、圧電素子１１に充電された電荷により、出力ライン１は＋ＨＶＨの電圧が維持され、ダイオードＤ３０はオフ状態となる。この状態で、圧電素子１１に充電された＋ＨＶＨの電位を有する電荷は抵抗Ｒ４５を通り接地端子に電流が流れ、過渡時間Ｔ２の間過渡電流が発生する。

図９は、マルチレベルパルサー４４を用いた場合の動作を示す説明図である。図９（Ａ）は、横軸をステップ２〜４と変化する時間軸とし、縦軸をマルチレベルパルサー４４の出力電圧の変化を示す電圧軸とする。図９（Ｂ）は、図９（Ａ）と同様の時間軸を有し、縦軸に抵抗Ｒ４５に流れる電流を示した図である。図８に示す様な抵抗Ｒ４５に流れる過渡電流は、図９（Ａ）の電圧波形では、ステップ２からステップ３に移行する際の過渡時間Ｔ２の間に流れる。

その後、出力ライン１の出力電圧は、圧電素子１１に蓄積された電荷の放電により＋ＨＶＨから低下し、＋ＨＶＬの電圧になる。ここで、ダイオードＤ３０はオン状態となり、トランジスタＱ３がオン状態にある間、出力ライン１は中間駆動電圧＋ＨＶＬに維持される。図９（Ａ）の電圧波形では、ステップ３で過渡時間Ｔ２が経過した後に、ステップ４に移行する迄の間、＋ＨＶＬの電圧が出力ライン１に出力される。なお、この間、抵抗Ｒ４５では、電流＋ＨＶＬ／Ｒ４５が流れる。

マルチレベルパルサー４４のステップ１〜８で生じる消費電力は、マルチレベルパルサー３３で生じる消費電力よりも大きなものとなる。すなわち、マルチレベルパルサー４４では、ステップ１〜８の出力電圧が０Ｖでない期間において、抵抗Ｒ４５に定常的に流れる電流が生じる。この電流は、抵抗Ｒ４５を用いたマルチレベルパルサー４４の消費電力を大きなものとする。一方、マルチレベルパルサー３３は、ステップ３およびステップ７で生じる圧電素子１１の放電および定常的な電流を除いて、電力消費は存在しない。

また圧電素子１１に充電された電荷を放電する場合には、トランジスタＱ７またはＱ８を接地端子にオン状態として高速に放電することができるので、Ｗ１の式におけるＴｏｆｆ時間を短くし、消費電力を一層低いものにすることができる。なお、圧電素子１１に充電する場合に発生する電力の消費は、マルチレベルパルサー４４およびマルチレベルパルサー３３で共に同一となる。

上述してきたように、本実施の形態１では、マルチレベルパルサー３３の出力ライン１および接地端子間に接続される、直列接続される抵抗Ｒ７、ダイオードＤ７およびトランジスタＱ７並びに抵抗Ｒ８、ダイオードＤ８およびトランジスタＱ８を並列に接続し、トランジスタＱ７およびＱ８をステップ３およびステップ７でオン状態とし、定常的に消費される電流をなくし、圧電素子１１に充電された電荷を高速に放電することとしているので、消費電力を低減し、ひいてはマルチレベルパルサー３３の発熱を少なくすることができる。

また、本実施の形態１では、マルチレベルパルサー３３の接地回路４３の一部として、出力ライン１と接地端子との間を接続する抵抗をさらに設けることもできる。この場合、抵抗の値は、マルチレベルパルサー４４の抵抗Ｒ４５と比較して大きな値の５００Ω以上とされる。これにより、簡易な構成のマルチレベルパルサー４４と比較して、消費電力の増加が軽減されたマルチレベルパルサーを構成することができる。

また、本実施の形態１では、接地回路４３のトランジスタＱ７を、第２のプッシュプル回路４２のトランジスタＱ３に同期してオンオフすることとしたが、トランジスタＱ７のオン時間を、トランジスタＱ３がオンしてから、時間Ｔｏｆｆを越える５０ｎｓｅｃ程度の所定時間の間だけとすることもできる。これにより、例えばステップ３のＴｏｎの時間に生じる定常的な電力消費を無くすことができ、一層の消費電力の低下を図ることができる。また、同様に、トランジスタＱ８のオン時間についても、トランジスタＱ４がオンしてから所定時間の間だけとしてもよい。

また、本実施の形態１では、トランジスタＱ７およびＱ８を、第２のプッシュプル回路４２のトランジスタＱ３およびＱ４に同期してオンオフすることとしたが、トランジスタＱ３およびＱ４をオフ状態のままとし、トランジスタＱ１およびＱ２をオンオフさせて矩形波の電気信号を発生させる場合等に、トランジスタＱ７およびＱ８を全くオン状態とせず、動作させない様にすることもできる。

また、本実施の形態１では、出力ライン１の出力電圧が接地電位となるステップ４およびステップ８において、トランジスタＱ６またはトランジスタＱ５のいずれか一方をオンオフさせることとしたが、トランジスタＱ６およびトランジスタＱ５を同時にオンオフすることもできる。これにより、例えばステップ３からステップ４に移行する電圧変化の際に発生するリンギング（ｒｉｎｇｉｎｇ）等の過渡的な電圧変化を軽減する。

また、本実施の形態１では、出力ライン１の出力電圧が接地電位となるステップ４およびステップ８において、トランジスタＱ６またはトランジスタＱ５のいずれか一方をオンオフさせることとしたが、トランジスタＱ６またはトランジスタＱ５のオンオフに同期して、トランジスタＱ７またはＱ８をオンオフすることもできる。これにより、出力電圧を接地電位にする際の立ち上がりまたは立ち下がり等の過渡特性を、高速化することができる。

（実施の形態２）
ところで、上記実施の形態１では、出力ライン１および接地端子間にダイオードが接続されたトランジスタＱ７およびトランジスタＱ８を並列に接続し、接地端子とのオンオフを行うこととしたが、この場合出力ライン１は、接地電位に対して概ね±０．６Ｖに相当するダイオードのアノード（ａｎｏｄｅ）およびカソード（ｃａｔｈｏｄｅ）間電位が重畳される。この残留電位を除去するために、ダイオードを除去し、トランジスタを２つ直列に接続し、同時にオンオフ動作を行うこともできる。そこで本実施の形態２では、ダイオードを除去し、２つのトランジスタを直列に接続した場合を示すことにする。

図１０は、本実施の形態２にかかるマルチレベルパルサー５３の構成を示す説明図である。マルチレベルパルサー５３は、図６に示すマルチレベルパルサー３３に対応するものであり、その他の構成は超音波撮像装置１００と全く同様である。また、トランジスタＱ１〜Ｑ６は、簡略化したオンオフスイッチ（ｏｎ‐ｏｆｆ ｓｗｉｔｃｈ）として図示されているが、図４に示すトランジスタと全く同様であり、特にトランジスタＱ１〜Ｑ４は、ベースおよびソース間に抵抗Ｒ１〜Ｒ４、ダイオードＤ１〜Ｄ４およびキャパシタＣ１〜Ｃ４を有し、パルサー制御部３２からの制御信号により擬似正弦波等を形成する。

マルチレベルパルサー５３は、マルチレベルパルサー３３の接地回路４３を、新たな接地回路５４に置き換えたものであり、第１のプッシュプル回路４１および第２のプッシュプル回路４２は、マルチレベルパルサー３３のものと全く同様であるので説明を省略する。

接地回路５４は、ダイオードＤ５およびＤ６、トランジスタＱ５およびＱ６、抵抗Ｒ９並びにトランジスタＱ９およびＱ１０を含む。ダイオードＤ５およびＤ６並びにトランジスタＱ５およびＱ６は、マルチレベルパルサー３３と全く同様であるので説明を省略する。

トランジスタＱ９およびＱ１０は、各々ＮチャネルおよびＰチャネルの電界効果トランジスタである。ここで、トランジスタＱ９およびＱ１０は、第２のトランジスタをなし、トランジスタＱ５およびＱ６と比較して、例えばドレイン電流の最大定格が小さい（オン抵抗が大きい）ものとされる。

抵抗Ｒ９の端子並びにトランジスタＱ９およびトランジスタＱ１０の各ドレイン、ソース端子は、直列接続され、出力ライン１と接地端子間に接続される。トランジスタＱ９のゲートには、パルサー制御部３２から出力される制御信号のＤＶＮＬ^＊が入力され、トランジスタＱ１０のゲートには、パルサー制御部３２から出力される制御信号であるＤＶＰＬ^＊が入力される。

つぎに、マルチレベルパルサー５３の動作について、図１１を用いて説明する。図１１は、マルチレベルパルサー５３のトランジスタＱ１〜Ｑ６、Ｑ９およびＱ１０を駆動する制御信号の時間変化および出力される擬似正弦波を示す図である。横軸は時間軸、縦軸は電圧を示す。なお、図１１（Ａ）および（Ｂ）に示す図は、共通の時間軸を有している。

ここで、Ｐチャネルの電界効果トランジスタを用いたＱ３、Ｑ１、Ｑ５およびＱ１０の制御信号であるＤＶＰＬ、ＤＶＰＨ、ＣＰＰおよびＤＶＰＬ^＊は、電圧の低いレベル（ｌｅｖｅｌ）であるＬレベルで、トランジスタがオン状態となり、電圧の高いレベルであるＨレベルで、トランジスタがオフ状態となる。また、Ｎチャネルの電界効果トランジスタを用いたＱ２，Ｑ４、Ｑ６およびＱ９の制御信号であるＤＶＮＬ、ＤＶＮＨ、ＣＰＮおよびＤＶＮＬ^＊は、電圧の低いレベルであるＬレベルで、トランジスタがオフ状態となり、電圧の高いレベルであるＨレベルで、トランジスタがオン状態となる。

図１１に示したステップ１〜８の各ステップは、ステップ３および４並びにステップ７および８を除いて、実施の形態１の図５を用いて説明したステップ１〜８と全く同様である。ここでは、異なるステップ３および４についてのみ説明する。ステップ７および８は、電圧極性が反転することを除いて、ステップ３および４と全く同様の動作を行う。

ステップ３では、制御信号ＤＶＰＨがＨレベルにされ、トランジスタＱ１がオフ状態にされると同時に、制御信号ＤＶＰＬがＨレベルにされ、トランジスタＱ３がオン状態にされる。トランジスタＱ９およびＱ１０の制御信号であるＤＶＮＬ^＊およびＤＶＰＬ^＊は、各々ＨレベルおよびＬレベルとされ、共にオン状態とされる。ここでは、実施の形態１で示したと同様の動作で、出力ライン１の出力電圧は、＋ＨＶＬとなる。

ステップ４では、制御信号ＤＶＰＬがＨレベルにされ、トランジスタＱ３がオフ状態にされると同時に、制御信号ＣＰＮがＨレベルにされ、接地回路５４のトランジスタＱ６がオン状態にされる。トランジスタＱ９およびＱ１０の制御信号であるＤＶＮＬ^＊およびＤＶＰＬ^＊は、各々ステップ３と同様の状態とされ、共にオン状態とされる。ここでは、出力ライン１の出力電圧は、接地電位となる。

図１２は、ステップ２〜４で出力ライン１に出力される擬似正弦波の出力電圧を図示したものである。図１２（Ａ）および（Ｂ）は、共に横軸を時間、縦軸を出力ライン１の出力電圧とした図である。図１２（Ａ）は、ステップ２〜４の出力電圧が図示され、特に、ステップ４では、出力電圧が接地電位となっている。この接地では、抵抗Ｒ９の接地側の端子は接地電位とされ、抵抗Ｒ９に電流が流れない場合には、出力ライン１の出力電圧は、接地電位となる。

図１２（Ｂ）は、実施の形態１で示した図６の回路を用いた場合に、ステップ２〜４で出力ライン１に出力される出力電圧を図示したものである。特にステップ４では、出力電圧が零にならず、残留電位が出力されている。図６で示したトランジスタＱ６をオン状態とした場合には、ダイオードＤ６を介して出力ライン１に接続される。従って、出力ライン１の出力電圧は、ダイオードＤ７のアノード（ａｎｏｄｅ）およびカソード（ｃａｔｈｏｄｅ）間の概ね０．６Ｖ程度の残留電位が、接地電位に重畳された電圧となり、正確な接地電位とはならない。

上述してきたように、本実施の形態２では、直列接続されたＮチャネルのトランジスタＱ９およびＰチャネルのトランジスタＱ１０を、出力ライン１および接地端子間に接続し、トランジスタＱ９およびＱ１０を同期してオンオフさせることとしているので、トランジスタを破壊することなく、出力ライン１の出力電圧を、残留電位を含まない、接地電位とすることができる。

以上、本発明を前記実施の形態によって説明したが、本発明はこれに限られないことはもちろんであり、図４に示したマルチレベルパルサー３３の構成を示す回路図は、本発明の主旨を変更しない範囲で適宜変更可能である。

超音波撮像装置の全体構成を示すブロック図である。 超音波撮像装置の画像取得部の構成を示すブロック図である。 超音波撮像装置の送信部の構成を示すブロック図である。 実施の形態１にかかるマルチレベルパルサーの構成を示す回路図である。 実施の形態１にかかるマルチレベルパルサーの出力動作を示す説明図である。 実施の形態１にかかるマルチレベルパルサーの回路動作を示す説明図である。 実施の形態にかかるマルチレベルパルサーの出力電圧およびトランジスタに流れる電流を示す説明図である。 簡易な構成のマルチレベルパルサーの構成および動作を示す説明図である。 簡易な構成のマルチレベルパルサーの出力電圧および抵抗に流れる電流の変化を示す説明図である。 実施の形態２にかかるマルチレベルパルサーの構成を示す説明図である。 実施の形態２にかかるマルチレベルパルサーの出力動作を示す説明図である。 実施の形態２にかかるマルチレベルパルサーの出力電圧および実施の形態１にかかるマルチレベルパルサーの出力電圧を示す説明図である。

符号の説明

１ 出力ライン
２ 被検体
１０ 超音波プローブ
１１ 圧電素子
２１ 送信ビームフォーマ
２２ 送信部
２３ 受信部
２４ 受信ビームフォーマ
２５ Ｂモード処理部
２６ ドップラ処理部
３１ パルサー電源部
３２ パルサー制御部
３３ マルチレベルパルサー
３４、３５ ドライバー
３６ 擬似正弦波発生手段
４１ 第１のプッシュプル回路
４２ 第２のプッシュプル回路
４３、５４ 接地回路
４４ マルチレベルパルサー
５３ マルチレベルパルサー
１００ 超音波撮像装置
１０２ 画像取得部
１０４ 画像メモリ部
１０５ 画像表示制御部
１０６ 表示部
１０７ 入力部
１０８ 制御部
Ｃ１〜Ｃ４ キャパシタ
Ｄ１〜Ｄ８、Ｄ３０、Ｄ４０ ダイオード
Ｑ１〜Ｑ１０ トランジスタ
Ｒ１〜Ｒ９、Ｒ４５ 抵抗

Claims (17)

1. 圧電素子に所定の電圧を供給して超音波を送信する超音波撮像装置であって、
   前記圧電素子と接続される出力ラインと、該出力ラインに出力部が接続される複数のプッシュプル回路と、前記出力ラインと接地端子との接続を複数の第１のトランジスタを用いてオンオフする接地回路とを有するパルサーを備えるとともに、前記複数のプッシュプル回路に大きさが異なる複数の電源電圧を供給する電源部を備え、
   前記複数のプッシュプル回路は、２つの相補トランジスタの各々が前記電源部と前記出力ラインとの間に接続される第１のプッシュプル回路と、２つの相補トランジスタの各々が前記電源部と前記出力ラインとの間に接続されるとともに、前記各相補トランジスタと直列接続されて該各相補トランジスタに逆方向電流が流れることを防止する整流素子を有する第２のプッシュプル回路とを含み、
   前記接地回路は、前記出力ラインと接地端子の接続を、前記第２のプッシュプル回路が有する相補トランジスタのオンに同期してオンする機能を有する複数の第２のトランジスタを有することを特徴とする超音波撮像装置。
2. 前記第１のトランジスタおよび前記第２のトランジスタは、電界効果型トランジスタであることを特徴とする請求項１に記載の超音波撮像装置。
3. 前記第２のトランジスタは、前記第１のトランジスタと比較して、オン抵抗が大きな値を有することを特徴とする請求項２に記載の超音波撮像装置。
4. 前記接地回路として、前記複数の第１のトランジスタが前記出力ラインと接地端子との間に並列に接続されており、さらに各第１のトランジスタと直列接続される第１の整流素子を備えることを特徴とする請求項１から３のいずれか１項に記載の超音波撮像装置。
5. 前記接地回路として、前記複数の第２のトランジスタが前記出力ラインと接地端子との間に並列に接続されており、さらに各第２のトランジスタと直列接続される第２の整流素子を備えることを特徴とする請求項４に記載の超音波撮像装置。
6. 前記複数の第２のトランジスタは、ＰチャネルおよびＮチャネルの電界効果トランジスタを含むことを特徴とする請求項１〜５に記載の超音波撮像装置。
7. 前記接地回路は、前記第２のトランジスタ及び前記第２の整流素子と直列接続された抵抗を備えることを特徴とする請求項５または６に記載の超音波撮像装置。
8. 前記接地回路は、前記出力ラインと接地端子との間に前記複数の第２のトランジスタおよび抵抗を、直列に接続することを特徴とする請求項１から４のいずれか１項に記載の超音波撮像装置。
9. 前記複数の第２のトランジスタは、ＰチャネルおよびＮチャネルの電界効果トランジスタを含むことを特徴とする請求項８に記載の超音波撮像装置。
10. 前記接地回路は、前記出力ラインと接地端子を接続する抵抗を備えることを特徴とする請求項１から９のいずれか１項に記載の超音波撮像装置。
11. 前記超音波撮像装置は、前記第１のプッシュプル回路および前記第２のプッシュプル回路の相補トランジスタ、前記第１のトランジスタおよび前記第２のトランジスタをオンオフさせるパルサー制御部を備えることを特徴とする請求項１から１０のいずれか１項に記載の超音波撮像装置。
12. 前記パルサー制御部は、前記第１のトランジスタをオンオフさせる第１のドライバーおよび前記第２のトランジスタをオンオフさせる第２のドライバーを備えることを特徴とする請求項１１に記載の超音波撮像装置。
13. 前記パルサー制御部は、前記第１のプッシュプル回路および前記第２のプッシュプル回路の相補トランジスタの順序付けられたオンオフにより、前記出力ラインに前記複数の電源電圧が正弦波状に出力される擬似正弦波発生手段を備えることを特徴とする請求項１１または１２に記載の超音波撮像装置。
14. 前記擬似正弦波発生手段は、前記第１のプッシュプル回路のＮチャネルまたはＰチャネルの相補トランジスタをオンからオフにし、かつ前記第２のプッシュプル回路のＮチャネルまたはＰチャネルの相補トランジスタをオフからオンにするのに同期して、ＰチャネルまたはＮチャネルの前記第２のトランジスタをオフからオンにすることを特徴とする請求項１３に記載の超音波撮像装置。
15. 前記擬似正弦波発生手段は、前記第２のプッシュプル回路のＮチャネルまたはＰチャネルの相補トランジスタがオンからオフにするのに同期して、前記接地回路のＰチャネルまたはＮチャネルの第２のトランジスタをオンからオフにすることを特徴とする請求項１４に記載の超音波撮像装置。
16. 前記擬似正弦波発生手段は、前記第１のプッシュプル回路のＮチャネルまたはＰチャネルの相補トランジスタをオンからオフにし、かつ前記第２のプッシュプル回路のＮチャネルまたはＰチャネルの相補トランジスタをオフからオンして後の所定時間経過後に、前記接地回路のＰチャネルまたはＮチャネルの第２のトランジスタをオンからオフにすることを特徴とする請求項１４に記載の超音波撮像装置。
17. 前記電源部は、大きさが等しく電圧極性が正負の電源電圧を発生することを特徴とする請求項１から１６のいずれか１項に記載の超音波撮像装置。

Images