JP7467189B2 - 送信回路及び超音波診断装置 - Google Patents

Description

本明細書及び図面に開示の実施形態は、送信回路及び超音波診断装置に関する。

高調波イメージングや送信ウェイティング制御等のために、任意の波形の信号（駆動信号）を出力することができるリニアアンプが、ハイエンドクラス（高級）の超音波診断装置で用いられている。例えば、１００Ｖ以上の高電圧のパルスを出力するために、リニアアンプが備える増幅回路に大きなバイアス電流を流す必要がある。このため、消費電力が大きくなる。

また、リニアアンプで扱われる信号がアナログ形式の信号（アナログ信号）であるため、リニアアンプの前段に、デジタル形式の波形信号をアナログ形式の波形信号に変換するＤＡＣ（Digital to Analog Converter）回路が設けられている。ＤＡＣ回路は、サイズ（回路規模）が大きく、コスト（費用）が高い。

特開２００８－１９４２９０号公報 特開２０１８－１１０７１３号公報

本明細書及び図面に開示の実施形態が解決しようとする課題の一つは、消費電力を抑制することである。ただし、本明細書及び図面に開示の実施形態により解決しようとする課題は上記課題に限られない。後述する実施形態に示す各構成による各効果に対応する課題を他の課題として位置づけることもできる。

実実施形態の送信回路は、複数の定電流回路と、複数のスイッチング素子と、制御回路とを備える。複数の定電流回路は、単一の電源に接続された電源ライン及び振動子に並列に接続されている。複数のスイッチング素子のそれぞれは、複数の定電流回路のそれぞれ及び振動子に接続されている。制御回路は、振動子から出力される超音波の波形を示す波形信号に基づいて、複数のスイッチング素子を制御する。

図１は、実施形態に係る超音波診断装置の構成例を示すブロック図である。 図２は、第１の実施形態に係る送信回路の１つのチャネルに対応する構成の一例を示す図である。 図３は、第１の実施形態に係る送信回路の動作の一例を説明するための図である。 図４は、第１の実施形態に係る送信回路の動作の一例を示すタイミングチャートである。 図５は、第２の実施形態に係る送信回路の１つのチャネルに対応する構成の一例を示す図である。

以下、図面を参照しながら、実施形態に係る送信回路及び超音波診断装置を説明する。なお、一つの実施形態又は変形例に記載した内容は、他の実施形態又は他の変形例にも同様に適用されてもよい。

（第１の実施形態）
図１は、第１の実施形態に係る超音波診断装置１の構成例を示すブロック図である。図１に例示するように、第１の実施形態に係る超音波診断装置１は、装置本体１００と、超音波プローブ１０１と、入力インターフェース１０２と、ディスプレイ１０３とを有する。

超音波プローブ１０１は、例えば、圧電振動子等の複数の振動子を有する。これら複数の振動子は、装置本体１００が有する送受信回路１１０の送信回路１１０ａから供給される駆動信号に基づき超音波を発生する。また、超音波プローブ１０１は、被検体Ｐからの反射波を受信して電気信号である反射波信号に変換し、反射波信号を装置本体１００に出力する。また、超音波プローブ１０１は、例えば、振動子に設けられる整合層と、振動子から後方への超音波の伝播を防止するバッキング材等を有する。なお、超音波プローブ１０１は、装置本体１００と着脱自在に接続される。

超音波プローブ１０１から被検体Ｐに超音波が送信されると、送信された超音波は、被検体Ｐの体内組織における音響インピーダンスの不連続面で次々と反射され、反射波として超音波プローブ１０１が有する複数の振動子にて受信される。受信される反射波の振幅は、超音波が反射される不連続面における音響インピーダンスの差に依存する。なお、送信された超音波パルスが、移動している血流や心臓壁等の表面で反射された場合の反射波は、ドプラ効果により、移動体の超音波送信方向に対する速度成分に依存して、周波数偏移を受ける。そして、超音波プローブ１０１は、反射波信号を後述する送受信回路１１０の受信回路１１０ｂに出力する。

超音波プローブ１０１は、装置本体１００と着脱可能に設けられる。被検体Ｐ内の２次元領域の走査（２次元走査）を行なう場合、ユーザは、例えば、複数の振動子が一列で配置された１Ｄアレイプローブを超音波プローブ１０１として装置本体１００に接続する。１Ｄアレイプローブの種類としては、リニア型超音波プローブ、コンベックス型超音波プローブ、セクタ型超音波プローブ等が挙げられる。また、被検体Ｐ内の３次元領域の走査（３次元走査）を行なう場合、ユーザは、例えば、メカニカル４Ｄプローブや２Ｄアレイプローブを超音波プローブ１０１として装置本体１００と接続する。メカニカル４Ｄプローブは、１Ｄアレイプローブのように一列で配列された複数の振動子を用いて２次元走査が可能であるとともに、複数の振動子を所定の角度（揺動角度）で揺動させることで３次元走査が可能である。また、２Ｄアレイプローブは、マトリックス状に配置された複数の振動子により３次元走査が可能であるとともに、超音波を集束して送信することで２次元走査が可能である。

入力インターフェース１０２は、例えば、マウス、キーボード、ボタン、パネルスイッチ、タッチコマンドスクリーン、フットスイッチ、トラックボール、ジョイスティック等の入力手段により実現される。入力インターフェース１０２は、超音波診断装置１のユーザからの各種設定要求を受け付け、受け付けた各種設定要求を装置本体１００に転送する。

ディスプレイ１０３は、例えば、超音波診断装置１のユーザが入力インターフェース１０２を用いて各種設定要求を入力するためのＧＵＩ（Graphical User Interface）を表示したり、装置本体１００において生成された超音波画像データに基づく超音波画像等を表示したりする。ディスプレイ１０３は、液晶モニタやＣＲＴ（Cathode Ray Tube）モニタ等によって実現される。

装置本体１００は、超音波プローブ１０１から送信された反射波信号に基づいて超音波画像データを生成する。なお、超音波画像データは、画像データの一例である。装置本体１００は、超音波プローブ１０１から送信された被検体Ｐの２次元領域に対応する反射波信号に基づいて２次元の超音波画像データを生成可能である。また、装置本体１００は、超音波プローブ１０１から送信された被検体Ｐの３次元領域に対応する反射波信号に基づいて３次元の超音波画像データを生成可能である。図１に示すように、装置本体１００は、送受信回路１１０と、バッファメモリ１２０と、信号処理回路１３０と、画像生成回路１４０と、メモリ１５０と、制御回路１６０とを有する。

送受信回路１１０は、制御回路１６０による制御を受けて、超音波プローブ１０１から超音波を送信させるとともに、超音波プローブ１０１に超音波（超音波の反射波）を受信させる。すなわち、送受信回路１１０は、超音波プローブ１０１を介して走査を実行する。なお、走査は、スキャン、超音波スキャン又は超音波走査とも称される。送受信回路１１０は、送受信部の一例である。送受信回路１１０は、送信回路１１０ａと受信回路１１０ｂとを有する。

送信回路１１０ａは、制御回路１６０による制御を受けて、超音波プローブ１０１から超音波を送信させる。送信回路１１０ａは、超音波プローブ１０１に駆動信号（駆動信号の送信パルス）を供給する。送信回路１１０ａは、被検体Ｐ内の２次元領域を走査する場合、超音波プローブ１０１から２次元領域を走査するための超音波ビームを送信させる。また、送信回路１１０ａは、被検体Ｐ内の３次元領域を走査する場合、超音波プローブ１０１から３次元領域を走査するための超音波ビームを送信させる。送信回路１１０ａについては後述する。

送信回路１１０ａは、駆動信号に対して所定の遅延処理を実行し、所定の遅延処理が実行された駆動信号を振動子に供給する機能を有する。本実施形態では、例えば、１つの振動子に対して１つのチャネルが割り当てられ、チャネルごとに、駆動信号に対して所定の遅延処理が実行される。これにより、送信回路１１０ａは、例えば、振動子から発生される超音波をビーム状に集束して、超音波の送信指向性を制御する。

超音波プローブ１０１により送信された超音波の反射波は、超音波プローブ１０１内部の振動子まで到達した後、振動子において、機械的振動から電気的信号（反射波信号）に変換され、受信回路１１０ｂに入力される。受信回路１１０ｂは、プリアンプと、Ａ／Ｄ（Analog to Digital）変換器と、受信遅延回路と、加算器等を有し、超音波プローブ１０１から送信された反射波信号に対して各種処理を行なって反射波データを生成する。そして、受信回路１１０ｂは、生成した反射波データをバッファメモリ１２０に格納する。

プリアンプは、反射波信号をチャネルごとに増幅してゲイン調整（ゲイン補正）を行なう。Ａ／Ｄ変換器は、ゲイン補正された反射波信号をＡ／Ｄ変換することでゲイン補正された反射波信号をデジタル信号に変換する。受信遅延回路は、デジタル信号に変換された反射波信号に対して、受信指向性を決定するために必要な遅延時間を与える。

加算器は、受信遅延回路によって処理された反射波信号の加算処理を行って反射波データ（ＲＦ（Radio Frequency）信号）を生成する。そして、加算器は、反射波データをバッファメモリ１２０に格納する。このように、本実施形態では、受信遅延回路及び加算器によって整相加算処理が行われる。本実施形態では、例えば、１つの振動子に対して１つのチャネルが割り当てられる。そして、受信遅延回路は、各チャネルの反射波信号に対して遅延時間を与え、加算器は、受信遅延回路によって遅延時間が与えられた複数の反射波信号を加算する加算処理を行う。

受信回路１１０ｂは、超音波プローブ１０１から送信された２次元の反射波信号から２次元の反射波データを生成する。また、受信回路１１０ｂは、超音波プローブ１０１から送信された３次元の反射波信号から３次元の反射波データを生成する。

バッファメモリ１２０は、送受信回路１１０により生成された反射波データを一時的に記憶するメモリである。例えば、バッファメモリ１２０は、受信回路１１０ｂの制御により、１フレーム分の反射波データを所定数、記憶することが可能なように構成されている。そして、バッファメモリ１２０は、１フレーム分の反射波データを所定数記憶している状態で、新たに１フレーム分の反射波データが受信回路１１０ｂにより生成された場合、受信回路１１０ｂによる制御を受けて、生成された時間が最も古い１フレーム分の反射波データを破棄し、新たに生成された１フレーム分の反射波データを記憶する。例えば、バッファメモリ１２０は、ＲＡＭ（Random Access Memory）、フラッシュメモリ等の半導体メモリ素子によって実現される。

信号処理回路１３０は、バッファメモリ１２０から反射波データを読み出し、読み出した反射波データに対して各種の信号処理を施し、各種の信号処理が施された反射波データをＢモードデータ又はドプラデータとして画像生成回路１４０に出力する。信号処理回路１３０は、例えば、プロセッサにより実現される。信号処理回路１３０は、信号処理部の一例である。

例えば、信号処理回路１３０は、バッファメモリ１２０から読み出した反射波データに対して、直交検波し、対数増幅及び包絡線検波処理等を施して、サンプル点ごとの信号強度（振幅強度）が輝度の明るさで表現されるＢモードデータを生成する。例えば、信号処理回路１３０は、生成したＢモードデータを画像生成回路１４０に出力する。

また、信号処理回路１３０は、高調波成分を映像化するハーモニックイメージングを行うための信号処理を実行する。ハーモニックイメージングとしては、コントラストハーモニックイメージング（ＣＨＩ：Contrast Harmonic Imaging）や組織ハーモニックイメージング（ＴＨＩ：Tissue Harmonic Imaging）が挙げられる。また、コントラストハーモニックイメージングや組織ハーモニックイメージングでは、スキャン方式として、以下の方式が知られている。例えば、かかるスキャン方式として、振幅変調（ＡＭ：Amplitude Modulation）、パルスサブトラクション法（Pulse Subtraction法）又はパルスインバージョン法（Pulse Inversion法）と呼ばれる位相変調（ＰＭ：Phase Modulation）、及び、ＡＭとＰＭとを組み合わせることで、ＡＭの効果及びＰＭの効果の双方が得られるＡＭＰＭ等が知られている。

信号処理回路１３０は、バッファメモリ１２０から読み出した反射波データを周波数解析することで、ドプラ効果に基づく移動体（血流や組織、造影剤エコー成分等）の運動情報を反射波データから抽出し、抽出した運動情報を示すドプラデータを生成する。例えば、信号処理回路１３０は、移動体の運動情報として、平均速度、平均分散値及び平均パワー値等を多点に渡り抽出し、抽出した移動体の運動情報を示すドプラデータを生成する。信号処理回路１３０は、生成したドプラデータを画像生成回路１４０に出力する。

上記の信号処理回路１３０の機能を用いて、実施形態に係る超音波診断装置１は、カラーフローマッピング（ＣＦＭ：Color Flow Mapping）法とも呼ばれるカラードプラ法を実行可能である。カラーフローマッピング法では、超音波の送受信が複数の走査線上で複数回行なわれる。そして、カラーフローマッピング法では、同一位置のデータ列に対してＭＴＩ(Moving Target Indicator)フィルタを掛けることで、同一位置のデータ列から、静止している組織、或いは、動きの遅い組織に由来する信号（クラッタ信号）を抑制して、血流に由来する信号（血流信号）を抽出する。そして、カラーフローマッピング法では、この血流信号から血流の速度、血流の分散、血流のパワー等の血流情報を推定する。信号処理回路１３０は、カラーフローマッピング法により推定された血流情報を示すドプラデータを画像生成回路１４０に出力する。

信号処理回路１３０は、２次元の反射波データ及び３次元の反射波データの両方の反射波データを処理可能である。

画像生成回路１４０は、信号処理回路１３０から出力されたＢモードデータ及びドプラデータから超音波画像データを生成する。例えば、画像生成回路１４０は、信号処理回路１３０が生成した２次元のＢモードデータから反射波の強度を輝度で表した２次元Ｂモード画像データを生成する。また、画像生成回路１４０は、信号処理回路１３０が生成した２次元のドプラデータから運動情報又は血流情報が映像化された２次元ドプラ画像データを生成する。２次元ドプラ画像データは、速度画像データ、分散画像データ、パワー画像データ、又は、これらを組み合わせた画像データである。画像生成回路１４０は、プロセッサにより実現される。

ここで、画像生成回路１４０は、一般的には、超音波走査の走査線信号列を、テレビ等に代表されるビデオフォーマットの走査線信号列に変換（走査コンバート）し、表示用の超音波画像データを生成する。例えば、画像生成回路１４０は、信号処理回路１３０から出力されたデータに対して、超音波プローブ１０１による超音波の走査形態に応じて座標変換を行なうことで、表示用の超音波画像データを生成する。また、画像生成回路１４０は、走査コンバート以外に種々の画像処理として、例えば、走査コンバート後の複数の画像フレームを用いて、輝度の平均値画像を再生成する画像処理（平滑化処理）や、画像内で微分フィルタを用いる画像処理（エッジ強調処理）等を行なう。また、画像生成回路１４０は、超音波画像データに、種々のパラメータの文字情報、目盛り、ボディーマーク等を合成する。

更に、画像生成回路１４０は、信号処理回路１３０により生成された３次元のＢモードデータに対して座標変換を行なうことで、３次元Ｂモード画像データを生成する。また、画像生成回路１４０は、信号処理回路１３０により生成された３次元のドプラデータに対して座標変換を行なうことで、３次元ドプラ画像データを生成する。すなわち、画像生成回路１４０は、「３次元のＢモード画像データ及び３次元ドプラ画像データ」を「３次元超音波画像データ（ボリュームデータ）」として生成する。そして、画像生成回路１４０は、ボリュームデータをディスプレイ１０３にて表示するための各種の２次元画像データを生成するために、ボリュームデータに対して様々なレンダリング処理を行なう。

画像生成回路１４０が行なうレンダリング処理としては、例えば、断面再構成法（ＭＰＲ：Multi Planer Reconstruction）を用いてボリュームデータからＭＰＲ画像データを生成する処理がある。また、画像生成回路１４０が行なうレンダリング処理としては、例えば、３次元の情報を反映した２次元画像データを生成するボリュームレンダリング（ＶＲ：Volume Rendering）処理がある。画像生成回路１４０は、画像生成部の一例である。

Ｂモードデータ及びドプラデータは、走査コンバート処理前の超音波画像データであり、画像生成回路１４０が生成するデータは、走査コンバート処理後の表示用の超音波画像データである。なお、Ｂモードデータ及びドプラデータは、生データ（Raw Data）とも呼ばれる。

メモリ１５０は、画像生成回路１４０により生成された各種の画像データを記憶するメモリである。また、メモリ１５０は、信号処理回路１３０により生成されたデータも記憶する。メモリ１５０が記憶するＢモードデータやドプラデータは、例えば、診断の後にユーザが呼び出すことが可能となっており、画像生成回路１４０を経由して表示用の超音波画像データとなる。

また、メモリ１５０は、走査（超音波の送受信）、画像処理及び表示処理を行なうための制御プログラムや、診断情報（例えば、患者ＩＤ、医師の所見等）や、診断プロトコルや各種ボディーマーク等の各種データも記憶する。例えば、メモリ１５０は、ＲＡＭ、フラッシュメモリ等の半導体メモリ素子、ハードディスク又は光ディスクによって実現される。

制御回路１６０は、超音波診断装置１の処理全体を制御する。具体的には、制御回路１６０は、入力インターフェース１０２を介してユーザから入力された各種設定要求や、メモリ１５０から読込んだ各種制御プログラム及び各種データに基づき、送受信回路１１０、信号処理回路１３０及び画像生成回路１４０の処理を制御する。また、制御回路１６０は、メモリ１５０に記憶された表示用の超音波画像データに基づく超音波画像を表示するようにディスプレイ１０３を制御する。制御回路１６０は、例えば、プロセッサにより実現される。超音波画像は、画像の一例である。

また、制御回路１６０は、送受信回路１１０を介して超音波プローブ１０１を制御することで、超音波走査の制御を行なう。

以上、実施形態に係る超音波診断装置１の全体構成について説明した。ここで、比較例に係る超音波診断装置について説明する。

例えば、送信電源と出力をスイッチで切り替えて矩形波パルスを有する駆動信号を送信する送信回路を有する超音波診断装置がある。これに対して、比較例に係る超音波診断装置は、映像化手法として２次高調波を低減させるために、任意の波形の駆動信号を出力することができるリニアアンプを有する送信回路を備える。例えば、比較例に係る超音波診断装置は、ハイエンドクラスの超音波診断装置である。

例えば、比較例に係る超音波診断装置は、送信回路が、ガウス波の波形を示す駆動信号を生成し出力する。これにより、比較例に係る超音波診断装置は、送信の２次高調波成分を抑え、分解能の良い高調波イメージングを実現することができる。また、比較例に係る超音波診断装置では、例えば、送信回路が、２つの周波数帯域の波形データを混ぜた波形データを送信し、その高調波や和差成分周波数を検出して広帯域な受信帯域で映像化するなど様々な映像化を行う。

しかしながら、比較例では、１００Ｖ以上の高電圧のパルスを出力するために、リニアアンプが備える増幅回路に大きなバイアス電流を流す必要がある。このため、消費電力が大きくなる。

また、リニアアンプで扱われる信号がアナログ形式の信号（アナログ信号）であるため、リニアアンプの前段に、デジタル形式の駆動信号をアナログ形式の駆動信号に変換するＤＡＣ（Digital to Analog Converter）回路が設けられている。ＤＡＣ回路は、サイズが大きく、コストが高い。ここで、比較例に係る超音波診断装置では、振動子を駆動するために、多数のチャネル（例えば、１２８チャネルや１９２チャネル）に対応する数の送信回路が実装される。これらの結果、超音波診断装置のサイズが大きくなり、コストも高くなる。

以上のことから、比較例に係る超音波診断装置では、消費電力が大きく、サイズが大きく、コストが高い。そこで、以下に説明するように、第１の実施形態に係る超音波診断装置１は、消費電力、サイズ及びコストを抑制することができるように構成されている。

図２は、第１の実施形態に係る送信回路１１０ａの１つのチャネルに対応する構成の一例を示す図である。したがって、送信回路１１０ａには、複数のチャネルの数に対応する分の図２に示す構成を有する。

図２に示すように、送信回路１１０ａは、１つのチャネルごとに、インターフェース回路１１、波形信号メモリ１２、ＤＤＳ（Direct Digital Synthesizer）回路１３、アポダイゼーション（apodization）レジスタ１４、ゲインレジスタ１５、遅延レジスタ１６、波形信号生成回路１７、制御回路１８，１９、電源ライン（電源線）２０，２４、定電流回路群２１，２５、スイッチング素子群２２，２６、スイッチング素子２３，２７を備える。また、図２に示すように、送信回路１１０ａの１つのチャネルの構成は、１つの振動子３０に接続されている。

インターフェース回路１１は、制御回路１６０との通信を行う。例えば、インターフェース回路１１は、制御回路１６０から送信された各種の情報及び各種のデータを受信する。

例えば、インターフェース回路１１は、制御回路１６０から送信された波形信号を受信する。波形信号は、超音波プローブ１０１の振動子３０から送信される超音波の送信波形の信号（送信波形を示す信号）である。波形信号は、入力インターフェース１０２を介してユーザにより装置本体１０に入力される。そして、制御回路１６０は、入力された波形信号をインターフェース回路１１に送信する。そして、インターフェース回路１１は、受信した波形信号を波形信号メモリ１２に記憶させる。なお、制御回路１６０から送信される波形信号は、デジタル形式の信号である。

また、インターフェース回路１１は、制御回路１６０から送信された生成指示を受信する。生成指示は、所定の波形信号をＤＤＳ回路１３に生成させるための指示である。生成指示は、入力インターフェース１０２を介してユーザにより装置本体１０に入力される。そして、制御回路１６０は、入力された生成指示をインターフェース回路１１に送信する。そして、インターフェース回路１１は、受信した生成指示をＤＤＳ回路１３に送信する。

また、インターフェース回路１１は、制御回路１６０から送信されたアポダイゼーション関数を受信する。アポダイゼーション関数は、開口関数又は送信開口関数とも称される。アポダイゼーション関数は、振動子３０の位置ごとに重みが設定された関数である。例えば、制御回路１６０は、入力インターフェース１０２を介して入力されたユーザからの指示に基づいて、アポダイゼーション関数を生成する。そして、制御回路１６０は、インターフェース回路１１にアポダイゼーション関数を送信する。インターフェース回路１１は、受信したアポダイゼーション関数をアポダイゼーションレジスタ１４に記憶させる。

また、インターフェース回路１１は、制御回路１６０から送信された最大振幅（フルスケール）を受信する。最大振幅は、全チャネルで共通の最大振幅であり、波形信号を増幅する際に用いられる。例えば、制御回路１６０は、装置本体１００に接続された超音波プローブ１０１の種類に応じた最大振幅をインターフェース回路１１に送信する。インターフェース回路１１は、受信した最大振幅をゲインレジスタ１５に記憶させる。

また、インターフェース回路１１は、制御回路１６０から送信された送信遅延時間（送信遅延量）を受信する。この送信遅延時間は、１つのチャネルごと、例えば、１つの振動子３０ごとの遅延時間である。例えば、制御回路１６０は、インターフェース回路１１に送信遅延時間を送信する。インターフェース回路１１は、受信した送信遅延時間を遅延レジスタ１６に記憶させる。

ＤＤＳ回路１３は、生成指示を受信すると、受信した生成指示にしたがって、所定の波形信号を生成する。この波形信号は、デジタル形式の信号である。そして、ＤＤＳ回路１３は、生成した波形信号を波形信号生成回路１７に送信する。

波形信号生成回路１７は、任意の波形の波形信号を生成する。例えば、波形信号生成回路１７は、波形信号メモリ１２に記憶された波形信号に基づいて、任意の波形の波形信号を生成する。また、波形信号生成回路１７は、ＤＤＳ回路１３により自動的に生成された波形信号に基づいて、任意の波形の波形信号を生成する。

波形信号生成回路１７が、波形信号メモリ１２に記憶された波形信号、又は、ＤＤＳ回路１３により生成された波形信号に基づいて波形信号を生成する処理の一例について説明する。例えば、波形信号生成回路１７は、波形信号メモリ１２に記憶された波形信号の中から、入力インターフェース１０２を介してユーザによって入力された撮影モードや超音波プローブ１０１の種類等に応じた波形信号を取得する。または、波形信号生成回路１７は、ＤＤＳ回路１３から送信された波形信号を取得する。そして、波形信号生成回路１７は、アポダイゼーションレジスタ１４に記憶されたアポダイゼーション関数を取得する。そして、波形信号生成回路１７は、ゲインレジスタ１５に記憶された最大振幅を取得する。そして、波形信号生成回路１７は、遅延レジスタ１６に記憶された送信遅延時間を取得する。

そして、波形信号生成回路１７は、アポダイゼーション関数を用いて振動子３０に対応する重みを波形信号に掛ける。例えば、波形信号生成回路１７は、超音波プローブ１０１の送信開口の複数の振動子のうち、波形信号生成回路１７に対応するチャネルの振動子３０へ送信する波形信号に対して、アポダイゼーション関数が示す振動子３０に対応する重みを掛ける。

そして、波形信号生成回路１７は、重みが掛けられた波形信号の最大の振幅が取得済みの最大振幅となるように、重みが掛けられた波形信号を増幅することにより、新たに波形信号を生成する。

そして、波形信号生成回路１７は、新たに生成された波形信号に対して、送信遅延時間を与える。例えば、波形信号生成回路１７は、制御回路１６０から送信される送信トリガのパルスの立ち上がり又は立ち下がりのタイミングから送信遅延時間だけ遅延させて、新たに生成された波形信号を制御回路１８，１９に送信する。このため、制御回路１８，１９は、同一の波形信号を受信する。具体的には、波形信号生成回路１７は、制御回路１８の後述するデコーダ１８ａ及びスイッチング素子制御回路１８ｃ、並びに、制御回路１９の後述するデコーダ１９ａ及びスイッチング素子制御回路１９ｃに、新たに生成された波形信号を送信する。

ここで、波形信号生成回路１７により新たに生成された波形信号は、振動子３０から出力される超音波の波形を示す。

制御回路１８は、波形信号を受信すると、受信した波形信号に基づき、振動子３０から送信される超音波の波形（送信波形）が波形信号が示す波形となるように、後述する複数のスイッチング素子２２ａ及びスイッチング素子２３を制御する。同様に、制御回路１９は、波形信号を受信すると、受信した波形信号に基づき、振動子３０から送信される超音波の送信波形が波形信号が示す波形となるように、後述する複数のスイッチング素子２６ａ及びスイッチング素子２７を制御する。

制御回路１８は、デコーダ１８ａ、スイッチング素子制御回路１８ｂ及びスイッチング素子制御回路１８ｃを備える。デコーダ１８ａは、スイッチング素子制御回路１８ｂに接続されている。制御回路１９は、デコーダ１９ａ、スイッチング素子制御回路１９ｂ及びスイッチング素子制御回路１９ｃを備える。デコーダ１９ａは、スイッチング素子制御回路１９ｂに接続されている。制御回路１８，１９は、プロセッサにより実現される。制御回路１８，１９については後述する。

電源ライン２０は、正極の電源ＨＶＰに接続された配線である。電源ライン２０には、定電流回路群２１が接続されている。電源ＨＶＰは、単一の電源である。

定電流回路群２１は、ｎ（２以上の整数）個（複数）の定電流回路２１ａを含む。例えば、ｎ個の定電流回路２１ａは、同一の定電流回路である。ｎ個の定電流回路２１ａは、電気的に電源ライン２０と振動子３０との間に設けられている。ｎ個の定電流回路２１ａは、電源ライン２０に並列に接続されている。また、ｎ個の定電流回路２１ａは、スイッチング素子群２２及びスイッチング素子２３を介して振動子３０に並列に接続されている。定電流回路群２１には、スイッチング素子群２２が接続されている。

本実施形態では、例えば、振動子３０に最大１０００ｍＡの電流が流れるようにする場合、送信回路１１０ａは、チャネルごとに、１０ｍＡの定電流を流すための定電流回路２１ａを１００個備える。また、例えば、振動子３０に最大２０４８ｍＡの電流が流れるようにする場合、送信回路１１０ａは、チャネルごとに、１６ｍＡの定電流を流すための定電流回路２１ａを１２８個備える。なお、送信回路１１０ａがチャネルごとに備える定電流回路２１ａの数、及び、定電流回路２１ａにより流れる定電流の電流値はこれに限られない。

スイッチング素子群２２は、ｎ個のスイッチング素子２２ａを含む。スイッチング素子２２ａは、例えば、Ｐチャネル型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）により実現される。なお、スイッチング素子２２ａは、これに限定されず、Ｎチャネル型のＭＯＳＦＥＴ、バイポーラトランジスタ又は絶縁ゲートバイポーラトランジスタ等の他のスイッチング素子により実現されてもよい。ただし、以下の説明では、スイッチング素子２２ａがＰチャネル型のＭＯＳＦＥＴにより実現される場合について説明する。

図２に示すように、ｎ個のスイッチング素子２２ａのそれぞれは、電気的にｎ個の定電流回路２１ａのそれぞれと振動子３０との間に設けられる。ｎ個のスイッチング素子２２ａのそれぞれのソースは、ｎ個の定電流回路２１ａのそれぞれに接続されている。また、ｎ個のスイッチング素子２２ａのそれぞれのドレインは、スイッチング素子２３を介して振動子３０に接続されている。具体的には、ｎ個のスイッチング素子２２ａのドレインは、スイッチング素子２３を介して、一本の配線（ライン）２８により振動子３０に接続されている。また、ｎ個のスイッチング素子２２ａのそれぞれのゲートには、制御回路１８のスイッチング素子制御回路１８ｂが接続されている。

スイッチング素子２２ａは、スイッチング素子制御回路１８ｂによる制御を受けて、スイッチング素子２２ａに接続されている定電流回路２１ａと振動子３０との電気的な接続の状態を、第１の状態及び第２の状態のいずれかに設定する。定電流回路２１ａと振動子３０との電気的な接続の状態は、単に、接続状態とも称される。第１の状態は、定電流回路２１ａと振動子３０とを電気的に接続させる状態である。第２の状態は、定電流回路２１ａと振動子３０との接続を電気的に遮断させる状態である。

例えば、ゲートに印加される電圧が、ソースに対してマイナス（負）の電圧である場合、スイッチング素子２２ａが導通状態となる。この場合、スイッチング素子２２ａは、接続状態を第１の状態に設定する。また、スイッチング素子２２ａは、ゲートに印加される電圧が、ソースに対してプラス（正）の電圧である場合、スイッチング素子２２ａが非導通状態となる。この場合、スイッチング素子２２ａは、接続状態を第２の状態に設定する。

したがって、ｎ個のスイッチング素子２２ａのうち、導通状態であるスイッチング素子２２ａ、すなわち、接続状態を第１の状態に設定したスイッチング素子２２ａを流れる定電流の合計の電流がスイッチング素子２３を介して振動子３０に流れることになる。

スイッチング素子２３のソースは、ｎ個のスイッチング素子２２ａのそれぞれのドレインに接続されている。また、スイッチング素子２３のゲートは、スイッチング素子制御回路１８ｃに接続されている。

また、スイッチング素子２３のドレインは、配線２８を介して振動子３０に接続されている。具体的には、振動子３０が備える第１の電極３０ａ及び第２の電極３０ｂのうち第１の電極３０ａに接続されている。なお、第２の電極３０ｂは、接地されている。

スイッチング素子２３は、例えば、Ｐチャネル型のＭＯＳＦＥＴにより実現される。

スイッチング素子２３は、スイッチング素子制御回路１８ｃによる制御を受けて、導通状態又は非導通状態のいずれかの状態に切り替える。例えば、ゲートに印加される電圧が、ソースに対してマイナスの電圧である場合、スイッチング素子２３が導通状態となる。また、ゲートに印加される電圧が、ソースに対してプラスの電圧である場合、スイッチング素子２３が非導通状態となる。

したがって、スイッチング素子２３が導通状態である場合、接続状態を第１の状態に設定したスイッチング素子２２ａを流れる定電流の合計の電流がスイッチング素子２３を介して振動子３０に流れることになる。

一方、スイッチング素子２３が非導通状態である場合、定電流回路２１ａからの電流が振動子３０に流れないことになる。したがって、スイッチング素子２３が非導通状態である場合、定電流回路２１ａからの漏れ電流が抑えられる。

電源ライン２４は、負極の電源ＨＶＮに接続された配線である。電源ライン２４には、定電流回路群２５が接続されている。電源ＨＶＮは、単一の電源である。

定電流回路群２５は、ｎ個の定電流回路２５ａを含む。なお、定電流回路２５ａの数は、ｎ個以外の複数であってもよい。例えば、ｎ個の定電流回路２５ａは、同一の定電流回路である。ｎ個の定電流回路２５ａは、電気的に電源ライン２４と振動子３０との間に設けられている。ｎ個の定電流回路２５ａは、電源ライン２４に並列に接続されている。また、ｎ個の定電流回路２５ａは、スイッチング素子群２６及びスイッチング素子２７を介して振動子３０に並列に接続されている。定電流回路群２５には、スイッチング素子群２６が接続されている。

本実施形態では、例えば、振動子３０に最小－１０００ｍＡの電流が流れるようにする場合、送信回路１１０ａは、チャネルごとに、－１０ｍＡの定電流を流すための定電流回路２５ａを１００個備える。また、例えば、振動子３０に最小－２０４８ｍＡの電流が流れるようにする場合、送信回路１１０ａは、チャネルごとに、－１６ｍＡの定電流を流すための定電流回路２５ａを１２８個備える。なお、送信回路１１０ａがチャネルごとに備える定電流回路２５ａの数、及び、定電流回路２５ａにより流れる定電流の電流値はこれに限られない。

スイッチング素子群２６は、ｎ個のスイッチング素子２６ａを含む。スイッチング素子２６ａは、例えば、Ｎチャネル型のＭＯＳＦＥＴにより実現される。また、スイッチング素子２６ａは、これに限定されず、Ｐチャネル型のＭＯＳＦＥＴ、バイポーラトランジスタ又は絶縁ゲートバイポーラトランジスタ等の他のスイッチング素子により実現されてもよい。ただし、以下の説明では、スイッチング素子２６ａがＮチャネル型のＭＯＳＦＥＴにより実現される場合について説明する。

図２に示すように、ｎ個のスイッチング素子２６ａのそれぞれは、電気的にｎ個の定電流回路２５ａのそれぞれと振動子３０との間に設けられる。ｎ個のスイッチング素子２６ａのそれぞれのソースは、ｎ個の定電流回路２５ａのそれぞれに接続されている。また、ｎ個のスイッチング素子２６ａのそれぞれのドレインは、スイッチング素子２７を介して振動子３０に接続されている。具体的には、ｎ個のスイッチング素子２６ａのドレインは、スイッチング素子２７を介して、一本の配線２８により振動子３０に接続されている。また、ｎ個のスイッチング素子２６ａのそれぞれのゲートには、制御回路１９のスイッチング素子制御回路１９ｂが接続されている。

スイッチング素子２６ａは、スイッチング素子制御回路１９ｂによる制御を受けて、スイッチング素子２６ａに接続されている定電流回路２５ａと振動子３０との電気的な接続の状態を、第１の状態及び第２の状態のいずれかに設定する。定電流回路２５ａと振動子３０との電気的な接続の状態は、定電流回路２１ａと振動子３０との電気的な接続の状態と同様に、単に、接続状態とも称される。ここでいう第１の状態は、定電流回路２５ａと振動子３０とを電気的に接続させる状態である。また、第２の状態は、定電流回路２５ａと振動子３０との接続を電気的に遮断させる状態である。

例えば、ゲートに印加される電圧が、ソースに対してプラス（正）の電圧である場合、スイッチング素子２６ａが導通状態となる。この場合、スイッチング素子２６ａは、接続状態を第１の状態に設定する。また、スイッチング素子２６ａは、ゲートに印加される電圧が、ソースに対してマイナス（負）の電圧である場合、スイッチング素子２６ａが非導通状態となる。この場合、スイッチング素子２６ａは、接続状態を第２の状態に設定する。

したがって、ｎ個のスイッチング素子２６ａのうち、導通状態であるスイッチング素子２６ａ、すなわち、接続状態を第１の状態に設定したスイッチング素子２６ａを流れる定電流の合計の電流がスイッチング素子２７を介して振動子３０に流れることになる。

スイッチング素子２７のソースは、ｎ個のスイッチング素子２６ａのそれぞれのドレインに接続されている。また、スイッチング素子２７のゲートは、スイッチング素子制御回路１９ｃに接続されている。

また、スイッチング素子２７のドレインは、配線２８を介して振動子３０に接続されている。具体的には、スイッチング素子２７のドレインは、振動子３０が備える第１の電極３０ａに接続されている。

スイッチング素子２７は、例えば、Ｎチャネル型のＭＯＳＦＥＴにより実現される。

スイッチング素子２７は、スイッチング素子制御回路１９ｃによる制御を受けて、導通状態又は非導通状態のいずれかの状態に切り替える。例えば、ゲートに印加される電圧が、ソースに対してプラス（正）の電圧である場合、スイッチング素子２７が導通状態となる。また、ゲートに印加される電圧が、ソースに対してマイナス（負）の電圧である場合、スイッチング素子２７が非導通状態となる。

したがって、スイッチング素子２７が導通状態である場合、接続状態を第１の状態に設定したスイッチング素子２６ａを流れる定電流の合計の電流が振動子３０に流れることになる。

一方、スイッチング素子２７が非導通状態である場合、接続状態を第１の状態に設定したスイッチング素子２６ａを流れる定電流の合計の電流が振動子３０に流れないことになる。

次に、送信回路１１０ａの動作の一例について説明する。図３は、第１の実施形態に係る送信回路１１０ａの動作の一例を説明するための図である。上述したように、制御回路１８が受信する波形信号と、制御回路１９が受信する波形信号は、同一の波形信号である。以下、制御回路１８，１９が、図３に示す同一の波形信号３１を用いて処理を行う場合について説明する。例えば、制御回路１８，１９が、図３に示す送信波形の波形信号３１に基づいて、ｎ個のスイッチング素子２２ａ、スイッチング素子２３、ｎ個のスイッチング素子２６ａ及びスイッチング素子２７を制御する場合について説明する。

具体的には、制御回路１８は、波形信号３１に基づいて、ｎ個のスイッチング素子２２ａのそれぞれ毎に、ｎ個の定電流回路２１ａのそれぞれと振動子３０との接続の状態を第１の状態又は第２の状態のいずれかの状態に設定させる。例えば、制御回路１８は、波形信号３１が示す波形の周期内で、波形信号３１が示す波形を有する超音波が振動子３０から送信されるように、ｎ個の定電流回路２１ａのそれぞれと振動子３０との接続の状態を第１の状態又は第２の状態のいずれかの状態に設定させる。

同様に、制御回路１９は、波形信号３１に基づいて、ｎ個のスイッチング素子２６ａのそれぞれ毎に、ｎ個の定電流回路２５ａのそれぞれと振動子３０との接続の状態を第１の状態又は第２の状態のいずれかの状態に設定させる。例えば、制御回路１９は、波形信号３１が示す波形の周期内で、波形信号３１が示す波形を有する超音波が振動子３０から送信されるように、ｎ個の定電流回路２５ａのそれぞれと振動子３０との接続の状態を第１の状態又は第２の状態のいずれかの状態に設定させる。以下、制御回路１８，１９が実行する処理の具体例を説明する。

図３に示す送信波形は、横軸を時間とし、縦軸を振幅とするグラフにより示される。デコーダ１８ａ，１９ａ及びスイッチング素子制御回路１８ｃ，１９ｃは、超音波診断装置１のシステムクロックが示す１周期ごとに、波形信号３１が示す振幅（振幅の値）が、正の値、負の値、及び、正の値でも負の値でもない「０」の値のうちのいずれの値であるかを判定する。

例えば、デコーダ１８ａ，１９ａ及びスイッチング素子制御回路１８ｃ，１９ｃは、図３に示す時間ｔ０～ｔ１４の各時間のタイミングで、波形信号３１が示す振幅が、正の値、負の値及び「０」の値のうちのいずれの値であるかを判定する。なお、時間ｔ０～ｔ１４の各時間のタイミングは、システムクロックが示す１周期ごとのタイミングである。

デコーダ１８ａは、波形信号３１が示す振幅が正の値であると判定した場合、次の処理を行う。例えば、デコーダ１８ａは、波形信号３１が示す振幅に対応する電流値の電流が振動子３０に流れる場合における、導通状態となるスイッチング素子２２ａの数を特定する。すなわち、デコーダ１８ａは、接続状態を第１の状態に設定するスイッチング素子２２ａの数を特定する。そして、デコーダ１８ａは、特定したスイッチング素子２２ａの数を示す波形コードをスイッチング素子制御回路１８ｂに出力する。

例えば、図３に示すように、時間ｔ２のタイミングにおいて、デコーダ１８ａは、波形信号３１が示す振幅「ａ２」が正の値であると判定する。このように判定すると、デコーダ１８ａは、振幅「ａ２」に対応する電流値の電流が振動子３０に流れる場合の、導通状態となるスイッチング素子２２ａの数を特定する。例えば、デコーダ１８ａは、複数の振幅値のそれぞれに対応付けて振動子３０に流れる電流の電流値が登録されたテーブルが記憶されたメモリを備える。そして、デコーダ１８ａは、テーブルを参照し、振幅「ａ２」に対応する電流値を取得する。そして、デコーダ１８ａは、取得した電流値、１つの定電流回路２１ａが流す定電流の電流値、各定電流回路２１ａから振動子３０までの間の抵抗値等に基づいて、導通状態となるスイッチング素子２２ａの数を計算する。このようにして、デコーダ１８ａは、導通状態となるスイッチング素子２２ａの数を特定する。

なお、導通状態となるスイッチング素子２２ａの数を特定する方法は、上記の方法に限られない。例えば、デコーダ１８ａは、複数の振幅値のそれぞれに対応付けて導通状態となるスイッチング素子２２ａの数が登録されたテーブルが記憶されたメモリを備えてもよい。そして、デコーダ１８ａは、テーブルを参照し、振幅「ａ２」に対応する、導通状態となるスイッチング素子２２ａの数を特定してもよい。そして、デコーダ１８ａは、特定した数を示す波形コードをスイッチング素子制御回路１８ｂに出力する。また、以下の説明では、特定した数を「ｍ（０以上の整数）」とする。

図４は、第１の実施形態に係る送信回路１１０ａの動作の一例を示すタイミングチャートである。なお、図４は、「ｎ」が「３」である場合の一例を示す。また、図４は、時間ｔ２～ｔ３の間において、「ｍ」が「２」である場合の一例を示す。また、図４では、ｎ個（３個）のスイッチング素子２２ａの一つ一つを区別するために、ｎ個のスイッチング素子２２ａのそれぞれに対して、符号「２２ａ＿１」～「２２ａ＿３」のそれぞれが付与されている。また、同様の理由で、ｎ個のスイッチング素子２６ａの一つ一つを区別するために、ｎ個のスイッチング素子２６ａのそれぞれに対して、符号「２６ａ＿１」～「２６ａ＿３」のそれぞれが付与されている。

そして、スイッチング素子制御回路１８ｂは、波形コードを受信すると、受信した波形コードに基づいて、ｎ個のスイッチング素子２２ａ＿１～２２ａ＿３を制御する。例えば、スイッチング素子制御回路１８ｂは、図４に示すように、時間ｔ２～ｔ３の間、波形コードが示すｍ個（２個）のスイッチング素子２２ａ＿１，２２ａ＿２のゲートに、ソースに対してマイナスの電圧を印加する。また、スイッチング素子制御回路１８ｂは、図４に示すように、時間ｔ２～ｔ３の間、（ｎ－ｍ）個（１個）のスイッチング素子２２ａ＿３のゲートに、ソースに対してプラスの電圧を印加する。

また、スイッチング素子制御回路１８ｃは、波形信号３１が示す振幅が正の値であると判定した場合には、スイッチング素子２３のゲートに、ソースに対してマイナスの電圧を印加する。すなわち、スイッチング素子制御回路１８ｃは、波形信号３１が示す振幅が正の値となる間、スイッチング素子２３のゲートに、ソースに対してマイナスの電圧を印加し続ける。そのため、図４に示すように、時間ｔ２～ｔ３の間、スイッチング素子２３のゲートには、ソースに対してマイナスの電圧が印加される。

ここで、デコーダ１９ａは、波形信号３１が示す振幅が正の値であると判定した場合には、接続状態を第１の状態に設定するスイッチング素子２６ａの数として「０」を特定する。そして、デコーダ１９ａは、特定した数「０」を示す波形コードをスイッチング素子制御回路１９ｂに出力する。そして、スイッチング素子制御回路１９ｂは、（ｎ－０（０は波形コードが示す値））個のスイッチング素子２６ａ＿１～２６ａ＿３のゲートに、ソースに対してマイナスの電圧を印加する。すなわち、スイッチング素子制御回路１９ｂは、波形信号３１が示す振幅が正の値となる間、ｎ個のスイッチング素子２６ａ＿１～２６ａ＿３のゲートに、ソースに対してマイナスの電圧を印加し続ける。そのため、図４に示すように、時間ｔ２～ｔ３の間、ｎ個のスイッチング素子２６ａ＿１～２６ａ＿３のゲートに、ソースに対してマイナスの電圧が印加される。

また、スイッチング素子制御回路１９ｃは、波形信号３１が示す振幅が正の値であると判定した場合には、スイッチング素子２７のゲートに、ソースに対してマイナスの電圧を印加する。すなわち、スイッチング素子制御回路１９ｃは、波形信号３１が示す振幅が正の値となる間、スイッチング素子２７のゲートに、ソースに対してマイナスの電圧を印加し続ける。そのため、図４に示すように、時間ｔ２～ｔ３の間、スイッチング素子２７のゲートに、ソースに対してマイナスの電圧が印加される。

これにより、時間ｔ２～ｔ３の間、振動子３０には、２つの定電流回路２１ａから流れる定電流の合計の電流が流れる。そして、図４に示す振動子３０から送信される超音波の時間ｔ２～ｔ３の間の波形３２が、図３に示す波形信号３１の時間ｔ２～ｔ３の間の波形と略同様の波形になる。

また、デコーダ１８ａは、波形信号３１が示す振幅が「０」の値であると判定した場合には、接続状態を第１の状態に設定するスイッチング素子２２ａの数として「０」を特定する。そして、デコーダ１８ａは、特定した数「０」を示す波形コードをスイッチング素子制御回路１８ｂに出力する。スイッチング素子制御回路１８ｂは、数「０」を示す波形コードを受信すると、波形コードに基づいて（ｎ－０（０は波形コードが示す値））個のスイッチング素子２２ａ＿１～２２ａ＿３のゲートに、ソースに対してプラスの電圧を印加する。

また、スイッチング素子制御回路１８ｃは、波形信号３１が示す振幅が「０」の値であると判定した場合には、スイッチング素子２３のゲートに、ソースに対してプラスの電圧を印加する。

同様に、デコーダ１９ａは、波形信号３１が示す振幅が「０」の値であると判定した場合には、接続状態を第１の状態に設定するスイッチング素子２６ａの数として「０」を特定する。そして、デコーダ１９ａは、特定した数「０」を示す波形コードをスイッチング素子制御回路１９ｂに出力する。スイッチング素子制御回路１９ｂは、数「０」を示す波形コードを受信すると、波形コードに基づいて（ｎ－０（０は波形コードが示す値））個のスイッチング素子２６ａ＿１～２６ａ＿３のゲートに、ソースに対してマイナスの電圧を印加する。

また、スイッチング素子制御回路１９ｃは、波形信号３１が示す振幅が「０」の値であると判定した場合には、スイッチング素子２７のゲートに、ソースに対してマイナスの電圧を印加する。

また、デコーダ１９ａは、波形信号３１が示す振幅が負の値であると判定した場合、次の処理を行う。例えば、デコーダ１９ａは、波形信号３１が示す振幅に対応する電流値の電流が振動子３０に流れる場合における、導通状態となるスイッチング素子２６ａの数を特定する。すなわち、デコーダ１９ａは、接続状態を第１の状態に設定するスイッチング素子２６ａの数を特定する。

そして、デコーダ１９ａは、特定したスイッチング素子２６ａの数を示す波形コードをスイッチング素子制御回路１９ｂに出力する。例えば、デコーダ１８ａが導通状態となるスイッチング素子２２ａの数を特定した方法と同様の方法を用いて、デコーダ１９ａは、導通状態となるスイッチング素子２６ａの数を特定する。

例えば、図３に示すように、時間ｔ８のタイミングにおいて、デコーダ１９ａは、波形信号３１が示す振幅「ａ８」が負の値であると判定する。このように判定すると、デコーダ１９ａは、振幅「ａ８」に対応する電流値の電流が振動子３０に流れる場合の、導通状態となるスイッチング素子２６ａの数を特定する。以下の説明では、特定した数を「ｑ（０以上の整数）」とする。

ここで、先の図４は、時間ｔ８～ｔ９の間において、「ｑ」が「２」である場合の一例を示す。そして、スイッチング素子制御回路１９ｂは、波形コードを受信すると、受信した波形コードに基づいて、ｎ個のスイッチング素子２６ａ＿１～２６ａ＿３を制御する。例えば、スイッチング素子制御回路１９ｂは、図４に示すように、時間ｔ８～ｔ９の間、波形コードが示すｑ個（２個）のスイッチング素子２６ａ＿１，２６ａ＿２のゲートに、ソースに対してプラスの電圧を印加する。また、スイッチング素子制御回路１９ｂは、図４に示すように、時間ｔ８～ｔ９の間、（ｎ－ｑ）個（１個）のスイッチング素子２６ａ＿３のゲートに、ソースに対してマイナスの電圧を印加する。

また、スイッチング素子制御回路１９ｃは、波形信号３１が示す振幅が負の値であると判定した場合には、スイッチング素子２７のゲートに、ソースに対してプラスの電圧を印加する。すなわち、スイッチング素子制御回路１９ｃは、波形信号３１が示す振幅が負の値となる間、スイッチング素子２７のゲートに、ソースに対してプラスの電圧を印加し続ける。そのため、図４に示すように、時間ｔ８～ｔ９の間、スイッチング素子２７のゲートには、ソースに対してプラスの電圧が印加される。

ここで、デコーダ１８ａは、波形信号３１が示す振幅が負の値であると判定した場合には、接続状態を第１の状態に設定するスイッチング素子２２ａの数として「０」を特定する。そして、デコーダ１８ａは、特定した数「０」を示す波形コードをスイッチング素子制御回路１８ｂに出力する。そして、スイッチング素子制御回路１８ｂは、（ｎ－０（０は波形コードが示す値））個のスイッチング素子２２ａ＿１～２２ａ＿３のゲートに、ソースに対してプラスの電圧を印加する。すなわち、スイッチング素子制御回路１８ｂは、波形信号３１が示す振幅が負の値となる間、ｎ個のスイッチング素子２２ａ＿１～２２ａ＿３のゲートに、ソースに対してプラスの電圧を印加し続ける。そのため、図４に示すように、時間ｔ８～ｔ９の間、ｎ個のスイッチング素子２２ａ＿１～２２ａ＿３のゲートに、ソースに対してプラスの電圧が印加される。

また、スイッチング素子制御回路１８ｃは、波形信号３１が示す振幅が負の値であると判定した場合には、スイッチング素子２３のゲートに、ソースに対してプラスの電圧を印加する。すなわち、スイッチング素子制御回路１８ｃは、波形信号３１が示す振幅が負の値となる間、スイッチング素子２３のゲートに、ソースに対してプラスの電圧を印加し続ける。そのため、図４に示すように、時間ｔ８～ｔ９の間、スイッチング素子２３のゲートに、ソースに対してプラスの電圧が印加される。

これにより、時間ｔ８～ｔ９の間、振動子３０には、２つの定電流回路２５ａから流れる定電流の合計の電流が流れる。そして、図４に示すように、時間ｔ８～ｔ９の間の波形３３が、図３に示す波形信号３１の時間ｔ８～ｔ９の間の波形と略同様の波形になる。

第１の実施形態に係る超音波診断装置１は、上述した動作（処理）を、システムクロックの１周期ごとに実行することで、振動子３０から送信される超音波の波形を、波形信号３１が示す波形と同様の波形にすることができる。

以上、第１の実施形態に係る超音波診断装置１及び送信回路１１０ａについて説明した。第１の実施形態では、送信回路１１０ａは、比較例に係る超音波診断装置が備えるような消費電力が大きいリニアアンプを用いずに、任意の波形の超音波を振動子３０に送信させる。したがって、第１の実施形態に係る超音波診断装置１及び送信回路１１０ａによれば、消費電力を抑制することができる。また、第１の実施形態に係る送信回路１１０ａによれば、消費電力を抑制しつつ任意の波形の超音波を振動子３０に送信させることができる。また、第１の実施形態に係る超音波診断装置１によれば、消費電力を抑制しつつ任意の波形の超音波を送信することができる。

また、第１の実施形態に係る送信回路１１０ａでは、比較例に係る超音波診断装置が備えるようなリニアアンプが用いられていない。それゆえ、送信回路１１０ａでは、比較例のようなＤＡＣ回路も用いられていない。すなわち、送信回路１１０ａは、サイズが大きくコストが高いＤＡＣ回路を用いずに、任意の波形の超音波を振動子３０に送信させる。したがって、第１の実施形態に係る超音波診断装置１及び送信回路１１０ａによれば、サイズ及びコストを抑制することができる。また、第１の実施形態に係る送信回路１１０ａによれば、サイズ及びコストを抑制しつつ任意の波形の超音波を振動子３０に送信させることができる。また、第１の実施形態に係る超音波診断装置１によれば、サイズ及びコストを抑制しつつ任意の波形の超音波を送信することができる。

また、送信回路１１０ａのサイズ及びコストが抑制されることで、ハイエンドクラスの超音波診断装置だけではなく、ミドルエンドクラス（中級）の超音波診断装置にも送信回路１１０ａを適用することができる。このため、ミドルエンドクラスの超音波診断装置も任意の波形の超音波を送信することが可能となる。よって、ミドルエンドクラスの超音波診断装置の性能も向上させることができる。

（第２の実施形態）
次に第２の実施形態に係る超音波診断装置１について説明する。第２の実施形態では、第１の実施形態に係る定電流回路２１ａ，２５ａよりも低い定電流を流す定電流回路を用いることにより、第１の実施形態よりも送信回路のサイズ及びコストを抑制することができる。なお、第２の実施形態の説明では、主に、第１の実施形態と異なる点について説明し、第１の実施形態と同様の構成の説明については省略する場合がある。例えば、第２の実施形態の説明では、第１の実施形態と同様の構成については同一の符号を付して、その説明を省略する場合がある。

図５は、第２の実施形態に係る送信回路１１０ｃの１つのチャネルに対応する構成の一例を示す図である。第２の実施形態に係る超音波診断装置２は、送信回路１１０ａに代えて図５に示す送信回路１１０ｃを備える点が、第１の実施形態に係る超音波診断装置１と異なる。また、送信回路１１０ｃは、定電流回路群２１，２５に代えて、定電流回路群３７，４０を備える点が、第１の実施形態に係る送信回路１１０ａと異なる。また、送信回路１１０ｃは、カレントミラー回路３６，３９及び配線３８，４１を備える点が、送信回路１１０ａと異なる。

図５に示すように、電源ライン２０に、カレントミラー回路３６が接続されている。カレントミラー回路３６は、２つのトランジスタ３６ａ，３６ｂを含む。

２つのトランジスタ３６ａ，３６ｂは、例えば、Ｐチャネル型のＭＯＳＦＥＴにより実現される。なお、トランジスタ３６ａ，３６ｂは、これに限定されず、Ｎチャネル型のＭＯＳＦＥＴ、バイポーラトランジスタ又は絶縁ゲートバイポーラトランジスタ等の他のトランジスタにより実現されてもよい。ただし、以下の説明では、トランジスタ３６ａ，３６ｂがＰチャネル型のＭＯＳＦＥＴにより実現される場合について説明する。なお、トランジスタ３６ａ，３６ｂのドレインは、流出端子の一例である。また、トランジスタ３６ａ，３６ｂのゲートは、制御端子の一例である。また、トランジスタ３６ａ，３６ｂのソースは、流入端子の一例である。

トランジスタ３６ａのソース及びトランジスタ３６ｂのソースが、電源ライン２０に接続されている。また、トランジスタ３６ａのゲートとトランジスタ３６ｂのゲートとが接続されている。また、トランジスタ３６ａのドレインは、ｎ個のスイッチング素子２２ａのそれぞれに接続されている。また、トランジスタ３６ａのドレインは、ｎ個のスイッチング素子２２ａのそれぞれを介して、後述するｎ個の定電流回路３７ａのそれぞれに接続されている。すなわち、図５に示すように、トランジスタ３６ａは、電気的に電源ライン２０とｎ個の定電流回路３７ａとの間に設けられている。また、トランジスタ３６ａのゲートとドレインとが接続されている。トランジスタ３６ａは、第１のトランジスタの一例である。

トランジスタ３６ｂのドレインは、スイッチング素子２３のソースに接続されている。また、図５に示すように、トランジスタ３６ｂのドレインは、スイッチング素子２３及び配線２８を介して、振動子３０に接続されている。すなわち、図５に示すように、トランジスタ３６ｂは、電気的に電源ライン２０と振動子３０との間に設けられている。トランジスタ３６ｂは、第２のトランジスタの一例である。

第２の実施形態では、カレントミラー回路３６において、トランジスタ３６ａに電流（参照電流）が流れると、この参照電流の電流値と同一の電流値の電流（出力電流）がトランジスタ３６ｂに流れる。すなわち、出力電流が、スイッチング素子２３を介して振動子３０に流れる。

ｎ個のスイッチング素子２２ａのそれぞれのソースは、上述したトランジスタ３６ａのドレインに接続されている。また、ｎ個のスイッチング素子２２ａのそれぞれのドレインは、後述するｎ個の定電流回路３７ａのそれぞれに接続されている。図５に示すように、ｎ個のスイッチング素子２２ａのそれぞれは、電気的にｎ個の定電流回路３７ａのそれぞれとトランジスタ３６ａとの間に設けられている。

第２の実施形態では、スイッチング素子２２ａは、スイッチング素子制御回路１８ｂによる制御を受けて、スイッチング素子２２ａに接続されている定電流回路３７ａとトランジスタ３６ａとの電気的な接続の状態を、第１の状態及び第２の状態のいずれかに設定する。定電流回路３７ａとトランジスタ３６ａとの電気的な接続の状態は、単に、接続状態とも称される。第２の実施形態では、第１の状態は、定電流回路３７ａとトランジスタ３６ａとを電気的に接続させる状態である。第２の状態は、定電流回路３７ａとトランジスタ３６ａとの接続を電気的に遮断させる状態である。

定電流回路群３７は、スイッチング素子群２２に接続されている。具体的には、定電流回路群３７は、ｎ個の定電流回路３７ａを備える。例えば、ｎ個の定電流回路３７ａは、同一の定電流回路である。ｎ個の定電流回路３７ａは、一本の配線３８を介して接地されている。すなわち、ｎ個の定電流回路３７ａは、配線３８上の特定の電位を有する電位点Ｐ１に接続されている。

図５に示すように、ｎ個の定電流回路３７ａは、電気的に電源ライン２０及び電位点Ｐ１との間に設けられている。そして、ｎ個の定電流回路３７ａは、スイッチング素子群２２及びトランジスタ３６ａを介して、電源ライン２０に対して並列に接続されている。また、ｎ個の定電流回路３７ａは、電位点Ｐ１に対しても並列に接続されている。

第２の実施形態では、例えば、カレントミラー回路３６のトランジスタ３６ａ，３６ｂの電流増幅率を「１」より大きくすることで、第１の実施形態よりも定電流回路のサイズ及びコストを抑制することができる。以下、振動子３０に最大１０００ｍＡの電流が流れるようにする場合に、第１の実施形態と第２の実施形態とを比較して説明する。例えば、第１の実施形態では、送信回路１１０ａは、チャネルごとに、１０ｍＡの定電流を流すための定電流回路２１ａを１００個備える必要がある。一方、第２の実施形態では、トランジスタ３６ａ，３６ｂの電流増幅率が「１０」である場合、送信回路１１０ｃは、チャネルごとに、１ｍＡの定電流を流すための定電流回路３７ａを１００個、又は、１０ｍＡの定電流を流すための定電流回路３７ａを１０個備えればよい。

ここで、送信回路１１０ｃが、チャネルごとに、１ｍＡの定電流を流すための定電流回路３７ａを１００個備える場合について説明する。定電流の値が小さくなるほど、定電流回路のサイズが小さくなるとともにコストが低くなる。このため、１ｍＡの定電流を流すための定電流回路３７ａのサイズは、１０ｍＡの定電流を流す定電流回路２１ａのサイズよりも小さい。また、１ｍＡの定電流を流すための定電流回路３７ａのコストは、１０ｍＡの定電流を流すための定電流回路２１ａのコストよりも低い。したがって、送信回路１１０ａのサイズ及びコストと比較して、送信回路１１０ｃのサイズ及びコストを抑制することができる。

また、送信回路１１０ｃが、チャネルごとに、１０ｍＡの定電流を流すための定電流回路３７ａを１０個備える場合について説明する。この場合、送信回路１１０ａが備える１つの定電流回路２１ａのサイズ及びコストと、送信回路１１０ｃが備える１つの定電流回路３７ａのサイズ及びコストとは、略同一である。しかしながら、送信回路１１０ａが１００個の定電流回路２１ａを備えるのに対して、送信回路１１０ｃは１０個の定電流回路３７ａを備えるだけで済む。したがって、送信回路１１０ａのサイズ及びコストと比較して、送信回路１１０ｃのサイズ及びコストを抑制することができる。

第２の実施形態に係る制御回路１８について説明する。第１の実施形態では、制御回路１８が、波形信号に基づいて、ｎ個のスイッチング素子２２ａのそれぞれ毎に、第１の状態又は第２の状態のいずれかの状態に設定させる場合について説明した。第２の実施形態においても、第１の実施形態と同様に、制御回路１８は、波形信号に基づいて、ｎ個のスイッチング素子２２ａのそれぞれ毎に、第１の状態又は第２の状態のいずれかの状態に設定させる。また、第２の実施形態においても、第１の実施形態と同様に、制御回路１８は、波形信号に基づいて、スイッチング素子２３を制御する。

また、図５に示すように、電源ライン２４に、カレントミラー回路３９が接続されている。カレントミラー回路３９は、２つのトランジスタ３９ａ，３９ｂを含む。

２つのトランジスタ３９ａ，３９ｂは、例えば、Ｎチャネル型のＭＯＳＦＥＴにより実現される。なお、トランジスタ３９ａ，３９ｂは、これに限定されず、Ｐチャネル型のＭＯＳＦＥＴ、バイポーラトランジスタ又は絶縁ゲートバイポーラトランジスタ等の他のトランジスタにより実現されてもよい。ただし、以下の説明では、トランジスタ３９ａ，３９ｂがＮチャネル型のＭＯＳＦＥＴにより実現される場合について説明する。なお、トランジスタ３９ａ，３９ｂのドレインは、流出端子の一例である。また、トランジスタ３９ａ，３９ｂのゲートは、制御端子の一例である。また、トランジスタ３９ａ，３９ｂのソースは、流入端子の一例である。

トランジスタ３９ａのソース及びトランジスタ３９ｂのソースが、電源ライン２４に接続されている。また、トランジスタ３９ａのゲートとトランジスタ３９ｂのゲートとが接続されている。また、トランジスタ３９ａのドレインは、ｎ個のスイッチング素子２６ａのそれぞれに接続されている。また、トランジスタ３９ａのドレインは、ｎ個のスイッチング素子２６ａのそれぞれを介して、後述するｎ個の定電流回路４０ａのそれぞれに接続されている。すなわち、図５に示すように、トランジスタ３９ａは、電気的に電源ライン２４とｎ個の定電流回路４０ａとの間に設けられている。また、トランジスタ３９ａのゲートとドレインとが接続されている。トランジスタ３９ａは、第１のトランジスタの一例である。

トランジスタ３９ｂのドレインは、スイッチング素子２７のソースに接続されている。また、図５に示すように、トランジスタ３９ｂのドレインは、スイッチング素子２７及び配線２８を介して、振動子３０に接続されている。すなわち、図５に示すように、トランジスタ３９ｂは、電気的に電源ライン２４と振動子３０との間に設けられている。トランジスタ３９ｂは、第２のトランジスタの一例である。

第２の実施形態では、カレントミラー回路３９において、トランジスタ３９ａに電流（参照電流）が流れると、この参照電流の電流値と同一の電流値の電流（出力電流）がトランジスタ３９ｂに流れる。すなわち、出力電流が振動子３０に流れる。

ｎ個のスイッチング素子２６ａのそれぞれのソースは、上述したトランジスタ３９ａのドレインに接続されている。また、ｎ個のスイッチング素子２６ａのそれぞれのドレインは、後述するｎ個の定電流回路４０ａのそれぞれに接続されている。図５に示すように、ｎ個のスイッチング素子２６ａのそれぞれは、電気的にｎ個の定電流回路４０ａのそれぞれとトランジスタ３９ａとの間に設けられている。

第２の実施形態では、スイッチング素子２６ａは、スイッチング素子制御回路１９ｂによる制御を受けて、スイッチング素子２６ａに接続されている定電流回路４０ａとトランジスタ３９ａとの電気的な接続の状態を、第１の状態及び第２の状態のいずれかに設定する。定電流回路４０ａとトランジスタ３９ａとの電気的な接続の状態は、単に、接続状態とも称される。第２の実施形態では、第１の状態は、定電流回路４０ａとトランジスタ３９ａとを電気的に接続させる状態である。第２の状態は、定電流回路４０ａとトランジスタ３９ａとの接続を電気的に遮断させる状態である。

定電流回路群４０は、スイッチング素子群２６に接続されている。定電流回路群４０は、ｎ個の定電流回路４０ａを備える。例えば、ｎ個の定電流回路４０ａは、同一の定電流回路である。ｎ個の定電流回路４０ａは、一本の配線４１を介して接地されている。すなわち、ｎ個の定電流回路４０ａは、配線４１上の特定の電位を有する電位点Ｐ２に接続されている。

図５に示すように、ｎ個の定電流回路４０ａは、電気的に電源ライン２４及び電位点Ｐ２との間に設けられている。そして、ｎ個の定電流回路４０ａは、スイッチング素子群２６及びトランジスタ３９ａを介して、電源ライン２４に対して並列に接続されている。また、ｎ個の定電流回路４０ａは、電位点Ｐ２に対しても並列に接続されている。

第２の実施形態では、例えば、カレントミラー回路３９のトランジスタ３９ａ，３９ｂの電流増幅率を「１」より大きくすることで、第１の実施形態よりも定電流回路のサイズ及びコストを抑制することができる。以下、振動子３０に最小－１０００ｍＡの電流が流れるようにする場合に、第１の実施形態と第２の実施形態とを比較して説明する。例えば、第１の実施形態では、送信回路１１０ａは、チャネルごとに、－１０ｍＡの定電流を流すための定電流回路２５ａを１００個備える必要がある。一方、第２の実施形態では、トランジスタ３９ａ，３９ｂの電流増幅率が「１０」である場合、送信回路１１０ｃは、チャネルごとに、－１０ｍＡの定電流を流すための定電流回路４０ａを１０個、又は、－１ｍＡの定電流を流すための定電流回路４０ａを１００個備えればよい。

したがって、送信回路１１０ａのサイズ及びコストと比較して、送信回路１１０ｃのサイズ及びコストを抑制することができる。

第２の実施形態に係る制御回路１９について説明する。第１の実施形態では、制御回路１９が、波形信号に基づいて、ｎ個のスイッチング素子２６ａのそれぞれ毎に、第１の状態又は第２の状態のいずれかの状態に設定させる場合について説明した。第２の実施形態においても、第１の実施形態と同様に、制御回路１９は、波形信号に基づいて、ｎ個のスイッチング素子２６ａのそれぞれ毎に、第１の状態又は第２の状態のいずれかの状態に設定させる。また、第２の実施形態においても、第１の実施形態と同様に、制御回路１９は、波形信号に基づいて、スイッチング素子２７を制御する。

以上、第２の実施形態に係る超音波診断装置２について説明した。超音波診断装置２によれば、超音波診断装置１と同様に、消費電力を抑制することができる。

また、第２の実施形態によれば、第１の実施形態と比較して、更に、送信回路のサイズ及びコストを抑制することができる。ひいては、第２の実施形態によれば、第１の実施形態と比較して、更に、超音波診断装置のサイズ及びコストを抑制することができる。

（変形例）
以下、各種の変形例について説明する。例えば、第１の実施形態では、ｎ個の定電流回路２１ａは、同一の定電流回路であり、ｎ個の定電流回路２５ａは、同一の定電流回路である。同様に、第２の実施形態では、ｎ個の定電流回路３７ａは、同一の定電流回路であり、ｎ個の定電流回路４０ａは、同一の定電流回路である。しかしながら、ｎ個の定電流回路２１ａの中に、他の定電流回路と異なる定電流回路が少なくとも１つ含まれていても良い。すなわち、複数の定電流回路２１ａから出力される複数の定電流の値のうち、少なくとも１つの値が他の値と異なってもよい。ｎ個の定電流回路２５ａ、ｎ個の定電流回路３７ａ、及び、ｎ個の定電流回路４０ａについても同様である。

例えば、第１の実施形態において、振動子３０に流す電流の値として「１０ｍＡ」、「２０ｍＡ」及び「３０ｍＡ」の３種類の電流値が定められている場合を例に挙げて説明する。この場合、送信回路１１０ａは、１０ｍＡの定電流を流す定電流回路２１ａを３個備えるのではなく、１０ｍＡの定電流を流す定電流回路２１ａ及び２０ｍＡの定電流を流す定電流回路２１ａを１個ずつ備える。すなわち、送信回路１１０ａは、定められた複数の電流値の電流を振動子３０に流すことが可能な複数の定電流回路２１ａの組合せのうち、送信回路１１０ａのサイズ及びコストが最小となる組合せが示す複数の定電流回路２１ａを備える。例えば、送信回路１１０ａが備える定電流回路２１ａの数は、振動子３０から波形信号３１が示す波形が出力されることが可能な定電流回路２１ａの数のうち、最小の数である。

このような場合、第１の実施形態又は第２の実施形態において、制御回路１８，１９は、導通状態となるスイッチング素子の数を特定するのではなく、導通状態となるスイッチング素子を特定する。

また、第１の実施形態及び第２の実施形態では、装置本体１００が送信回路１１０ａを備える場合について説明した。しかしながら、超音波プローブ１０１が、送信回路１１０ａを備えても良い。また、超音波プローブ１０１が、送信回路１１０ａの一部の機能を有する回路を備えても良い。例えば、超音波プローブ１０１が２Ｄアレイプローブである場合や、超音波診断装置１，２がタブレット型の超音波診断装置である場合等に、超音波プローブ１０１が、送信回路１１０ａ又は送信回路１１０ａの一部の機能を有する回路を備えても良い。

また、第１の実施形態では、ｎ個の定電流回路２１ａが、電源ライン２０及び振動子３０に並列に接続されている場合について説明した。また、ｎ個の定電流回路２５ａが、電源ライン２４及び振動子３０に並列に接続されている場合について説明した。しかしながら、ｎ個の定電流回路２１ａに代えて、互いに異なる抵抗値を有するｎ個の抵抗が、電源ライン２０及び振動子３０に並列に接続されていてもよい。すなわち、ｎ個の抵抗のそれぞれが、ｎ個のスイッチング素子２２ａのそれぞれに接続されてもよい。そして、制御回路１８が、波形信号に応じて、ｎ個のスイッチング素子２２ａのそれぞれの状態を導通状態又は非導通状態に設定することで、抵抗値を制御してもよい。

同様に、ｎ個の定電流回路２５ａに代えて、互いに異なる抵抗値を有するｎ個の抵抗が、電源ライン２４及び振動子３０に並列に接続されていてもよい。すなわち、ｎ個の抵抗のそれぞれが、ｎ個のスイッチング素子２６ａのそれぞれに接続されてもよい。そして、制御回路１９が、波形信号に応じて、ｎ個のスイッチング素子２６ａのそれぞれの状態を導通状態又は非導通状態に設定することで、抵抗値を制御してもよい。

変形例に係る超音波診断装置は、このようにして抵抗値を制御することで、振動子３０から出力される超音波の波形を、波形信号が示す波形と略同一にすることができる。

さらに、定電流回路２１ａ，２５ａの電流値を可変にすることで送信波形の分解能、精度を向上させることができる。例えば、通常のＢモード映像法の場合、定電流回路２１ａ，２５ａを１０ｍＡの定電流回路に設定することで、１００個で最大１０００ｍＡの電流が流れるように設定する。一方、マイクロバブルが壊れない程度の低いパワーで送信するコントラスト造影モードの時には定電流回路２１ａ，２５ａを１ｍＡの定電流回路に設定することで、最大１００ｍＡの電流が流れるように波形精度を向上することができる。

また、スイッチング素子制御回路１８ｃは、超音波の送信期間中（すなわち、時間ｔ０～ｔ１４の間）、導通状態となるようにスイッチング素子２３を制御してもよい。そして、スイッチング素子制御回路１８ｃは、超音波の送信期間以外の期間では、非導通状態となるようにスイッチング素子２３を制御してもよい。例えば、スイッチング素子制御回路１８ｃは、時間ｔ０よりも微小時間Δｔだけ前のタイミングから、時間ｔ１４よりも微小時間Δｔだけ後のタイミングまでの間、スイッチング素子２３のゲートに、ソースに対してマイナスの電圧を印加し続けてもよい。

同様に、スイッチング素子制御回路１９ｃは、超音波の送信期間中、導通状態となるようにスイッチング素子２７を制御してもよい。そして、スイッチング素子制御回路１９ｃは、超音波の送信期間以外の期間では、非導通状態となるようにスイッチング素子２７を制御してもよい。例えば、スイッチング素子制御回路１９ｃは、時間ｔ０よりも微小時間Δｔだけ前のタイミングから、時間ｔ１４よりも微小時間Δｔだけ後のタイミングまでの間、スイッチング素子２７のゲートに、ソースに対してプラスの電圧を印加し続けてもよい。

上記説明において用いた「プロセッサ」という文言は、例えば、ＣＰＵ（Central Processing Unit）、ＧＰＵ（Graphics Processing Unit）、特定用途向け集積回路（Application Specific Integrated Circuit：ＡＳＩＣ）、若しくは、プログラマブル論理デバイス（例えば、単純プログラマブル論理デバイス（Simple Programmable Logic Device：ＳＰＬＤ）、複合プログラマブル論理デバイス（Complex Programmable Logic Device：ＣＰＬＤ）、又は、フィールドプログラマブルゲートアレイ（Field Programmable Gate Array：ＦＰＧＡ））等の回路を意味する。プロセッサは、メモリ１５０に保存されたプログラムを読み出し実行することで機能を実現する。なお、メモリ１５０にプログラムを保存する代わりに、プロセッサの回路内にプログラムを直接組み込むよう構成しても構わない。この場合、プロセッサは回路内に組み込まれたプログラムを読み出し実行することで機能を実現する。なお、本実施形態の各プロセッサは、プロセッサごとに単一の回路として構成される場合に限らず、複数の独立した回路を組み合わせて１つのプロセッサとして構成し、その機能を実現するようにしてもよい。更に、図１における複数の回路（例えば、信号処理回路１３０、画像生成回路１４０及び制御回路１６０）を１つのプロセッサへ統合してその機能を実現するようにしてもよい。すなわち、信号処理回路１３０、画像生成回路１４０及び制御回路１６０は、プロセッサにより実現される１つの処理回路に統合されてもよい。また、制御回路１８及び制御回路１９は、プロセッサにより実現される１つの制御回路により実現されてもよい。

以上述べた少なくとも１つの実施形態又は変形例によれば、消費電力を抑制することができる。

いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更、実施形態同士の組み合わせを行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１ 超音波診断装置
１８，１９ 制御回路
２１ａ，２５ａ 定電流回路
２２ａ，２６ａ スイッチング素子
３０ 振動子
１１０ａ 送信回路

Claims (7)

1. 単一の電源に接続された電源ライン及び特定の電位を有する電位点に対して並列に接続された複数の定電流回路と、
   前記電源ライン及び前記複数の定電流回路に接続された第１のトランジスタであって、制御端子と流出端子とが接続された第１のトランジスタ、及び、前記電源ライン及び振動子に接続された第２のトランジスタであって、前記第１のトランジスタとは異なる第２のトランジスタを含むカレントミラー回路と、
   それぞれ、前記複数の定電流回路のそれぞれ及び前記第１のトランジスタに接続される複数の第１のスイッチング素子と、
   前記振動子と前記第２のトランジスタとの間に設けられる第２のスイッチング素子と、
   前記振動子から出力される超音波の波形を示す波形信号に基づいて、前記複数の第１のスイッチング素子及び前記第２のスイッチング素子を制御する制御回路と、
   を備える、送信回路。
2. 前記複数の第１のスイッチング素子のそれぞれは、前記複数の定電流回路のそれぞれと前記第１のトランジスタとの電気的な接続の状態を、前記複数の定電流回路のそれぞれと前記第１のトランジスタとを電気的に接続させる第１の状態、及び、前記複数の定電流回路のそれぞれと前記第１のトランジスタとの接続を電気的に遮断させる第２の状態のいずれかに設定し、
   前記制御回路は、前記波形信号に基づいて、前記複数の第１のスイッチング素子のそれぞれ毎に、前記接続の状態を前記第１の状態又は前記第２の状態のいずれかの状態に設定させる、請求項１に記載の送信回路。
3. 前記制御回路は、前記波形信号が示す波形の周期内で、前記波形信号が示す波形を有する超音波が前記振動子から送信されるように、前記接続の状態を前記第１の状態又は前記第２の状態のいずれかの状態に設定させる、請求項２に記載の送信回路。
4. 前記複数の定電流回路から出力される複数の定電流の値のうち、少なくとも１つの値が他の値と異なる、請求項１～３のいずれか１つに記載の送信回路。
5. 前記複数の定電流回路の数は、前記振動子から前記波形信号が示す波形が出力されることが可能な前記複数の定電流回路の数のうち、最小の数である、請求項４に記載の送信回路。
6. 前記複数の定電流回路のうち、一部の定電流回路は、正極の電源に接続された電源ラインに対して並列に接続されるとともに、他の定電流回路は、負極の電源に接続された電源ラインに対して並列に接続される、請求項１～５のいずれか１つに記載の送信回路。
7. 請求項１～６のいずれか１つに記載の送信回路を備える、超音波診断装置。
   

Images