CN212183507U

CN212183507U - 高压集成电路及其电平转换电路

Info

Publication number: CN212183507U
Application number: CN202020720083.2U
Authority: CN
Inventors: 曾恺亮; 刘杰
Original assignee: Shenzhen Xiner Semiconductor Technology Co Ltd
Current assignee: Shenzhen Xiner Semiconductor Technology Co Ltd
Priority date: 2020-04-30
Filing date: 2020-04-30
Publication date: 2020-12-18
Anticipated expiration: 2030-04-30

Abstract

本实用新型提供一种高压集成电路及其电平转换电路，包括反相模块、第一开关模块、第一电流镜模块、第二电流镜模块、第二开关模块、第三电流镜模块、电阻以及输出模块，通过设置电流镜模块和开关模块，当接收高电平信号时，使第一电流镜模块和第二电流镜模块输出第三电流，进而在电阻上形成压差，尤其是通过设置第二开关模块控制其输出的电流，从而控制电阻两端的压差作为输出模块的输入，最终实现将输入信号转换为输出模块中的电压范围内信号的目的，避免了现有技术中存在电平转换电路无法进行信号传输的问题。

Description

高压集成电路及其电平转换电路

技术领域

本实用新型属于集成电路技术领域，尤其涉及一种高压集成电路及其电平转换电路。

背景技术

高压集成电路技术是现代电力电子技术领域内一种不可或缺的技术，越来越多的被应用在功率MOSFET、IGBT的驱动领域。高压集成电路是一种由各种保护电路、低压控制电路和高压功率器件组成的栅极驱动电路，高压集成电路通过对PWM信号进行处理后控制功率器件开通和关断，完成功率的变换，也就完成了弱电控制强电的过程，因此它是一种将电力电子与半导体技术完美相结合的技术，并由此显著的提高了整机的集成度和稳定性，具有集成密度高、体积小、速度快、功耗低等优点，高压集成电路逐渐取代传统的分立器件成为一种趋势。

高压集成电路的作用为驱动上下桥臂的MOS管或者IGBT开关，而上桥的功率器件的地为浮动地，其电位在工作时会达到数百伏的高压。为了控制上桥功率器件的开关，高压集成电路必须将低压的控制信号转换为上桥电压域内的高压信号。而上桥的浮动地在开关过程中，因负载的电感特性，会在一定时间内处于负压状态，这便要求电平转换电路有在浮动地为负时的工作能力。

如图1所示，给出了现有技术中高压集成电路的电平转换电路，包括高压 NMOS管M1、齐纳二极管D1、分流电阻R1、反相器INV1，其中VB端为高侧电路的浮动电源，VS端为高侧电路的浮动地，反相器INV1工作在高侧电路的电压域内，此电平转换电路的工作原理如下：当输入信号IN为低电平时，高压NMOS管M1关断，其漏极电位会被上拉至VB，此时反相器INV1的输出为低电平；当输入信号IN为高电平时，高压NMOS管M1开通，此时，有电流流过齐纳二极管D1和分流电阻R1，在齐纳二极管D1和分流电阻R1两端形成压降VZ，此时反相器INV1的输入为(VB-VZ)，低于反相器INV1的输入阈值VTH，使反相器INV1的输出为高电平。

现有技术中的电平转换电路，在VS端为负电位时可靠性较差，其原因为当VS端电压下降时，反相器INV1的输入阈值VTH也会随之下降，若VS端电压下降至一定程度时，输入阈值VTH会降至比高压NMOS管M1的漏极的输出最低值更低的电位，此时，无论高压NMOS管M1处于开通还是关断的状态，其漏极电位都会高于反相器INV1的输入阈值，使反相器INV1只能输出低电平。因此在这种状态下，现有技术中的电平转换电路无法进行信号传输。

实用新型内容

本实用新型的目的在于提供一种高压集成电路及其电平转换电路，旨在解决现有技术中存在电平转换电路无法进行信号传输的问题。

本实用新型是这样实现的，第一方面提供一种高压集成电路的电平转换电路，包括：

反相模块，其输入端输入高电平信号，用于对高电平信号进行反相变换后得到低电平信号；

第一开关模块，用于接收到低电平信号时处于导通状态；

第一电流镜模块，其输入端连接电流源，用于在所述第一开关模块导通时将所述电流源输出的电流转换成第一电流；

第二电流镜模块，用于在接收到第一电流时处于工作状态；

第二开关模块，其控制端连接电压源，用于在所述第二电流镜模块处于工作状态时导通；

第三电流镜模块，用于在所述第二开关模块导通时输出第二电流；

电阻，用于根据第二电流形成压差；

输出模块，用于根据所述压差输出高电平信号。

本实用新型第二方面提供一种高压集成电路，所述集成电路包括上述的输出控制电路。

附图说明

图1是现有技术提供的一种高压集成电路的输出控制电路的电路图；

图2本实用新型一实施例所提供的一种高压集成电路的输出控制电路的模块结构示意图；

图3本实用新型另一实施例所提供的一种高压集成电路的输出控制电路的电路图；

图4是本实用新型一实施例所提供的一种高压集成电路的输出控制电路的时间与输出电压的关系图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

以下结合具体附图对本实用新型的实现进行详细的描述：

图2示出了本实用新型一实施例所提供的一种高压集成电路的输出控制电路，为了便于说明，仅示出了与本实施例相关的部分，详述如下：

本实用新型一种实施例所提供的一种高压集成电路的电平转换电路，如图 2所示，包括：

反相模块101，其输入端输入高电平信号，用于对高电平信号进行反相变换后得到低电平信号；

第一开关模块102，用于接收到低电平信号时处于导通状态；

第一电流镜模块103，其输入端连接电流源104，用于在所述第一开关模块 102导通时将所述电流源104输出的电流转换成第一电流；

第二电流镜模块105，用于在接收到第一电流时处于工作状态并输出第二电流；

第二开关模块106，其控制端连接电流源104，用于在所述第二电流镜模块处于工作状态时导通并输出第二电流；

第三电流镜模块108，用于在所述第二开关模块106导通时根据所接收的第二电流输出第三电流；

电阻110，用于根据第三电流形成压差；

输出模块109，用于根据所述压差输出高电平信号。

其中，反相模块101可以为反相器，用于对接收的电平信号进行反相变换。

其中，第一开关模块102可以为PMOS管，在其栅极接收到低电平信号时处于关断状态，在其栅极接收到高电平信号时处于导通状态。

其中，第一电流镜模块103可以由两个PMOS管构成，用于根据预设需求对电流源104输出的电流进行转换后得到第一电流，可以使第一电流与电流源 104输出的电流相同，也可以使第一电流是电流源104输出的电流的预设倍数。

其中，第二电流镜模块105可以由两个NMOS管构成，当接收到第一电流时，两个NMOS管处于导通状态，并根据第一电流输出第二电流，第二电流可以与第一电流相等，也可以是第一电流预设的倍数。

其中，第二开关模块106可以为NMOS管，当第二电流镜模块105中的NMOS管处于导通状态时，第二开关模块106中的NMOS管也处于导通状态。

其中，第三电流镜模块108可以由两个PMOS管构成，当接收到第二电流时，两个PMOS管处于导通状态，并根据第二电流输出第三电流，第三电流可以与第二电流相等，也可以是第二电流预设的倍数，第三电流在电阻上形成压差，通过该压差使输出模块109输出高电平。

本实用新型提供一种高压集成电路的电平转换电路，包括反相模块、第一开关模块、第一电流镜模块、第二电流镜模块、第二开关模块、第三电流镜模块、电阻以及输出模块，通过设置电流镜模块和开关模块，当接收高电平信号时，使第一电流镜模块和第二电流镜模块输出第三电流，进而在电阻上形成压差，尤其是通过设置第二开关模块控制其输出的电流，从而控制电阻两端的压差作为输出模块的输入，最终实现将输入信号转换为输出模块中的电压范围内信号的目的，避免了现有技术中存在电平转换电路无法进行信号传输的问题。

进一步的，所述反相模块101的输入端输入低电平信号时，对低电平信号进行反相变换后得到高电平信号；

所述第一开关模块102接收到高电平信号时处于关断状态；

所述输出模块109输出低电平信号。

其中，当第一开关模块102处于关断状态时，输出模块109输入低电平信号，根据输入的低电平信号输出高电平信号。

对于电平转化电路的内部模块的连接关系，作为一种实施方式，所述反相模块101的输出端连接所述第一开关模块102的控制端，所述第一开关模块102 的输入端连接所述第一电流镜模块103的输出端，所述第一开关模块102的输出端连接所述第二电流镜模块105的输入端，所述第二电流镜模块105的输出端连接所述第二开关模块106的输入端，所述第二开关模块106的输出端连接所述第三电流镜模块108的输入端，所述第三电流镜模块108的输出端连接所述电阻的第一端和所述输出模块109的输入端，所述电阻的第二端和所述输出模块109的接地端共接于地。

对于反相模块101，作为一种实施方式，如图2所示，反相模块101为反相器INV1。

其中，反相器的工作过程为：当输入信号为高电平信号时，反相器INV1 输出为低电平信号，当输入信号为低电平信号时，反相器INV1输出为高电平信号。

对于第一开关模块102，作为一种实施方式，如图2所示，所述第一开关模块102包括NMOS管M3和NMOS管M4，所述NMOS管M3的栅极和所述NMOS管M4的栅极共接形成所述第一开关模块102的控制端，所述NMOS 管M3的源极为所述第一开关模块102的输入端，所述NMOS管M3的漏极与所述NMOS管M4的漏极连接并构成所述第一开关模块102的输出端，所述 NMOS管M4的源极接地。

其中，第一开关模块102的工作过程为：第一开关模块102接收到高电平信号时，NMOS管M3开始导通，NMOS管M4关断，第一开关模块102接收到低电平信号时，NMOS管M3关断，NMOS管M4开始导通。

对于第一电流镜模块103，作为一种实施方式，如图2所示，所述第一电流镜模块103包括PMOS管M1和PMOS管M2，所述PMOS管M1的漏极和栅极以及所述PMOS管M2的栅极共接形成所述第一电流镜模块103的输入端，所述PMOS管M1的源极以及所述PMOS管M2的源极共接于电源电压，所述 PMOS管M2的漏极为所述第一电流镜模块103的输出端。

其中，第一电流镜模块103的工作过程为：当第一开关模块102中的NMOS 管M3导通时，PMOS管M2的漏极被下拉，PMOS管M1和PMOS管M2组成的电流镜进入工作状态，开始对电流源104输出的电流I1进行转换，其输出的第一电流由电流I1大小、PMOS管M1和PMOS管M2之间的面积比共同决定。

对于第二电流镜模块105，作为一种实施方式，如图2所示，所述第二电流镜模块105包括NMOS管M5和NMOS管M6，所述NMOS管M5的漏极和栅极以及所述NMOS管M6栅极共接形成所述第一电流镜模块103的输入端，所述NMOS管M5的源极和所述NMOS管M6的源极接地，所述NMOS管 M6的漏极为所述第一电流镜模块103的输出端。

其中，第二电流镜模块105的工作过程为：第一电流镜模块103中输出的第一电流经过第一开关模块102中的NMOS管M3后流入NMOS管M5，使 NMOS管M5的栅极和漏极电位上升，NMOS管M5和NMOS管M6组成的电流镜进入工作状态，因为，此时NMOS管M6处于导通状态，使第一电流镜模块103根据第一电流输出第二电流。

对于第二开关模块106，作为一种实施方式，如图2所示，所述第二开关模块106包括NMOS管M7，所述NMOS管M7的栅极为所述第二开关模块106 的控制端，所述NMOS管M7的源极为所述第二开关模块106的输入端，所述 NMOS管M7的漏极为所述第二开关模块106的输出端。

其中，NMOS管M7的栅极连接电源压，接收电流源104输出的电压，NMOS 管M7的栅极电位被稳压电路固定至电流源104输出的电压VG，当NMOS管 M6处于导通状态时，NMOS管M7的源极会被下拉，而NMOS管M7的栅源电压会增大，从而使其进入导通状态。

对于第三电流镜模块108，作为一种实施方式，如图2所示，所述第三电流镜模块108包括PMOS管M8和PMOS管M9，所述PMOS管M8的源极和所述PMOS管M9的源极共接浮动电源，所述PMOS管M8的栅极和漏极以及所述PMOS管M9的栅极共接形成所述第三电流镜模块108的输入端，所述 PMOS管M9的漏极为所述第三电流镜模块108的输出端。

其中，第三电流镜模块108的工作过程为：当NMOS管M7导通时，第三电流镜模块108进入工作状态，将第二电流转换成第三电流进行输出，其输出电流会在电阻R1上产生压差。

对于输出模块109，作为一种实施方式，如图2所示，所述输出模块109 包括反相器IV2和反相器IV3，所述反相器IV2的输入端为所述输出模块109 的输入端，所述反相器IV2的输出端连接所述反相器IV3的输入端，所述反相器IV3的输出端为所述输出模块109的输出端。

其中，输出模块109的的工作过程为：电阻R1上产生压差会使反相器INV2 的输入变为高电平，进而使其输出变为低电平VS，反相器INV3则随之输出高电平即VB。

其中，当输入信号IN为低电平信号时，反相器INV1输出的高电平信号会使NMOS管M3关断，此时，电路内的各个电流镜均没有电流流过，M7处于关断状态，因无电流流经电阻R1，电阻R1上不会产生压降，所以反相器INV2 的输入为低电平VS，输出为高电平VB，而反相器INV3的输出则随之变为低电平即VS。

需要说明的是，为使电路能顺利工作，电路的输入电流I1和稳压电路的输出VG必须设置在合理的范围，符合以下条件：1.M7的栅极电压VG需要足以让M7开启并让M6的输出电流流过，但同时不能超过M7栅极的耐压能力； 2.I1和R1，以及各个电流镜的面积比例需调整至合适范围，使R1产生的压降，足够让INV2的输入变为高电平。

图4为现有技术和本申请提供的电平转换电路的电路的仿真结果对比图，两者的低压电源和浮动电源均使用15V，第一幅图为输入信号IN为随时间变化的脉冲波形，第二幅图中两者的低压电源VS均从0开始，随时间线性下降，第三幅图中OUT1为本申请电平转换电路的输出，第四幅图中OUT2为现有电平转换电路的输出。从仿真结果可知，现有电平转换电路在低压电源VS降到 -7.5V左右时，其输出幅度已经大大降低，工作的可靠性也随之大幅下降。而本实用新型的电平转换电路，则能维持工作至-11.5V左右，对比现有电路的负VS耐量有较大提升。

本实用新型提供的电平转换电路，与现有技术相比，现有的电平转换电路，由于其通过高压MOS的漏极电位进行信号传输，无法在高侧的反相器输入阈值降到较低值时正常工作，本实用新型的优点在于其增大了电平转换电路的低压电源VS工作范围，通过设置第二开关模块，使信号通过流经高压MOS的电流进行传输，其限制变为浮动电源VB和地之间的压差，而浮动电源VB和低压电源VS分别为高侧电路的电源和地，两者间压差较大，因此即使低压电源 VS降为较低值，浮动电源VB也能维持电路在工作状态，从而扩展了电路的负 VS耐量。本实用新型增大了电平转换电路的负VS工作范围，提升了高压集成电路在负VS状态下的可靠性。

本实用新型还提供了一种高压集成电路，高压集成电路包括上述的温度检测电路。

需要说明的是，由于本实用新型实施例所提供的高压集成电路包括图3所示的温度检测电路，因此，本实用新型实施例所提供的高压集成电路的具体工作原理，可参考前述关于图3的详细描述，此处不再赘述。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims

1.一种高压集成电路的电平转换电路，其特征在于，包括：

反相模块，在其输入端输入高电平信号时，用于对高电平信号进行反相变换后得到低电平信号；

第一开关模块，用于接收到低电平信号时处于导通状态；

第二电流镜模块，用于在接收到第一电流时处于工作状态并输出第二电流；

第二开关模块，其控制端连接电压源，用于在所述第二电流镜模块处于工作状态时导通并输出第二电流；

第三电流镜模块，用于在所述第二开关模块导通时根据所接收的第二电流输出第三电流；

电阻，用于根据第三电流形成压差；

输出模块，用于根据所述压差输出高电平信号。

2.根据权利要求1所述的电平转换电路，其特征在于，所述反相模块的输入端输入低电平信号时，对低电平信号进行反相变换后得到高电平信号；

所述第一开关模块接收到高电平信号时处于关断状态；

所述输出模块输出低电平信号。

3.根据权利要求1所述的电平转换电路，其特征在于，所述反相模块的输出端连接所述第一开关模块的控制端，所述第一开关模块的输入端连接所述第一电流镜模块的输出端，所述第一开关模块的输出端连接所述第二电流镜模块的输入端，所述第二电流镜模块的输出端连接所述第二开关模块的输入端，所述第二开关模块的输出端连接所述第三电流镜模块的输入端，所述第三电流镜模块的输出端连接所述电阻的第一端和所述输出模块的输入端，所述电阻的第二端和所述输出模块的接地端共接于地。

4.根据权利要求3所述的电平转换电路，其特征在于，所述第一开关模块包括NMOS管M3和NMOS管M4，所述NMOS管M3的栅极和所述NMOS管M4的栅极共接形成所述第一开关模块的控制端，所述NMOS管M3的源极为所述第一开关模块的输入端，所述NMOS管M3的漏极与所述NMOS管M4的漏极连接并构成所述第一开关模块的输出端，所述NMOS管M4的源极接地。

5.根据权利要求3所述的电平转换电路，其特征在于，所述第一电流镜模块包括PMOS管M1和PMOS管M2，所述PMOS管M1的漏极和栅极以及所述PMOS管M2的栅极共接形成所述第一电流镜模块的输入端，所述PMOS管M1的源极以及所述PMOS管M2的源极共接于电源电压，所述PMOS管M2的漏极为所述第一电流镜模块的输出端。

6.根据权利要求3所述的电平转换电路，其特征在于，所述第二电流镜模块包括NMOS管M5和NMOS管M6，所述NMOS管M5的漏极和栅极以及所述NMOS管M6栅极共接形成所述第二电流镜模块的输入端，所述NMOS管M5的源极和所述NMOS管M6的源极接地，所述NMOS管M6的漏极为所述第一电流镜模块的输出端。

7.根据权利要求3所述的电平转换电路，其特征在于，所述第二开关模块包括NMOS管M7，所述NMOS管M7的栅极为所述第二开关模块的控制端，所述NMOS管M7的源极为所述第二开关模块的输入端，所述NMOS管M7的漏极为所述第二开关模块的输出端。

8.根据权利要求3所述的电平转换电路，其特征在于，所述第三电流镜模块包括PMOS管M8和PMOS管M9，所述PMOS管M8的源极和所述PMOS管M9的源极共接浮动电源，所述PMOS管M8的栅极和漏极以及所述PMOS管M9的栅极共接形成所述第三电流镜模块的输入端，所述PMOS管M9的漏极为所述第三电流镜模块的输出端。

9.根据权利要求3所述的电平转换电路，其特征在于，所述输出模块包括反相器IV2和反相器IV3，所述反相器IV2的输入端为所述输出模块的输入端，所述反相器IV2的输出端连接所述反相器IV3的输入端，所述反相器IV3的输出端为所述输出模块的输出端。

10.一种高压集成电路，其特征在于，所述高压集成电路包括如权利要求1至9任一项所述的电平转换电路。