CN109728798B - 一种高压侧栅极驱动电路及集成电路 - Google Patents

Abstract

本发明公开一种高压侧栅极驱动电路及集成电路，包括：双脉冲产生电路、高电平移位电路、噪声抑制电路、触发器和栅驱动电路；所述噪声抑制电路包括串联的共模噪声抑制电路和差模噪声抑制电路；所述双脉冲产生电路的输出端与所述高电平移位电路的输入端连接，所述高电平移位电路的输出端与所述噪声抑制电路的输入端连接；所述噪声抑制电路的输出端与触发器的输入端连接；所述触发器的输出端与所述栅驱动电路的输入端连接。本发明提供的电路改善了现有的驱动电路可靠性差，易烧毁的技术问题，提高了电路可靠性。

Description

一种高压侧栅极驱动电路及集成电路

技术领域

本发明涉及半导体工艺技术领域，尤其涉及一种高压侧栅极驱动电路及集成电路。

背景技术

随着近几十年来新型功率器件和工艺技术的发展，高压功率集成电路(HighVoltage Integrated Circuit，HVIC)得到了飞速的发展，HVIC是将高压功率器件与低压逻辑控制信号模块集成到单片芯片上，是电力电子技术和微电子技术相结合的产物，被广泛运用于电机驱动、开关电源、汽车电子、平板显示驱动等诸多应用中，HVIC总的技术发展趋势是工作频率更高、功率更大、功耗更低和功能更全。

高压半桥驱动芯片主要用来驱动外部半桥拓扑结构的功率管，内部的驱动电路按照工作电源电压的不同分为高压侧栅极驱动电路与低压侧栅极驱动电路。但是在半桥驱动芯片中，由于其具有许多寄生元件，在外部功率管的开启和关断时会相当大的dv/dt噪声，dv/dt噪声通过自举电容耦合到芯片内部的高压侧浮动电源,片内集成的高压电平位移电路电源即为此浮动电压，这个高压电平移位电路主要由横向双扩散金属氧化物半导体场效应管(lateral double-diffused MOSFET，LDMOS)与电阻串联组成，LDMOS由于工艺原因在漏源端不可避免的存在寄生电容，使得dv/dt噪声通过LDMOS漏端寄生电容产生较大的位移电流，这个位移电流通过高压电平位移电路的漏端电阻，从而在漏端电阻上产生压降，如果dv/dt噪声比较大，那么后级电路接收到这个噪声后误认为是正常工作时的触发信号，这将会导致外部功率管的误触发造成芯片闭锁，最终可能造成芯片的烧毁。

发明内容

本发明通过提供一种高压侧栅极驱动电路及集成电路，改善了现有的可靠性差，易烧毁的技术问题。

一方面，本发明提供了一种高压侧栅极驱动电路，包括：

双脉冲产生电路、高电平移位电路、噪声抑制电路、触发器和栅驱动电路；所述噪声抑制电路包括串联的共模噪声抑制电路和差模噪声抑制电路；所述双脉冲产生电路的输出端与所述高电平移位电路的输入端连接，所述高电平移位电路的输出端与所述噪声抑制电路的输入端连接；所述噪声抑制电路的输出端与触发器的输入端连接；所述触发器的输出端与所述栅驱动电路的输入端连接；

输入信号输入所述双脉冲产生电路，产生两路低压脉冲信号作为所述高电平移位电路的输入；所述高电平移位电路将所述两路低压脉冲信号转换为两路高压脉冲信号；所述两路高压脉冲信号经所述共模噪声抑制电路消除共模噪声，并经所述差模噪声抑制电路消除差模噪声后，再输入所述触发器恢复为驱动脉冲信号；所述驱动脉冲信号输入所述栅驱动电路后输出开关控制信号。

可选的，所述高电平移位电路包括：第一MOS管、第二MOS管、第一二极管、第二二极管、第一电阻和第二电阻；所述第一MOS管的栅极和所述第二MOS管的栅极为所述高电平移位电路的输入，分别接收所述两路低压脉冲信号；所述第一MOS管的漏极和所述第二MOS管的漏极分别与所述第一电阻和所述第二电阻相连；所述第一电阻和所述第二电阻分别与所述第一二极管和所述第二二极管并联；所述第一MOS管的漏极和所述第二MOS管的漏极为所述高电平移位电路的输出；其中，所述第一齐纳二极管和所述第二齐纳二极管均反向偏置。

可选的，所述MOS管为LDMOS管，所述二极管为齐纳二极管。

可选的，所述齐纳二极管的反向耐压为15V～18V。

可选的，所述共模噪声抑制电路包括：第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、第一传输门和第二传输门；每个反相器的电源端均与第一电压相连，每个反相器的地端均与第二电压相连，第二电压低于第一电压；所述第一反相器与所述第二反相器串联，所述第三反相器与所述第四反相器串联，所述第一反相器的输入端与所述第五反相器的输入端连接作为所述共模噪声抑制电路的第一输入端，所述第三反相器的输入端与所述第六反相器的输入端连接作为所述共模噪声抑制电路的第二输入端；所述第二反相器的输出端与所述第五反相器的输出端分别与所述第二传输门的两输入端连接，所述第四反相器的输出端与所述第六反相器的输出端分别与所述第一传输门的两输入端连接；所述第一传输门和所述第二传输门的输出作为所述共模噪声抑制电路的两个输出端。

可选的，所述差模噪声抑制电路包括：差模滤波结构和施密特触发器，所述差模滤波结构的输入端作为所述差模噪声抑制电路的输入端，所述差模滤波结构的输出端与所述施密特触发器的输入端连接，所述施密特触发器的输出端作为所述差模噪声抑制电路的输出端；所述两路高压脉冲信号经所述差模滤波结构消除差模噪声后，再经所述施密特触发器进行整形。

可选的，所述差模滤波结构包括：第七反相器、第八反相器、第九反相器、第三电阻和第一电容；每个反相器的电源端均与第一电压相连，每个反相器的地端均与第二电压相连，第二电压低于第一电压；所述第七反相器、所述第八反相器和所述第九反相器串联，所述第七反相器的输入端为所述差模滤波结构是输入端；所述第三电阻连接于第九反相器的输出端与所述第九反相器内的晶体管的源端之间，所述第一电容连接于所述第九反相器的输出端与所述第二电压之间。

可选的，所述施密特触发器的电源端与所述第一电压相连，所述施密特触发器的地端与所述第二电压相连。

另一方面，提供一种集成电路，包括前一方面任一所述的高压侧栅极驱动电路，和功率晶体管，所述功率晶体管与所述高压侧栅极驱动电路的输出端连接；输入信号经所述高压侧栅极驱动电路后输出开关控制信号至所述功率晶体管，以控制所述功率晶体管的开关。

可选的，所述高压侧栅极驱动电路采用高低压兼容工艺集成于所述集成电路。

本发明实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：

本申请实施例提供的电路，在双脉冲产生电路和高电平移位电路后设置串联的共模噪声抑制电路和差模噪声抑制电路。通过共模噪声抑制电路消除由于外部功率管的开启关断产生的dv/dt共模噪声，通过差模噪声抑制电路消除由于工艺偏差引入的差模噪声，有效消除了共模dv/dt干扰噪声对电路工作状态的影响，规避了传统电路中位移电流流过电阻负载而导致的误触发风险,提高了可靠性。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例中高压侧栅极驱动电路的电路图；

图2为本发明实施例中共模噪声抑制电路的电路图；

图3为本发明实施例中的共模噪声抑制电路的工作波形图；

图4为本发明实施例中差模噪声抑制电路的电路图；

图5为本发明实施例中的差模噪声抑制电路的工作波形图。

具体实施方式

本申请实施例通过提供一种高压侧栅极驱动电路及集成电路，改善了现有的可靠性差，易烧毁的技术问题，提高了电路可靠性。

本申请实施例中的技术方案，总体思路如下：

通过共模噪声抑制电路消除由于外部功率管的开启关断产生的dv/dt共模噪声，通过差模噪声抑制电路消除由于工艺偏差引入的差模噪声，有效消除了共模dv/dt干扰噪声对电路工作状态的影响，规避了传统电路中位移电流流过电阻负载而导致的误触发风险,提高了可靠性。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一

在本实施例中，提供了一种高压侧栅极驱动电路，如图1所示，包括：

双脉冲产生电路1、高电平移位电路2、噪声抑制电路、触发器5和栅驱动电路6；所述噪声抑制电路包括串联的共模噪声抑制电路3和差模噪声抑制电路4；所述双脉冲产生电路1的输出端与所述高电平移位电路2的输入端连接，所述高电平移位电路2的输出端与所述噪声抑制电路的输入端连接；所述噪声抑制电路的输出端与触发器5的输入端连接；所述触发器5的输出端与所述栅驱动电路6的输入端连接；

输入信号IN输入所述双脉冲产生电路1，产生两路低压脉冲信号In_R和In_S作为所述高电平移位电路2的输入；所述高电平移位电路2将所述两路低压脉冲信号In_R和In_S转换为两路高压脉冲信号Rst_1和Set_1；所述两路高压脉冲信号Rst_1和Set_1经所述共模噪声抑制电路3消除共模噪声获得信号Rst_2和Set_2，并经所述差模噪声抑制电路4消除差模噪声后获得信号Rst_3和Set_3，再输入所述触发器5恢复为驱动脉冲信号；所述驱动脉冲信号输入所述栅驱动电路6后输出开关控制信号HO。

本实施例提供的电路可以用于给功率管提供开关控制信号，也可以用于给其他器件或芯片提供控制信号，在此不作限制。

下面详细介绍高压侧栅极驱动电路中各电路的结构及功能：

双脉冲产生电路1为现有常规的双脉冲产生电路，在此不作累述。

高电平移位电路2的电路图如图1中所述，包括：第一MOS管L1、第二MOS管L2、第一二极管D1、第二二极管D2、第一电阻R1和第二电阻R2；所述第一MOS管L1的栅极和所述第二MOS管L2的栅极为所述高电平移位电路2的输入，分别接收所述两路低压脉冲信号In_R和In_S；所述第一MOS管L1的漏极和所述第二MOS管L2的漏极分别与所述第一电阻R1和所述第二电阻R2相连；所述第一电阻R1和所述第二电阻R2分别与所述第一二极管D1和所述第二二极管D2并联；所述第一MOS管L1的漏极和所述第二MOS管L2的漏极为所述高电平移位电路的输出端，输出两路高压脉冲信号Rst_1和Set_1。其中，所述第一二极管D1和所述第二二极管D2均反向偏置。

在本申请实施例中，第一MOS管L1和第二MOS管L2均为LDMOS管，所述第一二极管D1和所述第二二极管D2为齐纳二极管。当然，在具体实施过程中，第一MOS管L1和第二MOS管L2也可以为VDMOS等，第一二极管D1和所述第二二极管D2也可以为肖特基二极管等，在此不作限制。

较优的，设置第一二极管D1和第二二极管D2均为反向耐压为15V～18V的齐纳二极管，第一二极管D1和第二二极管D2它们分别将第一电阻R1和第二电阻R2上的最大压降限制在15-18V，避免高压电平位移电路2中的低压MOS管，即第一MOS管L1和第二MOS管L2的栅氧击穿，提高可靠性，也因此可以通过减小高压电平位移电路2中第一MOS管L1和第二MOS管L2栅端触发脉冲的宽度，来达到缩短高压电平移位电路2中第一MOS管L1和第二MOS管L2的导通时间，从而有效降低功耗。

举例来讲，以600V的BCD工艺制备电路为例，两路低压脉冲信号In_R和In_S典型范围是0～20V,两路高压脉冲信号Rst_1和Set_1范围是600～620V，(其中600V根据工艺最大耐压而定，可归纳高压脉冲信号为X～X+20V，X为工艺最大耐压)。

共模噪声抑制电路3的电路图如图2所示，包括：第一反相器M1、第二反相器M2、第三反相器M3、第四反相器M4、第五反相器M5、第六反相器M6、第一传输门T1和第二传输门T2。每组反相器由两个MOS管组成，每个传输门也由两个MOS管组成。每个反相器的电源端均与第一电压VB相连，每个反相器的地端均与第二电压VS相连，第二电压VS低于第一电压VB；所述第一反相器M1与所述第二反相器M2串联，所述第三反相器M3与所述第四反相器M4串联，所述第一反相器M1的输入端与所述第五反相器M5的输入端连接作为所述共模噪声抑制电路3的第一输入端，所述第三反相器M3的输入端与所述第六反相器M6的输入端连接作为所述共模噪声抑制电路3的第二输入端；所述第二反相器M2的输出端与所述第五反相器M5的输出端分别与所述第二传输门T2的两输入端连接，所述第四反相器M4的输出端与所述第六反相器M6的输出端分别与所述第一传输门T1的两输入端连接；所述第一传输门T1和所述第二传输门T2的输出作为所述共模噪声抑制电路3的两个输出端。

两路高压脉冲信号Rst_1和Set_1经过共模噪声抑制电路3消除由于外部功率管的开启关断产生dv/dt共模噪声，输出信号Rst_2和Set_2。

图3为本实施例中的共模噪声抑制电路3的工作波形。双脉冲产生电路1输出窄脉冲信号IN_R、IN_S,经过高压电平位移电路2后，分别在Rst_1和Set_1端对应处输出两路相位相反的信号，但由于dv/dt噪声的影响，在Rst_1和Set_1端同时产生了共模噪声，在经过共模噪声抑制电路3后可以发现，产生的共模噪声信号无法传递过去，而双脉冲产生电路输出窄脉冲信号IN_R、IN_S可以继续在传输，起到了消除共模噪声的作用，保证了电路正常工作，具体来讲，如图3所示：

当信号正常传递，即在没有噪声的情况下，若两路低压脉冲信号In_R和In_S均未到达第一MOS管L1和第二MOS管L2栅端时，L1、L2均未开启，此时Set_1、Rst_1端都为高电平，第一传输门T1和第二传输门T2均开启，传输高电平信号Set_2、Rst_2输出。若两路低压脉冲信号In_R和In_S其中一路触发信号到达L1、L2栅端时，此时两个输入端L1、L2仅仅开启一个，此时Set_1、Rst_1端电平相反，即任一个时刻Set_1、Rst_1端只有一端为低电平，此时低电平端传输门开启，传输低电平，高电平端传输门关闭，输出维持高电平不变，即将正常窄信号传递到下一级电路中，共模噪声抑制电路不起作用。

当第一电压VB快速上升时，即在有噪声的情况下，此时L1和L2均未开启，但由于L1和L2源漏端存在寄生电容的原因产生了位移电流，从而在负载电阻R1和R2上产生电压压降，产生的dV/dt噪声信号同时加载在Rst_1和Set_1信号上，Rst_1和Set_1信号均产生相对于第二电压VS的低电平信号，此时第一传输门T1和第二传输门T2立刻同时关闭,导致噪声信号无法继续传输，从而消除了共模噪声，保证了高压侧电路模块工作的可靠性。普通的高压侧栅驱动电路由于考虑抗dv/dt噪声能力，高压侧栅驱动电路的浮地VS端负过冲能力受限于脉冲滤波电路第一级反相器的阈值电压，而本实施例提供的电路已经可以完全消除由于dv/dt噪声而造成的误触发，为此通过合理的设计共模噪声抑制电路3的各个反相器的阈值电压，可大大增强高端电路浮地负电压承受能力，即增强了芯片高端电路浮地所允许的瞬态负电压，进一步保障可以通过减小高压电平位移电路2中第一MOS管L1和第二MOS管L2栅端触发脉冲的宽度，来达到缩短高压电平移位电路2中第一MOS管L1和第二MOS管L2的导通时间，从而有效降低功耗。

差模噪声抑制电路4能消除由于工艺偏差引入的差模噪声，差模噪声抑制电路4的电路如图4所示，包括：差模滤波结构K1和施密特触发器S1，差模滤波结构K1用来消除差模噪声，施密特触发器S1用来对信号进行整形，最后输出已经几乎没有噪声的信号Set_3和信号Rst_3。所述差模滤波结构K1的输入端作为所述差模噪声抑制电路4的输入端，所述差模滤波结构K1的输出端与所述施密特触发器S1的输入端连接，所述施密特触发器S1的输出端作为所述差模噪声抑制电路4的输出端；所述两路高压脉冲信号Rst_2和Set_2经所述差模滤波结构K1消除差模噪声后，再经所述施密特触发器S1进行整形

所述差模滤波结构K1包括：第七反相器M7、第八反相器M8、第九反相器M9、第三电阻R3和第一电容C1；每个反相器的电源端均与第一电压VB相连，每个反相器的地端均与第二电压VS相连，第二电压VS低于第一电压VB；所述第七反相器M7、所述第八反相器M8和所述第九反相器M9串联，所述第七反相器M7的输入端为所述差模滤波结构K1的输入端；所述第三电阻R3连接于第九反相器M9的输出端与所述第九反相器M9内的晶体管的源端之间，所述第一电容C1连接于所述第九反相器M9的输出端与所述第二电压VS之间。所述施密特触发器S1的电源端与所述第一电压VB相连，所述施密特触发器S1的地端与所述第二电压VS相连。

差模噪声抑制电路4的工作原理波形图如图5所示，图5中的Vr为第一电容C1接第三电阻R3那端的电压。差模噪声抑制电路4首先通过差模滤波结构K1的RC充电电路的结构，对脉冲信号的上升斜率进行改变，将原来快速变化的脉冲信号变为上升缓慢的信号，其次，利用后级施密特触发器S1滞回电压实现滤除作用，当输入的脉冲信号结束时，此时第一电容C1上的电压已经达到后级施密特触发器S1的翻转电平，则该信号被正常接收，此时电路起到整形的作用，若此时第一电容C1上的电压仍未达到后级施密特触发器S1的翻转电平，则电路状态不改变，该信号当做噪声滤除。

当然，在具体实施过程中，也可以设置差模噪声抑制电路4位于共模噪声抑制电路3之前，先通过差模噪声抑制电路4消除差模噪声，再通过共模噪声抑制电路3消除共模噪声，在此不作限制。

当然，在具体实施过程中，上述MOS管的类型均不作限制，可以是LDMOS或VDMOS，在此不作限制。上述反相器的类型也不作限制，可以用双极管实现，也可以用MOS管等实现；上述施密特触发器的类型也不作限制，可以用双极管实现，也可以用MOS管等实现；上述传输门的类型也不作限制，可以用双极管实现，也可以用MOS管等实现，在此均不作限制，也不再一一列举。

触发器5为常规的RS触发器，能将经过差模噪声抑制电路4后宽信号恢复为驱动脉冲信号。栅驱动电路6为常规的栅驱动电路，能根据驱动脉冲信号输出开关控制信号HO，在此不作累述。

本实施例提供的可抑制共模噪声的高压侧栅极驱动电路，可以有效消除共模dv/dt干扰噪声对电路工作状态的影响，同时不影响正常信号的传递，规避了传统电路中位移电流流过电阻负载而导致的误触发风险,保证半桥驱动芯片可靠工作。

基于同一发明构思，本申请还提供了包括实施例一的驱动电路的集成电路，详见实施例二。

实施例二

本实施例提供一种集成电路，包括实施例一所述的高压侧栅极驱动电路，和功率晶体管，所述功率晶体管与所述高压侧栅极驱动电路的输出端连接；

输入信号经所述高压侧栅极驱动电路后输出开关控制信号至所述功率晶体管，以控制所述功率晶体管的开关。

所述高压侧栅极驱动电路采用高低压兼容工艺集成于所述集成电路。

本实施例的高压侧栅极驱动电路可以采用高低压兼容工艺与整体集成电路集成在一起，工艺简单。并且由于高压侧栅极驱动电路的结构比较简单，所以整体电路所占的版图面积比较小。

由于本发明实施例二所介绍的集成电路中的高压侧栅极驱动电路，在实施例一中已经详细介绍，本领域所属人员能够了解该集成电路的具体结构及变形，故而在此不再赘述。

本申请实施例中提供的技术方案，至少具有如下技术效果或优点：

本申请实施例提供的电路，在双脉冲产生电路和高电平移位电路后设置串联的共模噪声抑制电路和差模噪声抑制电路。通过共模噪声抑制电路消除由于外部功率管的开启关断产生的dv/dt共模噪声，通过差模噪声抑制电路消除由于工艺偏差引入的差模噪声，有效消除了共模dv/dt干扰噪声对电路工作状态的影响，规避了传统电路中位移电流流过电阻负载而导致的误触发风险,提高了可靠性。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明实施例的精神和范围。这样，倘若本发明实施例的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种高压侧栅极驱动电路，其特征在于，包括：

双脉冲产生电路、高电平移位电路、噪声抑制电路、触发器和栅驱动电路；所述噪声抑制电路包括串联的共模噪声抑制电路和差模噪声抑制电路；所述双脉冲产生电路的输出端与所述高电平移位电路的输入端连接，所述高电平移位电路的输出端与所述噪声抑制电路的输入端连接；所述噪声抑制电路的输出端与触发器的输入端连接；所述触发器的输出端与所述栅驱动电路的输入端连接；

输入信号输入所述双脉冲产生电路，产生两路低压脉冲信号作为所述高电平移位电路的输入；所述高电平移位电路将所述两路低压脉冲信号转换为两路高压脉冲信号；所述两路高压脉冲信号经所述共模噪声抑制电路消除共模噪声，并经所述差模噪声抑制电路消除差模噪声后，再输入所述触发器恢复为驱动脉冲信号；所述驱动脉冲信号输入所述栅驱动电路后输出开关控制信号；

所述共模噪声抑制电路包括：

第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、第一传输门和第二传输门；每个反相器的电源端均与第一电压相连，每个反相器的地端均与第二电压相连，第二电压低于第一电压；

所述第一反相器与所述第二反相器串联，所述第三反相器与所述第四反相器串联，所述第一反相器的输入端与所述第五反相器的输入端连接作为所述共模噪声抑制电路的第一输入端，所述第三反相器的输入端与所述第六反相器的输入端连接作为所述共模噪声抑制电路的第二输入端；

所述第二反相器的输出端与所述第五反相器的输出端分别与所述第二传输门的两输入端连接，所述第四反相器的输出端与所述第六反相器的输出端分别与所述第一传输门的两输入端连接；

所述第一传输门和所述第二传输门的输出作为所述共模噪声抑制电路的两个输出端。

2.如权利要求1所述的电路，其特征在于，所述高电平移位电路包括：第一MOS管、第二MOS管、第一二极管、第二二极管、第一电阻和第二电阻；

所述第一MOS管的栅极和所述第二MOS管的栅极为所述高电平移位电路的输入，分别接收所述两路低压脉冲信号；所述第一MOS管的漏极和所述第二MOS管的漏极分别与所述第一电阻和所述第二电阻相连；所述第一电阻和所述第二电阻分别与所述第一二极管和所述第二二极管并联；所述第一MOS管的漏极和所述第二MOS管的漏极为所述高电平移位电路的输出；

其中，所述第一二极管和所述第二二极管均反向偏置。

3.如权利要求2所述的电路，其特征在于，所述MOS管为LDMOS管，所述二极管为齐纳二极管。

4.如权利要求3所述的电路，其特征在于，所述齐纳二极管的反向耐压为15V～18V。

5.如权利要求1所述的电路，其特征在于，所述差模噪声抑制电路包括：

差模滤波结构和施密特触发器，所述差模滤波结构的输入端作为所述差模噪声抑制电路的输入端，所述差模滤波结构的输出端与所述施密特触发器的输入端连接，所述施密特触发器的输出端作为所述差模噪声抑制电路的输出端；

所述两路高压脉冲信号经所述差模滤波结构消除差模噪声后，再经所述施密特触发器进行整形。

6.如权利要求5所述的电路，其特征在于，所述差模滤波结构包括：

第七反相器、第八反相器、第九反相器、第三电阻和第一电容；每个反相器的电源端均与第一电压相连，每个反相器的地端均与第二电压相连，第二电压低于第一电压；

所述第七反相器、所述第八反相器和所述第九反相器串联，所述第七反相器的输入端为所述差模滤波结构是输入端；所述第三电阻连接于第九反相器的输出端与所述第九反相器内的晶体管的源端之间，所述第一电容连接于所述第九反相器的输出端与所述第二电压之间。

7.如权利要求6所述的电路，其特征在于，所述施密特触发器的电源端与所述第一电压相连，所述施密特触发器的地端与所述第二电压相连。

8.一种集成电路，其特征在于，包括权利要求1-7任一所述的高压侧栅极驱动电路，和功率晶体管，所述功率晶体管与所述高压侧栅极驱动电路的输出端连接；

输入信号经所述高压侧栅极驱动电路后输出开关控制信号至所述功率晶体管，以控制所述功率晶体管的开关。

9.如权利要求8所述的集成电路，其特征在于，所述高压侧栅极驱动电路采用高低压兼容工艺集成于所述集成电路。