CN114337339B - 一种带有端口短路检测的整流桥驱动电路 - Google Patents

Abstract

本发明属于模拟集成电路技术领域，具体的说是涉及一种带有端口短路检测的整流桥驱动电路。本发明通过逻辑电路将SW短路到地的信号反馈到控制信号，把高侧驱动信号拉低，同时将高侧驱动管短路的信号送到其他控制电路，进行锁存；通过在boot掉电或者启动过程中，将高侧驱动信号钳位在SW附近，从而保证高侧功率管的关断状态，保证功率管关断的同时，提高效率。本发明的电路具有结构简单，成本低，易实现的优点。

Description

一种带有端口短路检测的整流桥驱动电路

技术领域

本发明属于模拟集成电路技术领域，具体的说是涉及一种带有端口短路检测的整流桥驱动电路。

背景技术

如图1所示，为全NMOS型H桥及相应的控制和驱动电路框图示意。其中，M1、M2、M3和M4分别为构成整流H桥的四个NMOS型功率管，控制逻辑(Control Logic)通过对电感两端的SW1和SW2信号进行处理，产生HSON1、HSON2、LSON1和LSON2信号(分别为M1导通信号、M2导通信号、M3导通信号和M4导通信号，且这些信号都是高电平有效)，并通过驱动电路(Driver)分别产生M1、M2、M3、M4的驱动信号HG1、HG2、LG1、LG2。C1为BOOT1电压的自举电容，C2为BOOT2电压的自举电容，D1和D2为二极管，图中有三个不同电压：VIN、BOOT1/BOOT2和AVDD。因为电感L1在芯片外部，通过SW1和SW2连接到芯片内，SW1和SW2可能因为意外原因被短路到地，此时M1或者M2导通，将会有大电流流过功率管M1和M2，烧毁芯片。因此需要设计相关保护电路来应对这种情况。

当SW因意外情况短接(如制造、应用中的短接)到GND时，而此时整流H桥的HG1/HG2(以NMOS H桥高侧驱动管为例，其栅极电压为HG1、HG2)为高电平，整流桥的电源电压将通过高侧驱动管的小电阻(mΩ级别)接到地，大电流将直接通过高侧驱动管，烧毁驱动管和芯片。当H桥正常工作，而boot掉电(短路)，或者当boot还在上电的过程中，此时电路的HG将处于高阻态，H桥高侧驱动管的Cgs和Cgd在SW ring的过程中(例如SW为低电平)将对H桥电源电压有分压作用，在HG有部分电压降，将会引起此高侧驱动管导通，带来大电流问题，而且HG上的电压和高阻也将带来大电流的问题，严重影响功率管的正常工作和芯片的效率。目前虽然也有解决的方法，但是通常比较复杂且不易实现，成本高。

发明内容

针对上述问题，本发明提出了一种带有端口短路检测的整流桥驱动电路，当SW短接到地时，迅速将HG拉到低电平，并产生一个HS short信号用以关闭相关电路，起到保护H桥，保护芯片的目的，同时本发明还提出了掉电保护功能。

本发明的技术方案是：

一种带有端口短路检测的整流桥驱动电路，所述整流桥包括第一功率管、第二功率管、第三功率管、第四功率管，所述驱动电路包括控制逻辑单元和驱动单元；其中第一功率管和第二功率管为上管，第三功率管和第四功率管为下管，第一功率管的漏极接输入电压，其源极接第三功率管的漏极，第一功率管的栅极接第一驱动信号；第二功率管的漏极接输入电压，其源极接第四功率管的漏极，第二功率管的栅极接第二驱动信号；第三功率管的栅极接第三驱动信号，其源极接地，第四功率管的栅极接第四驱动信号，其源极接地；将第一功率管与第三功率管的连接点定义为第一端口，第二功率管与第四功率管的连接点定义为第二端口，所述第一端口和第二端口直接连接有电感；第一端口通过第一电容后接第一自举电压，第二端口通过第二电容后接第二自举电压，模拟电源电压通过第一二极管后接第一电容，模拟电源电压通过第二二极管后接第二电容；所述逻辑控制单元的输入端接第一端口和第二端口，逻辑控制单元输出第一功率管导通信号、第二功率管导通信号、第三功率管导通信号和第四功率管导通信号到驱动单元，驱动单元根据接收到的导通信号产生第一驱动信号、第二驱动信号、第三驱动信号和第四驱动信号；其特征在于，所述驱动电路还包括端口短路检测模块；

所述端口短路检测模块包括第一电平转换模块、第二电平转换模块、第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、第七反相器、第八反相器、第九反相器、第十反相器、第十一反相器、第十二反相器、第十三反相器、第十四反相器、第十五反相器、第十六反相器、第十七反相器、第十八反相器、第十九反相器、第一与非门、第二与非门第、第三与非门、第四与非门第、第五与非门、第六与非门、第七与非门、第八与非门、第九与非门、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第一PMOS管、第一电阻、第二电阻、第三电阻和缓冲器；

将第一功率管导通信号和第二功率管导通信号定义为上管导通信号，将第一功率管驱动信号和第二功率管驱动信号定义为上管驱动信号，则上管通过信号通过串联的第一反相器和第二反相器后接第一电平转换模块的输入端和第七与非门的一个输入端，第一电平转换模块的输出端接第二电平转换模块的输入端，第二电平转换模块的输出端接第一与非门的一个输入端和第六与非门的一个输入端，第六与非门的另一个输入端接第五与非门的输出端，第六与非门的输出端接第一与非门的另一个输入端；第五与非门的一个输入端接第六与非门的输出端，第五与非门的另一个输入端接第十五反相器的输出端，第十五反相器的输入端接第十四反相器的输出端，第十四反相器的输入端通过第二电阻后接自举电压，所述自举电压为第一自举电压或第二自举电压；第四NMOS管的漏极通过第二电阻后接自举电压，其栅极接第二NMOS管的源极，第四NMOS管的源极接端口电压，所述端口电压为第一端口电压或第二端口电压；第二NMOS管的漏极接输入电压，其栅极接第十三反相器的输出端；第三NMOS管的漏极接第二NMOS管的源极，第三NMOS管的栅极接第四与非门的输出的，其源极接端口电压；第十三反相器的输入端接第四与非门的输出端，第四与非门的一个输入端接第九反相器的输出端，第四与非门的另一个输入端接第三反相器的输出端，第三反相器的输入端接第一与非门的输出端；第八反相器和第九反相器串联，第八反相器的输入端接第七反相器的输出端；第四反相器、第五反相器、第六反相器、第七反相器依次串联，第四反相器的输入端接第三反相器的输出端，第七反相器的输出端接缓冲器的输入端，缓冲器的输出端接第二与非门的一个输入端，第二与非门的另一个输入端接第六与非门的输出端，第二与非门的输出端接第三与非门的一个输入端，第三与非门的另一个输入端接第四反相器的输出端，第三与非门的输出端接第十反相器的输入端；第十反相器、第十一反相器、第十二反相器依次串联，第十反相器的输入端还通过第一电阻后接端口电压，第十二反相器的输出端接第一NMOS管的栅极，第一NMOS管的源极接端口电压，第一NMOS管的漏极和第七反相器输出端连接后输出上管驱动信号；

第十六反相器和第十七反相器串联，第十六反相器的输入端接第六与非门的输出端，第十七反相器的输出端接第五NMOS管的漏极；第五NMOS管的栅极接模拟电源电压，其源极接第十八反相器的输入端，第十八反相器的输出端接第七与非门的另一个输入端；第一PMOS管的源极接模拟电源电压，其栅极接第十八反相器的输出端，其漏极接第五NMOS管的源极，第一PMOS管的源极和漏极之间还练级有第三电阻；第七与非门的输出端接第八与非门的一个输入端，第八与非门的另一个输入端接第九与非门的输出端，第九与非门的一个输入端接第八与非门的输出端，第九与非门的另一个输入端接短路信号，所述短路信号为第六与非门输出信号取反后的信号；第九与非门的输出端接第十九反相器的输入端，第十九反相器的输出端输出端口短路标记信号，所述端口短路标记信号用于反馈逻辑控制单元端口是否处于短路状态。

进一步的，还包括掉电保护模块，所述掉电保护模块包括第二PMOS管、第三PMOS管、第四PMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第四电阻和第五电阻；所述第二PMOS管的源极接端口电压，其栅极与漏极互连；所述第三PMOS管的源极接上管驱动信号，其栅极接第二PMOS管的漏极；所述第四PMOS管的源极接上管驱动信号，其栅极接端口电压；所述第八NMOS管的漏极接第三PMOS管的漏极和第四PMOS管的漏极，第八NMOS管的栅极接欠压保护信号，其源极接地；第九NMOS管的漏极接第二PMOS管的漏极，第九NMOS管的栅极接欠压保护信号，其源极通过第五电阻后接地；所述第六NMOS管的漏极通过第四电阻后接上管驱动信号，其栅极接第三与非门的输出端，其源极接端口电压；所述第七NMOS管的漏极接上管驱动信号，其栅极接第六NMOS管的漏极，第七NMOS管的源极接端口信号；所述欠压保护信号为在电源电压低于正常工作电压时为低电平。

进一步的，所述端口短路检测模块用于在端口短路到地时，第五与非门输出高电平，第二电平转换模块输出高电平，此时通过第一与非门和第三反相器将低电平信号发送到上管驱动信号，从而关闭上管。

进一步的，当端口短路到地时，还将第六与非门输出的低电平信号通过第十六反相器和第十七反相器传递到第七与非门，从而使第九与非门输出低电平，使得端口短路标记信号为高，将端口短路的信息传递到逻辑控制模块。

进一步的，所述第一电平转换模块和第二电平转换模块用于将模拟电源电压到地的电压域转换为自举电压到端口电源的电压域。

本发明的有益效果是：本发明通过逻辑电路将SW短路到地的信号反馈到控制信号，把高侧驱动信号拉低，同时将高侧驱动管短路的信号送到其他控制电路，进行锁存；通过在boot掉电或者启动过程中，将高侧驱动信号钳位在SW附近，从而保证高侧功率管的关断状态，保证功率管关断的同时，提高效率。本发明的电路具有结构简单，成本低，易实现的优点。

附图说明

图1为全NMOS型H桥及相应的控制和驱动电路框图示意。

图2为本发明的端口短路到地的检测保护电路。

图3为本发明的掉电保护电路示意图。

图4为本发明的同时带有SW到地短路检测功能的掉电保护驱动电路图。

具体实施方式

下面结合附图对本发明进行详细的描述。

在发明内容部分已经对本发明的具体电路结构进行了详细描述，下面主要对从原理方面对本发明进行说明。

图2所示为本发明的SW短路到地的检测保护电路部分。因为H桥的M1、M2两个功率管都有可能出现SW短路到地的情况，所以每个高侧功率管都有对应的本发明的SW短路到地的检测保护电路。其中的HG指的是图1所示的M1/M2的栅极驱动电压信号，BOOT指的是图1所示的BOOT1/BOOT2电压信号，SW指的是SW1/SW2电压信号，而HSON信号也指的是HSON1/HSON2信号。图2中上半部分虚线内的器件模块所在的电压域为BOOT-SW电压域，下半部分中虚线内的器件模块的电压域为AVDD-GND电压域。其中的LVL_HS LV Portion和LVL_HS HVPortion构成电平转换模块，将原来的AVDD-GND电压域向BOOT-SW电压域转换，而从这个电平转换模块输入的信号只是发生了电平转换，并没有逻辑的变化，例如输入的HSON_LV信号原来为高电平(AVDD)，经过这个模块之后，输出的信号A仍为高电平(BOOT电压)。

图2中所示的INV(反相器)后面的数字仅仅作序号用，不作驱动能力表示，同理，NAND(与非门)、R(电阻)、MN(NMOS管)、MP(PMOS管)和BUF(缓冲器)后面的数字也仅作序号用，没有其它含义。图2中所示的器件连接导线上的字母即代表相应的导线上的电压。图2中所示的HSON_LV信号表示低电压域的高侧功率管导通信号，为1代表导通信号，为0代表关断信号(这里以1为高电平导通信号，0为低电平关断信号，在BOOT-SW电压域和AVDD-GND电压域及其他电压域均为相应高低电平)，同理HSON_HV信号表示高电压域的高侧功率管导通信号；EN_HSshort信号为控制模块发送过来的信号，SW短路到地发生时，为高电平信号，短路状态解除后，会通过控制模块先产生低电平信号进行reset，再产生高电平，开始正常工作；INV19输出的信号HSshort_Latch表示高侧驱动管短路标志信号，高电平有效，此信号用于为控制模块提供高侧驱动管短路信号，控制模块将锁存此信号并控制相应模块关闭以保护芯片，等待短路状态解除再恢复正常控制逻辑；xHSshort表示高侧功率管SW短路到地的信号。

芯片正常工作时，前一个状态上管关闭，HSON＝0，HSON_LV＝0，A＝0，通过NAND6，输出信号xHSshort＝1，EN_HSshort＝1，HSshort_Latch＝0，表示没有发生SW短路到地的情况。于是，HSON_HV＝0，D＝1，E＝0，F被拉到SW电位，MN4关断，G＝1，H＝1；同时HSON_HV的低电平信号通过INV4反相之后传到NAND3，而此时B＝1，则C＝0，MN1的栅极为高电平，MN1导通，HG被拉到和SW相同电位。

当高侧功率管导通信号到来时，即HSON＝1，HSON_LV＝1，A＝1，此时xHSshort＝1，HSON_HV＝1，HG＝1，高侧功率管导通，VIN电压和SW端电压相等。相应地，HSON_FB＝1，NAND4输出为低电平，即D＝0，E＝1，MN2导通，F端电压被拉到VIN电压，MN4的栅源电压相同，MN4保持关断，G＝1，H＝1，xHSshort保持为高电平。

此时，如果发生SW端被短路到地的情况，由于HG＝1，即高侧功率管为导通状态，则VIN被直接拉到地，产生大电流，烧毁芯片。在这种情况下，本发明的驱动电路可以提供保护作用：当SW电位被拉到地，MN4导通，G＝0，H＝0，NAND5输出高电平，此时A＝1，则xHSshort＝0，通过NAND1和INV3这条通路迅速把低电平信号传到HG，即HSON_HV＝0，HG＝0，关掉高侧功率管，保护芯片。同时，HSON_FB＝0，NAND4输出为高电平，即D＝1，E＝0，F＝0，MN4关断，G＝1，H＝1，NAND5保持输出高电平，xHSshort保持低电平。而此时B＝1，则C＝0，MN1的栅极为高电平，MN1导通，HG再次被拉到和SW相同电位，保证HG不会因意外的glitch信号被拉为高电平。

同时，SW短路到地的信息，即xHSshort＝0将通过INV16和INV17传到下面的支路，此时I变为0，J＝0，K＝1，和HSON_LV的高电平一起经过NAND7输出低电平，即L＝0，M＝1，和EN_HSshort的高电平一起经过NAND9输出低电平，即N＝0，HSshort_Latch＝1，HSshort_Latch的高电平信号将被送到控制逻辑电路进行处理，从而保证芯片在SW短路到地这段时间不会产生其他错误的逻辑信号。

当SW短路到地的情况解除，由于F＝0，MN4保持关断，G＝1，H＝1，xHSshort的低电平信号保持。同时，控制电路检测到SW短路到地的情况已经解除之后，会将EN_HSshort信号reset掉，即先让EN_HSshort＝0，N＝1，HSshort_Latch＝0，再产生高电平的EN_HSshort信号，恢复SW短路到地检测输出的功能，并通过控制逻辑恢复其他电路。同时，I＝0，J＝0，K＝1，L＝0，M＝1，HSshort_Latch将被锁存在低电平，直到SW短路到地的情况再次发生才改变。

如图3所示，为boot掉电保护电路。当电源电压低于正常工作电压，发生UVLO时，图3中的UVLO信号为高电平，MN8和MN9导通，此时，如果SW点有电压，为了保护功率管，通过MP2和MP3组成的电流镜会将HG点的电荷泄放到地，把HG点的电压拉到地，并以MP4做辅助管进行强下拉，保证高侧功率管在UVLO时处于关闭状态；而当芯片正常上电以后，UVLO为低电平，而boot掉电(短路)，或者当boot还在上电的过程中，此时电路的HG将处于高阻态，C≠1，MN6关闭，MN7通过R4构成二极管连接，此时HG被钳位到比SW高一个MN7的Vgs7的电压处，而通过下面的MP2、MP3和MP4，也会把HG钳位到比SW高一个MP4的Vgs4的电压，通过两个钳位电路，把HG钳位到SW附近，使得高侧功率管处于关断状态，避免启动过程中，或者boot掉电过程中的大电流问题，保证功率管的正常工作和芯片的效率。

图4为本发明的整个带有SW到地短路检测功能的掉电保护驱动电路图。

Claims (5)

1.一种带有端口短路检测的整流桥驱动电路，所述整流桥包括第一功率管、第二功率管、第三功率管、第四功率管，所述驱动电路包括逻辑控制单元和驱动单元；其中第一功率管和第二功率管为上管，第三功率管和第四功率管为下管，第一功率管的漏极接输入电压，其源极接第三功率管的漏极，第一功率管的栅极接第一驱动信号；第二功率管的漏极接输入电压，其源极接第四功率管的漏极，第二功率管的栅极接第二驱动信号；第三功率管的栅极接第三驱动信号，其源极接地，第四功率管的栅极接第四驱动信号，其源极接地；将第一功率管与第三功率管的连接点定义为第一端口，第二功率管与第四功率管的连接点定义为第二端口，所述第一端口和第二端口直接连接有电感；第一端口通过第一电容后接第一自举电压，第二端口通过第二电容后接第二自举电压，模拟电源电压通过第一二极管后接第一电容，模拟电源电压通过第二二极管后接第二电容；所述逻辑控制单元的输入端接第一端口和第二端口，逻辑控制单元输出第一功率管导通信号、第二功率管导通信号、第三功率管导通信号和第四功率管导通信号到驱动单元，驱动单元根据接收到的导通信号产生第一驱动信号、第二驱动信号、第三驱动信号和第四驱动信号；其特征在于，所述驱动电路还包括端口短路检测模块；

所述端口短路检测模块包括第一电平转换模块、第二电平转换模块、第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、第七反相器、第八反相器、第九反相器、第十反相器、第十一反相器、第十二反相器、第十三反相器、第十四反相器、第十五反相器、第十六反相器、第十七反相器、第十八反相器、第十九反相器、第一与非门、第二与非门、第三与非门、第四与非门、第五与非门、第六与非门、第七与非门、第八与非门、第九与非门、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第一PMOS管、第一电阻、第二电阻、第三电阻和缓冲器；

将第一功率管导通信号和第二功率管导通信号定义为上管导通信号，将第一功率管驱动信号和第二功率管驱动信号定义为上管驱动信号，则上管通过信号通过串联的第一反相器和第二反相器后接第一电平转换模块的输入端和第七与非门的一个输入端，第一电平转换模块的输出端接第二电平转换模块的输入端，第二电平转换模块的输出端接第一与非门的一个输入端和第六与非门的一个输入端，第六与非门的另一个输入端接第五与非门的输出端，第六与非门的输出端接第一与非门的另一个输入端；第五与非门的一个输入端接第六与非门的输出端，第五与非门的另一个输入端接第十五反相器的输出端，第十五反相器的输入端接第十四反相器的输出端，第十四反相器的输入端通过第二电阻后接自举电压，所述自举电压为第一自举电压或第二自举电压；第四NMOS管的漏极通过第二电阻后接自举电压，其栅极接第二NMOS管的源极，第四NMOS管的源极接端口电压，所述端口电压为第一端口电压或第二端口电压；第二NMOS管的漏极接输入电压，其栅极接第十三反相器的输出端；第三NMOS管的漏极接第二NMOS管的源极，第三NMOS管的栅极接第四与非门的输出端，其源极接端口电压；第十三反相器的输入端接第四与非门的输出端，第四与非门的一个输入端接第九反相器的输出端，第四与非门的另一个输入端接第三反相器的输出端，第三反相器的输入端接第一与非门的输出端；第八反相器和第九反相器串联，第八反相器的输入端接第七反相器的输出端；第四反相器、第五反相器、第六反相器、第七反相器依次串联，第四反相器的输入端接第三反相器的输出端，第七反相器的输出端接缓冲器的输入端，缓冲器的输出端接第二与非门的一个输入端，第二与非门的另一个输入端接第六与非门的输出端，第二与非门的输出端接第三与非门的一个输入端，第三与非门的另一个输入端接第四反相器的输出端，第三与非门的输出端接第十反相器的输入端；第十反相器、第十一反相器、第十二反相器依次串联，第十反相器的输入端还通过第一电阻后接端口电压，第十二反相器的输出端接第一NMOS管的栅极，第一NMOS管的源极接端口电压，第一NMOS管的漏极和第七反相器输出端连接后输出上管驱动信号；

第十六反相器和第十七反相器串联，第十六反相器的输入端接第六与非门的输出端，第十七反相器的输出端接第五NMOS管的漏极；第五NMOS管的栅极接模拟电源电压，其源极接第十八反相器的输入端，第十八反相器的输出端接第七与非门的另一个输入端；第一PMOS管的源极接模拟电源电压，其栅极接第十八反相器的输出端，其漏极接第五NMOS管的源极，第一PMOS管的源极和漏极之间还连接有第三电阻；第七与非门的输出端接第八与非门的一个输入端，第八与非门的另一个输入端接第九与非门的输出端，第九与非门的一个输入端接第八与非门的输出端，第九与非门的另一个输入端接短路信号，所述短路信号为第六与非门输出信号取反后的信号；第九与非门的输出端接第十九反相器的输入端，第十九反相器的输出端输出端口短路标记信号，所述端口短路标记信号用于反馈逻辑控制单元端口是否处于短路状态。

2.根据权利要求1所述的一种带有端口短路检测的整流桥驱动电路，其特征在于，还包括掉电保护模块，所述掉电保护模块包括第二PMOS管、第三PMOS管、第四PMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第四电阻和第五电阻；所述第二PMOS管的源极接端口电压，其栅极与漏极互连；所述第三PMOS管的源极接上管驱动信号，其栅极接第二PMOS管的漏极；所述第四PMOS管的源极接上管驱动信号，其栅极接端口电压；所述第八NMOS管的漏极接第三PMOS管的漏极和第四PMOS管的漏极，第八NMOS管的栅极接欠压保护信号，其源极接地；第九NMOS管的漏极接第二PMOS管的漏极，第九NMOS管的栅极接欠压保护信号，其源极通过第五电阻后接地；所述第六NMOS管的漏极通过第四电阻后接上管驱动信号，其栅极接第三与非门的输出端，其源极接端口电压；所述第七NMOS管的漏极接上管驱动信号，其栅极接第六NMOS管的漏极，第七NMOS管的源极接端口信号；所述欠压保护信号为在电源电压低于正常工作电压时为低电平。

3.根据权利要求2所述的一种带有端口短路检测的整流桥驱动电路，其特征在于，所述端口短路检测模块用于在端口短路到地时，第五与非门输出高电平，第二电平转换模块输出高电平，此时通过第一与非门和第三反相器将低电平信号发送到上管驱动信号，从而关闭上管。

4.根据权利要求3所述的一种带有端口短路检测的整流桥驱动电路，其特征在于，当端口短路到地时，还将第六与非门输出的低电平信号通过第十六反相器和第十七反相器传递到第七与非门，从而使第九与非门输出低电平，使得端口短路标记信号为高，将端口短路的信息传递到逻辑控制模块。

5.根据权利要求4所述的一种带有端口短路检测的整流桥驱动电路，其特征在于，所述第一电平转换模块和第二电平转换模块用于将模拟电源电压到地的电压域转换为自举电压到端口电源的电压域。