CN117713795A - 一种宽电压域电平转换电路 - Google Patents

一种宽电压域电平转换电路 Download PDF

Info

Publication number
CN117713795A
CN117713795A CN202311720867.XA CN202311720867A CN117713795A CN 117713795 A CN117713795 A CN 117713795A CN 202311720867 A CN202311720867 A CN 202311720867A CN 117713795 A CN117713795 A CN 117713795A
Authority
CN
China
Prior art keywords
voltage
low
nmos tube
output
voltage nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311720867.XA
Other languages
English (en)
Inventor
李毅超
陈彦杰
李现坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN202311720867.XA priority Critical patent/CN117713795A/zh
Publication of CN117713795A publication Critical patent/CN117713795A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开一种宽电压域电平转换电路，属于模拟电路领域，包括电压控制模块、电平转换锁存模块和输出驱动模块。电压控制模块根据输出结构的电源电压是否会使第一反相器的输出信号发生翻转，控制电平转换锁存模块中部分器件的工作状态，形成不同的工作状态；电平转换锁存模块根据电压控制模块的输出信号选择低压域电平转换或高压域电平转换，快速将低压控制信号转换为目标电压域的输出控制信号；其中低压域电平转换电路用于低压情况下第一反相器的输出端为高时的电源域转换；高压域电平转换电路用于高压情况下第一反相器的输出端为低时的电压域转换；输出驱动模块将输出结构的电源电压转换为输出信号的电压给后端电路提供负载电流。

Description

一种宽电压域电平转换电路
技术领域
本发明涉及模拟电路技术领域，特别涉及一种宽电压域电平转换电路。
背景技术
在复杂的电源片上系统中，模拟电路、数字电路和无源元件等有着不同功能的模块被集成在单个芯片中。不同功能模块有着不同的性能和约束，需要以不同的电压运行才能实现最佳的性能功耗比。常采用多电压技术来实现低功耗与高性能的折中，多电压设计方法既降低了功耗，又保证了性能。但是不同电压域之间的逻辑信号电平不同，会引起时序准确性与驱动能力问题，因此，需要利用电平转换电路进行控制信号在不同电源电压域之间的转换。
电压域转换可分为低到高和高到低两种结构，高电平到低电平的转换可以通过简单的buffer驱动实现。但是低电平到高电平时因为低电平信号驱动高电平信号会导致上升、下降时间变长，增加在阈值附近的时间，故需要电平转换电路实现不同电压域的转换。图1为传统的电平转换电路的示意性电路图，传统的电平转换电路包括输入反相器、锁存电路和输出反相器。其中，锁存电路由四个晶体管构成，两个PMOS晶体管MP1和MP2用于上拉，两个NMOS晶体管MN1和MN2用于下拉。由于两个NMOS晶体管MN1和MN2工作在低压情况下，导致两个NMOS晶体管MN1和MN2的下拉能力很弱，使得锁存电路的上拉网络和下拉网络之间存在很大的竞争电流，在低电平转换为高电平时会有电平上升的延时，传统的交叉耦合结构的电平转换电路晶体管MP1和MP2的栅极电平的反应速度会有延时。
因此需要设计一种新的电平位移电路，能够将低压电压域的低压控制信号快速转化为高压电压域的控制信号，其转化范围能够适应低压到高压的范围化，适应当输入的控制信号为振荡器时钟输入时仍然能够满足需要的电平转换速度。
发明内容
本发明的目的在于提供一种宽电压域电平转换电路，以解决宽电压域的电平转换和低压转高压时响应延时的问题。
为解决上述技术问题，本发明提供了一种宽电压域电平转换电路，包括电压控制模块、电平转换锁存模块和输出驱动模块；所述电压控制模块的输出端一方面通过第一反相器连接所述电平转换锁存模块的输入端，所述电压控制模块的输出端另一方面也依次通过第一反相器和第二反相器连接所述电平转换锁存模块的输入端；所述电平转换锁存模块和所述输出驱动模块共同连接低电平控制信号VIN；
所述电压控制模块根据输出结构的电源电压VDD_HV是否会使第一反相器的输出信号发生翻转，控制所述电平转换锁存模块中部分器件的工作状态，形成不同的工作状态；
所述电平转换锁存模块是低压域电平转换电路和高压域电平转换电路的复用，根据所述电压控制模块的输出信号选择低压域电平转换或高压域电平转换，快速将低压控制信号转换为目标电压域的输出控制信号；其中低压域电平转换电路用于低压情况下所述第一反相器的输出端为高时的电源域转换；高压域电平转换电路用于高压情况下所述第一反相器的输出端为低时的电压域转换；
所述输出驱动模块将输出结构的电源电压转换为输出信号的电压给后端电路提供负载电流。
在一种实施方式中，所述电压控制模块包括第二齐纳二极管、第五高压NMOS管和第十低压NMOS管；
所述第二齐纳二极管的阴极接输出的电源电压VDD_HV，阳极接所述第五高压NMOS管的漏极，所述第五高压NMOS管的源极与所述第十低压NMOS管的漏极相连的公共端作为所述第一反相器的输入端，所述第十低压NMOS管的源极接地，所述第一反相器的输出端与所述第二反相器的输入端相连；
所述电压控制模块根据输出电源电压使所述第一反相器有输出端为低和输出端为高两种结果；输出端为低是GND，输出端为高是第一反相器的低压电源电压VCC_LV。
在一种实施方式中，所述电平转换锁存模块为低压域电平转换与高压域电平转换的复用结构，当所述第一反相器的输出端为高时，所述电平转换锁存模块为低压域电平转换；当所述第一反相器的输出端为低时，所述电平转换锁存模块为高压域电平转换。
在一种实施方式中，所述电平转换锁存模块为低压域电平转换时，所述电平转换锁存模块包括第一齐纳二极管、第三齐纳二极管、第一高压NMOS管、第四高压NMOS管、第六低压NMOS管、第七低压NMOS管和第三反相器；
所述第一齐纳二极管的阴极接输出端的电源电压VDD_HV，阳极接所述第一高压NMOS管的漏极；所述第一高压NMOS管的源极与所述第六低压NMOS管的漏极相连，所述第六低压NMOS管的源极接地；所述第三齐纳二极管的阴极接输出端的电源电压VDD_HV，阳极接所述第四高压NMOS管的漏极；所述第四高压NMOS管的源极与所述第七低压NMOS管的漏极相连，所述第七低压NMOS管的源极接地。
在一种实施方式中，所述电平转换锁存模块为高压域电平转换时，所述电平转换锁存模块包括第一齐纳二极管、第三齐纳二极管、第四齐纳二极管、第一高压PMOS管、第二高压PMOS管、第四高压PMOS管、第五高压PMOS管、第二高压NMOS管、第三高压NMOS管、第六低压NMOS管、第七低压NMOS管和第三反相器；
所述第一齐纳二极管的阴极接输出端的电源电压VDD_HV，阳极接所述第四高压PMOS管的源极；所述第四高压PMOS管的漏极与所述第二高压NMOS管的漏极相连，所述第二高压NMOS管的源极与所述第六低压NMOS管的漏极相连，所述第六低压NMOS管的源极接地；
所述第三齐纳二极管的阴极接输出端的电源电压VDD_HV，阳极接所述第五高压PMOS管的源极；所述第五高压PMOS管的漏极与所述第三高压NMOS管的漏极相连，所述第三高压NMOS管的源极与所述第七低压NMOS管的漏极相连，所述第七低压NMOS管的源极接地；
所述第一高压PMOS管的源极与输出端电源VDD_HV相连，所述第一高压PMOS管的漏极同时相连于所述第四高压PMOS管的漏极与所述第二高压NMOS管的漏极，所述第一高压PMOS管的栅极同时相连于所述第三齐纳二极管的阳极与所述第五高压PMOS管的源极；
所述第二高压PMOS管的源极与输出端电源VDD_HV相连，所述第二高压PMOS管的漏极同时相连于所述第五高压PMOS管的漏极与所述第三高压NMOS管的漏极，所述第二高压PMOS管的栅极相连于所述第一齐纳二极管的阳极与所述第四高压PMOS管的源极。
在一种实施方式中，所述输出驱动模块包括第三高压PMOS管、第八高压NMOS管和第十三低压NMOS管；
所述第三高压PMOS管的源极接输出端的电源电压VDD_HV，所述第三高压PMOS管的漏极与所述第八高压NMOS管的漏极相连，所述第八高压NMOS管的源极与所述第十三高压NMOS管的漏极相连，所述第十三高压NMOS管的源极与地相连。
在一种实施方式中，所述低电平控制信号VIN与所述第三反相器的输入端、第六低压NMOS管的栅极、第十三低压NMOS管的栅极相连，所述第三反相器的输出端与所述第七低压NMOS管的栅极相连，所述第三高压PMOS管的漏极与所述第八高压NMOS管的漏极公共端连接于输出端；
所述第一反相器的输出端同时连接于所述第一高压NMOS管的栅极与所述第四高压NMOS管的栅极，所述第二反相器的输出端同时连接于所述第二高压NMOS管的栅极与所述第三高压NMOS管的栅极；所述第五高压NMOS管的栅极、所述第八高压NMOS管的栅极连接于低压电源VCC_LV。
本发明提供的一种宽电压域电平转换电路，具有以下增益效果：
(1)输出适应范围广，可以实现宽电压范围的电平转换；
(2)既能工作于低压(电压低至3V)，又能工作在中高压(高至50V)下工作，解决高低压工作无法兼容的问题；
(3)本发明控逻辑只控制一个低压NMOS管，在低压域和高压域均可实现快速响应，满足VIN信号为时钟输入信号的转换速度要求。
附图说明
图1是传统的电平转换电路结构示意图；
图2是本发明提供的电平转换电路的原理示意图；
图3是本发明提供的电平转换电路的结构示意图；
图4是本发明提供的电平转换电路的输出低压域工作示意图；
图5是本发明提供的电平转换电路的输出高压域工作示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种宽电压域电平转换电路作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提供了一种宽电压域电平转换电路，可以根据输出电压的电压范围选择电平转换电路的工作结构。在低压域的电平转换电路是低压到低压的转换，直接将输出端电压作为输出，以输入信号直接作为控制逻辑；在高压作为输出电压的电源电压情况下采用交叉耦合的电平转换电路。
本发明的宽电压域电平转换电路包括电压控制模块101、电平转换锁存模块102和输出驱动模块103；电压控制模块101的输出端一方面通过反相器INV1连接电平转换锁存模块102的输入端，电压控制模块101的输出端另一方面也依次通过反相器INV1和反相器INV2连接电平转换锁存模块102的输入端；除此之外，低电平控制信号VIN同时连接电平转换锁存模块102和输出驱动模块103。
电压控制模块101根据输出结构的电源电压VDD_HV是否会使第一反相器INV1的输出信号发生翻转，可控制电平转换锁存模块102中部分器件的工作状态，形成不同的工作状态；电平转换锁存模块102，是低压域电平转换电路和高压域电平转换电路的复用，可以根据电压控制模块101的输出信号选择低压域电平转换或高压域电平转换，快速将低压控制信号转换为目标电压域的输出控制信号；低压域电平转换电路用于低压情况下第一反相器INV1的输出端为高时的电源域转换；高压域电平转换电路用于高压情况下第一反相器INV1的输出端为低时的电压域转换；输出驱动模块103用于将输出结构的电源电压转换为输出信号的电压给后端电路提供负载电流。
如图3所示，电压控制模块101包括第二齐纳二极管D2，第五高压NMOS管MN5，第十低压NMOS管MN10；第二齐纳二极管D2的阴极接输出的电源电压VDD_HV，阳极接第五高压NMOS管MN5的漏极，第五高压NMOS管MN5的源极与第十低压NMOS管MN10的漏极相连的公共端作为第一反相器INV1的输入端，第十低压NMOS管MN10的源极接地，第一反相器INV1的输出端与第二反相器INV2的输入端相连。
电压控制模块101会根据输出电源电压使第一反相器INV1有输出端为低和输出端为高两种结果；输出端为低是GND，输出端为高是第一反相器INV1的低压电源电压VCC_LV。
电平转换锁存模块102为低压域电平转换与高压域电平转换的复用结构，当第一反相器INV1的输出端为高时，电平转换锁存模块102为低压域电平转换；当第一反相器INV1的输出端为低时，电平转换锁存模块102为高压域电平转换。
当为低压域电平转换时，电平转换锁存模块102包括第一齐纳二极管D1、第三齐纳二极管D3、第一高压NMOS管MN1、第四高压NMOS管MN4、第六低压NMOS管MN6、第七低压NMOS管MN7、第三反相器INV3；其中第三反相器INV3为电平转换锁存模块102中复用器件。
第一齐纳二极管D1的阴极接输出端的电源电压VDD_HV，阳极接第一高压NMOS管MN1的漏极；第一高压NMOS管MN1的源极与第六低压NMOS管MN6的漏极相连，第六低压NMOS管MN6的源极接地；第三齐纳二极管D3的阴极接输出端的电源电压VDD_HV，阳极接第四高压NMOS管MN4的漏极；第四高压NMOS管MN4的源极与第七低压NMOS管MN7的漏极相连，第七低压NMOS管MN7的源极接地。
当为高压域电平转换时，电平转换锁存模块102包括第一齐纳二极管D1、第三齐纳二极管D3、第四齐纳二极管D4、第一高压PMOS管MP1、第二高压PMOS管MP2、第四高压PMOS管MP4、第五高压PMOS管MP5、第二高压NMOS管MN2、第三高压NMOS管MN3、第六低压NMOS管MN6、第七低压NMOS管MN7、第三反相器INV3。
第一齐纳二极管D1的阴极接输出端的电源电压VDD_HV，阳极接第四高压PMOS管MP4的源极；第四高压PMOS管MP4的漏极与第二高压NMOS管MN2的漏极相连，第二高压NMOS管MN2的源极与第六低压NMOS管MN6的漏极相连，第六低压NMOS管MN6的源极接地；第三齐纳二极管D3的阴极接输出端的电源电压VDD_HV，阳极接第五高压PMOS管MP5的源极；第五高压PMOS管MP5的漏极与第三高压NMOS管MN3的漏极相连，第三高压NMOS管MN3的源极与第七低压NMOS管MN7的漏极相连，第七低压NMOS管MN7的源极接地。
第一高压PMOS管MP1的源极与输出端电源VDD_HV相连，第一高压PMOS管MP1的漏极同时相连于第四高压PMOS管MP4的漏极与第二高压NMOS管MN2的漏极，第一高压PMOS管MP1的栅极同时相连于第三齐纳二极管D3的阳极与第五高压PMOS管MP5的源极；第二高压PMOS管MP2的源极与输出端电源VDD_HV相连，第二高压PMOS管MP2的漏极同时相连于第五高压PMOS管MP5的漏极与第三高压NMOS管MN3的漏极，第二高压PMOS管MP2的栅极相连于第一齐纳二极管D1的阳极与第四高压PMOS管MP4的源极。
输出驱动模块103包括第三高压PMOS管MP3、第八高压NMOS管MN8、第十三低压NMOS管MN13。第三高压PMOS管MP3的源极接输出端的电源电压VDD_HV，第三高压PMOS管MP3的漏极与第八高压NMOS管MN8的漏极相连，第八高压NMOS管MN8的源极与第十三高压NMOS管MN13的漏极相连，第十三高压NMOS管MN13的源极与地相连。
低电平控制信号VIN与第三反相器INV3的输入端、第六低压NMOS管MN6的栅极、第十三低压NMOS管MN13的栅极相连，第三反相器INV3的输出与第七低压NMOS管MN7的栅极相连，第三高压PMOS管MP3的漏极与第八高压NMOS管MN8的漏极公共端连接于输出端。
第一反相器INV1的输出端同时连接于第一高压NMOS管MN1的栅极与第四高压NMOS管MN4的栅极，第二反相器INV2的输出端同时连接于第二高压NMOS管MN2的栅极与第三高压NMOS管MN3的栅极；第五高压NMOS管MN5的栅极、第八高压NMOS管MN8的栅极连接于低压电源VCC_LV。
本发明的详细工作过程如下所述：
当以VDD_HV为输出电源电压，第一反相器INV1的输出端为高电平时，电平转换电路为低压域工作状态；此时第一高压NMOS管MN1、第四高压NMOS管MN4导通工作，第二高压NMOS管MN2和第三高压NMOS管MN3工作于截止状态不导通；输出驱动模块103中第三高压PMOS管MP3为常开，第八高压NMOS管MN8可将VDD_HV高压隔离，由第十三低压NMOS管MN13的栅极电压变化VIN控制输出电路的导通与关断，简化后的低压域电平转换结构工作为图4所示的电路结构。因为在电平转换中第三高压PMOS管MP3为常开，只由第十三低压NMOS管MN13决定输出驱动模块103的工作状态，可以提升电路的响应速度。开启阈值为第十三低压NMOS管MN13的开启阈值，则可以降低输入控制信号的电压范围，提升电平转换电路的适用范围。
当以输出电源电压VDD_HV为电源，第一反相器INV1的输出端为低电平时，电平转换电路为高压域工作状态；此时第二齐纳二极管D2被击穿工作在稳压状态，且第五高压NMOS管MN5的源极电压被抬升至可以使第一反相器INV1的输出端翻转；第一高压NMOS管MN1、第四高压NMOS管MN4不导通，第二高压NMOS管MN2和第三高压NMOS管MN3工作于导通工作；输出驱动模块103中第三高压PMOS管MP3的栅源电压与经过第三高压PMOS管MP3的电流有关，栅源压差最大值被第三齐纳二极管D3钳位以防止被高压击穿，第八高压NMOS管MN8可将高压隔离，第十三低压NMOS管MN13可采用低压NMOS管，其有更低的开启电压和响应速度。由第十三低压NMOS管MN13的栅极电压变化控制输出电路的导通与关断可降低输入信号VIN的翻转点，使输入信号有更宽的适应范围。简化后的高压域电平转换结构工作为图5的电路结构。
通过对输出转换电压VDD_HV的电压范围不同选择不同的电平转换结构，在电路工作时都具有最合适的电路响应速度与电路功耗，解决了高低压无法兼容的问题；输出级的转换由第十三低压NMOS管MN13单管控制，具有高速响应速度和固定翻转阈值，当输入电平为时钟振荡器需要输入有快速反应能力与驱动能力时，本发明可以快速响应时钟信号。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (7)

1.一种宽电压域电平转换电路，其特征在于，包括电压控制模块、电平转换锁存模块和输出驱动模块；所述电压控制模块的输出端一方面通过第一反相器连接所述电平转换锁存模块的输入端，所述电压控制模块的输出端另一方面也依次通过第一反相器和第二反相器连接所述电平转换锁存模块的输入端；所述电平转换锁存模块和所述输出驱动模块共同连接低电平控制信号VIN；
所述电压控制模块根据输出结构的电源电压VDD_HV是否会使第一反相器的输出信号发生翻转，控制所述电平转换锁存模块中部分器件的工作状态，形成不同的工作状态；
所述电平转换锁存模块是低压域电平转换电路和高压域电平转换电路的复用，根据所述电压控制模块的输出信号选择低压域电平转换或高压域电平转换，快速将低压控制信号转换为目标电压域的输出控制信号；其中低压域电平转换电路用于低压情况下所述第一反相器的输出端为高时的电源域转换；高压域电平转换电路用于高压情况下所述第一反相器的输出端为低时的电压域转换；
所述输出驱动模块将输出结构的电源电压转换为输出信号的电压给后端电路提供负载电流。
2.如权利要求1所述的宽电压域电平转换电路，其特征在于，所述电压控制模块包括第二齐纳二极管、第五高压NMOS管和第十低压NMOS管；
所述第二齐纳二极管的阴极接输出的电源电压VDD_HV，阳极接所述第五高压NMOS管的漏极，所述第五高压NMOS管的源极与所述第十低压NMOS管的漏极相连的公共端作为所述第一反相器的输入端，所述第十低压NMOS管的源极接地，所述第一反相器的输出端与所述第二反相器的输入端相连；
所述电压控制模块根据输出电源电压使所述第一反相器有输出端为低和输出端为高两种结果；输出端为低是GND，输出端为高是第一反相器的低压电源电压VCC_LV。
3.如权利要求2所述的宽电压域电平转换电路，其特征在于，所述电平转换锁存模块为低压域电平转换与高压域电平转换的复用结构，当所述第一反相器的输出端为高时，所述电平转换锁存模块为低压域电平转换；当所述第一反相器的输出端为低时，所述电平转换锁存模块为高压域电平转换。
4.如权利要求3所述的宽电压域电平转换电路，其特征在于，所述电平转换锁存模块为低压域电平转换时，所述电平转换锁存模块包括第一齐纳二极管、第三齐纳二极管、第一高压NMOS管、第四高压NMOS管、第六低压NMOS管、第七低压NMOS管和第三反相器；
所述第一齐纳二极管的阴极接输出端的电源电压VDD_HV，阳极接所述第一高压NMOS管的漏极；所述第一高压NMOS管的源极与所述第六低压NMOS管的漏极相连，所述第六低压NMOS管的源极接地；所述第三齐纳二极管的阴极接输出端的电源电压VDD_HV，阳极接所述第四高压NMOS管的漏极；所述第四高压NMOS管的源极与所述第七低压NMOS管的漏极相连，所述第七低压NMOS管的源极接地。
5.如权利要求3所述的宽电压域电平转换电路，其特征在于，所述电平转换锁存模块为高压域电平转换时，所述电平转换锁存模块包括第一齐纳二极管、第三齐纳二极管、第四齐纳二极管、第一高压PMOS管、第二高压PMOS管、第四高压PMOS管、第五高压PMOS管、第二高压NMOS管、第三高压NMOS管、第六低压NMOS管、第七低压NMOS管和第三反相器；
所述第一齐纳二极管的阴极接输出端的电源电压VDD_HV，阳极接所述第四高压PMOS管的源极；所述第四高压PMOS管的漏极与所述第二高压NMOS管的漏极相连，所述第二高压NMOS管的源极与所述第六低压NMOS管的漏极相连，所述第六低压NMOS管的源极接地；
所述第三齐纳二极管的阴极接输出端的电源电压VDD_HV，阳极接所述第五高压PMOS管的源极；所述第五高压PMOS管的漏极与所述第三高压NMOS管的漏极相连，所述第三高压NMOS管的源极与所述第七低压NMOS管的漏极相连，所述第七低压NMOS管的源极接地；
所述第一高压PMOS管的源极与输出端电源VDD_HV相连，所述第一高压PMOS管的漏极同时相连于所述第四高压PMOS管的漏极与所述第二高压NMOS管的漏极，所述第一高压PMOS管的栅极同时相连于所述第三齐纳二极管的阳极与所述第五高压PMOS管的源极；
所述第二高压PMOS管的源极与输出端电源VDD_HV相连，所述第二高压PMOS管的漏极同时相连于所述第五高压PMOS管的漏极与所述第三高压NMOS管的漏极，所述第二高压PMOS管的栅极同时相连于所述第一齐纳二极管的阳极与所述第四高压PMOS管的源极。
6.如权利要求4或5所述的宽电压域电平转换电路，其特征在于，所述输出驱动模块包括第三高压PMOS管、第八高压NMOS管和第十三低压NMOS管；
所述第三高压PMOS管的源极接输出端的电源电压VDD_HV，所述第三高压PMOS管的漏极与所述第八高压NMOS管的漏极相连，所述第八高压NMOS管的源极与所述第十三高压NMOS管的漏极相连，所述第十三高压NMOS管的源极与地相连。
7.如权利要求6所述的宽电压域电平转换电路，其特征在于，所述低电平控制信号VIN与所述第三反相器的输入端、第六低压NMOS管的栅极、第十三低压NMOS管的栅极相连，所述第三反相器的输出端与所述第七低压NMOS管的栅极相连，所述第三高压PMOS管的漏极与所述第八高压NMOS管的漏极公共端连接于输出端；
所述第一反相器的输出端同时连接于所述第一高压NMOS管的栅极与所述第四高压NMOS管的栅极，所述第二反相器的输出端同时连接于所述第二高压NMOS管的栅极与所述第三高压NMOS管的栅极；所述第五高压NMOS管的栅极、所述第八高压NMOS管的栅极连接于低压电源VCC_LV。
CN202311720867.XA 2023-12-14 2023-12-14 一种宽电压域电平转换电路 Pending CN117713795A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311720867.XA CN117713795A (zh) 2023-12-14 2023-12-14 一种宽电压域电平转换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311720867.XA CN117713795A (zh) 2023-12-14 2023-12-14 一种宽电压域电平转换电路

Publications (1)

Publication Number Publication Date
CN117713795A true CN117713795A (zh) 2024-03-15

Family

ID=90145652

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311720867.XA Pending CN117713795A (zh) 2023-12-14 2023-12-14 一种宽电压域电平转换电路

Country Status (1)

Country Link
CN (1) CN117713795A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118646404A (zh) * 2024-08-16 2024-09-13 牛芯半导体(深圳)有限公司 一种电平转换器及数字逻辑电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118646404A (zh) * 2024-08-16 2024-09-13 牛芯半导体(深圳)有限公司 一种电平转换器及数字逻辑电路

Similar Documents

Publication Publication Date Title
KR100744861B1 (ko) 전압 레벨 시프터 회로 및 전압 레벨 시프트 방법
US6768368B2 (en) Level shifter circuit and semiconductor device including the same
KR100574488B1 (ko) 레벨 쉬프터
KR20010049227A (ko) 레벨조정회로 및 이를 포함하는 데이터 출력회로
JP4870391B2 (ja) レベルシフタ及びレベルシフティング方法
US20060226873A1 (en) Level shifter translator
JP2003528489A (ja) ゲート酸化物保護機能付き高速高電圧レベルシフタ
JPH11274912A (ja) レベルシフト回路
US6670841B2 (en) Level shifting circuit
CN117713795A (zh) 一种宽电压域电平转换电路
US6819159B1 (en) Level shifter circuit
US20080054982A1 (en) Low power level shifter and method thereof
CN115276626A (zh) 具有栅极电压钳位保护功能的pmos驱动电路及使能平移电路
US7999573B2 (en) Low-voltage-to-high-voltage level converter for digital signals and related integrated circuit, system, and method
US6580291B1 (en) High voltage output buffer using low voltage transistors
KR20040002722A (ko) 레벨 시프터, 반도체 집적 회로 및 정보 처리 시스템
US10644691B2 (en) Semiconductor integrated circuit
KR100266628B1 (ko) 입력버퍼 회로
US20050275432A1 (en) High voltage tolerant off chip driver circuit
US5057713A (en) Bipolar MOS logic circuit and semiconductor integrated circuit
US7199638B2 (en) High speed voltage level translator
JP4724575B2 (ja) レベル変換回路
KR100647418B1 (ko) 분리 소자로 사용 가능한 레벨 변환기 출력 버퍼 회로
CN115694472A (zh) 电平转换电路、芯片及电子设备
CN115603727A (zh) 半导体器件和减轻其输入和输出信号之间的延迟的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination