CN115694472A - 电平转换电路、芯片及电子设备 - Google Patents
电平转换电路、芯片及电子设备 Download PDFInfo
- Publication number
- CN115694472A CN115694472A CN202211356983.3A CN202211356983A CN115694472A CN 115694472 A CN115694472 A CN 115694472A CN 202211356983 A CN202211356983 A CN 202211356983A CN 115694472 A CN115694472 A CN 115694472A
- Authority
- CN
- China
- Prior art keywords
- tube
- pull
- level
- transistor
- isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
本发明实施例公开了一种电平转换电路、芯片及电子设备,所述电平转换电路包括:电平输入模块、电平输出模块、第一开关模块、第二开关模块、隔离模块、第一上拉管以及第二上拉模块,通过本申请电平转换电路的电路连接,能够在电平输入模块接入地信号时,控制电平输出模块输出地信号;在电平输入模块接入低压电平信号时,控制电平输出模块用于输出高压电平信号;本申请通过少量的晶体管实现了高压电平信号的转换,在有效提升电平转换效率的同时,保护了电平转换电路的工作稳定性,降低了芯片的生产成本。
Description
技术领域
本发明涉及电子电路技术领域,尤其涉及一种电平转换电路、芯片及电子设备。
背景技术
在同一块芯片中经常出现不同电平的工作电压,经常需要对不同电平之间的信号进行传输,其中,高压电平转换电路就是将输入的低压控制信号转换为高压控制信号输出。然后,在进行高压电平转换时,若输入信号的低压电平和输出信号的高压电平相差太大,转换过程中就需要加入更多的高击穿电压管进行降压。加入较多高击穿电压管会造成驱动管驱动能力大幅下降,甚至出现低压控制信号无法正常传输的现象,进而造成整个的电平转换电路都无法正常工作。
发明内容
为了解决上述技术问题,本申请实施例提供了一种电平转换电路、芯片及电子设备,具体方案如下:
第一方面,本申请实施例提供了一种电平转换电路,包括:电平输入模块、第一开关模块,第二开关模块、隔离模块和电平输出模块;
所述电平输入模块包括电平输入接口和第一反相器,所述第一反相器的输入端连接电平输入接口;
所述第一开关模块MN2的一端连接所述电平输入接口,所述第二开关模块MN3的一端连接所述第一反相器的输出端;
所述第一开关模块和所述第二开关模块通过所述隔离模块连接所述电平输出模块;
所述电平输出模块包括电平输出接口、第二反相器和第一上拉管和第二上拉模块;
所述第一上拉管的一端和所述第二上拉模块的一端连接所述电平输出接口,所述第二反相器的输入端连接所述电平输出接口,所述第二反相器的输出端输出反馈信号以控制所述第一上拉管的通断;
所述电平输入接口接入地信号时,所述第一开关模块关断,所述第二开关模块导通,所述电平输出接口输出地信号;所述电平输入接口接入低压电平信号时,所述第一开关模块导通,所述第二开关模块关断,所述电平输出接口输出高压电平信号。
根据本申请实施例的一种具体实施方式,所述第一反相器包括第一P型晶体管和第一N型晶体管;
所述第一P型晶体管和所述第一N型晶体管的控制极连接所述电平输入接口,所述第一P型晶体管的源极用于接入所述低压电平信号,所述第一N型晶体管的源极接地,所述第一P型晶体管和所述第一N型晶体管的漏极作为所述第一反相器的输出端,连接所述第二开关子模块的控制极。
根据本申请实施例的一种具体实施方式,所述第一开关模块为第一开关管,所述第二开关子模块为第二开关管;
所述第一开关管、所述第二开关管、所述第一P型晶体管和所述第一N型晶体管均为低击穿电压晶体管。
根据本申请实施例的一种具体实施方式,所述第二反相器包括第二P型晶体管和第二N型晶体管;
所述第二上拉模块包括第二上拉管和第三上拉管,其中,所述第二上拉管和所述第三上拉管的源极均用于接入所述高压电平信号,所述第二上拉管的漏极连接所述电平输出接口,所述第二上拉管的控制极、所述第三上拉管的控制极以及所述第三上拉管的漏极均连接所述隔离模块;
所述隔离模块包括第一隔离管、第二隔离管、第三隔离管和第四隔离管,其中,所述第一隔离管和所述第二隔离管的控制极用于接入低压电平信号,所述第三隔离管的控制极连接所述第一反相器的输出端,所述第四隔离管的控制极用于接入高压电平信号,所述第一开关管通过所述第一隔离管和所述第三隔离管连接所述第三上拉管的漏极,所述第二开关管通过所述第二隔离管和所述第四隔离管连接所述电平输出接口;
所述第二P型晶体管和所述第二N型晶体管的控制极作为所述第二反相器的输入端连接所述电平输出接口,所述第二P型晶体管的源极用于接入所述高压电平信号,所述第二N型晶体管的源极接地,所述第二P型晶体管的漏极和所述第二N型晶体管的漏极作为所述第二反相器的输出端连接所述第三隔离管的控制极和所述第三上拉管的控制极。
根据本申请实施例的一种具体实施方式,所述第一隔离管、所述第二隔离管、所述第三隔离管、所述第四隔离管、所述第一上拉管、所述第二上拉管、所述第三上拉管、所述第二P型晶体管和所述第二N型晶体管均为高击穿电压晶体管。
根据本申请实施例的一种具体实施方式,所述第一上拉管为弱上拉晶体管,所述第二上拉管和所述第三上拉管均为强上拉晶体管。
根据本申请实施例的一种具体实施方式,当所述电平输入接口接入地信号时,所述第一反相器输出低压电平信号,所述第一开关管关断,所述第二开关管导通,所述第一上拉管和所述第二上拉管关断,所述第二反相器的输入端接收地信号,所述第二反相器的输出端输出高压电平信号,所述第三上拉管的状态由导通状态转换为关闭状态,所述第三隔离管导通,所述电平输出接口用于输出地信号。
根据本申请实施例的一种具体实施方式,当所述电平输入接口接入低压电平信号时,所述第一反相器输出地信号,所述第一开关管导通,所述第二开关管关断,所述第一上拉管和所述第二上拉管关闭,所述第一上拉管和所述第二上拉管的状态由导通状态转换为关闭状态,所述第二反相器的输入端接收高压电平信号,所述第二反相器的输出端输出地信号,所述第三隔离管关断,所述第三上拉管导通,所述电平输出接口用于输出高压电平信号。
第二方面,本申请实施例提供了一种芯片,所述芯片包括前述第一方面及第一方面任一实施方式所述的电平转换电路。
第三方面,本申请实施例提供了一种电子设备,所述电子设备包括前述第二方面所述的芯片。
本申请实施例提供了一种电平转换电路、芯片及电子设备,所述电平转换电路包括:电平输入模块、电平输出模块、第一开关模块、第二开关模块、隔离模块、第一上拉管以及第二上拉模块,通过本申请电平转换电路的电路连接,能够在电平输入模块接入地信号时,控制电平输出模块输出地信号;在电平输入模块接入低压电平信号时,控制电平输出模块用于输出高压电平信号;本申请通过少量的晶体管实现了高压电平信号的转换,在有效提升电平转换效率的同时,保护了电平转换电路的工作稳定性,降低了芯片的生产成本。
附图说明
为了更清楚地说明本发明的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对本发明保护范围的限定。在各个附图中,类似的构成部分采用类似的编号。
图1示出了本申请实施例提供的一种电平转换电路的电路连接示意图。
具体实施方式
下面将结合本发明实施例中附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。
通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
在下文中,可在本发明的各种实施例中使用的术语“包括”、“具有”及其同源词仅意在表示特定特征、数字、步骤、操作、元件、组件或前述项的组合,并且不应被理解为首先排除一个或更多个其它特征、数字、步骤、操作、元件、组件或前述项的组合的存在或增加一个或更多个特征、数字、步骤、操作、元件、组件或前述项的组合的可能性。
此外,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
除非另有限定,否则在这里使用的所有术语(包括技术术语和科学术语)具有与本发明的各种实施例所属领域普通技术人员通常理解的含义相同的含义。所述术语(诸如在一般使用的词典中限定的术语)将被解释为具有与在相关技术领域中的语境含义相同的含义并且将不被解释为具有理想化的含义或过于正式的含义,除非在本发明的各种实施例中被清楚地限定。
参考图1,为本申请实施例提供的一种电平转换电路的电路连接示意图,本申请实施例提供的电平转换电路,如图1所示,所述电平转换电路包括:电平输入模块、第一开关模块,第二开关模块、隔离模块和电平输出模块;
所述电平输入模块包括电平输入接口IN和第一反相器,所述第一反相器的输入端连接电平输入接口IN;
所述第一开关模块的一端连接所述电平输入接口IN,所述第二开关模块的一端连接所述第一反相器的输出端;
所述第一开关模块和所述第二开关模块通过所述隔离模块连接所述电平输出模块;
所述电平输出模块包括电平输出接口OUT、第二反相器和第一上拉管MP5和第二上拉模块MP3;
所述第一上拉管MP5的一端和所述第二上拉模块MP3的一端连接所述电平输出接口OUT,所述第二反相器的输入端连接所述电平输出接口OUT,所述第二反相器的输出端输出反馈信号以控制所述第一上拉管MP5的通断;
所述电平输入接口IN接入地信号VSS时,所述第一开关模块关断,所述第二开关模块导通,所述电平输出接口OUT输出地信号VSS;所述电平输入接口IN接入低压电平信号VDDL时,所述第一开关模块导通,所述第二开关模块关断,所述电平输出接口OUT输出高压电平信号VDDH。
具体的,本实施例中的所述电压转换电路可以应用在任意一种需要将低压电平信号转换为高压电平信号的芯片中。
在具体实施例中,芯片的电路中往往具有多种需要不同规格电源进行驱动的电子元件,或者芯片电路中的电子元件在不同时刻需要接入的驱动电压也不相同,此时,可以使用本实施例提出的电压转换电路,通过电平输入接口IN连接的低压电源提供的低压电平信号,驱动需要高压电平信号的电子元件。
具体地,所述电平输入接口IN可以用于连接一种能够提供低压电平信号的电源,例如提供1.5V以下电压信号的电源或提供0.8V以下电压信号的电源。
本实施例不对所述电平输入接口IN连接的电源规格进行具体限定,所述电平输入接口IN也可以连接其它电子元件,该电子元件的供电电压为低压电平信号。
所述电平输出接口OUT可以用于连接一种需要高压电平信号进行驱动的电子元件,例如需要2V以上电压信号驱动的电子元件或需要4.95V以上电压信号驱动的电子元件。
本实施例中所述电平输出接口OUT连接的电子元件可以根据实际应用场景的需求进行自适应设置。
具体的,如图1所示,本实施例中的第一开关模块可以为第一开关管MN2,第二开关模块可以为第二开关管MN3,其中,所述第一开关管MN2的控制极连接所述电平输入接口IN,所述第二开关管MN3的控制极连接所述第一反相器的输出端。
所述第一开关管MN2和所述第二开关管MN3的源极均接地,当所述第一开关管MN2或所述第二开关管MN3任一开关管导通时,均会将开关管所在电路的电压拉到地信号。所述第一开关模块和所述第二开关模块也可以根据实际应用场景替换为与所述第一开关管MN2和所述第二开关管MN3具有相同功能的开关器件,此处不作限定。
本实施例中的第一反相器为低电平工作电压反相器,第二反相器为高电平工作电压反相器。
当所述第一反相器的输入端为地信号VSS时,所述第一反相器的输出端为低压电平信号VDDL;当所述第一反相器的输入端为低压电平信号VDDL时,所述第一反相器的输出端为地信号VSS。
当所述第二反相器的输入端为地信号VSS时,所述第二反相器的输出端为高压电平信号VDDH;当所述第二反相器的输入端为高压电平信号VDDH时,所述第二反相器的输出端为地信号VSS。
更具体地,所述第一反相器的结构可以如图1所示,所述第一反相器包括第一P型晶体管MP1和第一N型晶体管MN1;
所述第一P型晶体管MP1和所述第一N型晶体管MN1的控制极连接所述电平输入接口IN,所述第一P型晶体管MP1的源极用于接入所述低压电平信号VDDL,所述第一N型晶体管MN1的源极接地,所述第一P型晶体管MP1和所述第一N型晶体管MN1的漏极作为所述第一反相器的输出端,连接所述第二开关管MN3的控制极。
在具体实施例中,当所述电平输入接口IN接收地信号VSS时,所述第一P型晶体管MP1导通,所述第一N型晶体管MN1关断,此时,所述第一反相器的输出端INB输出的信号为第一P型晶体管MP1源极的低压电平信号VDDL。
当所述电平输入接口IN接收低压电平信号VDDL时,所述第一P型晶体管MP1关断,所述第一N型晶体管MN1导通,此时,所述第一反相器的输出端INB输出的信号为第一N型晶体管MN1源极的地信号VSS。
在实际控制过程中,第一开关管MN2的栅极连接所述电平输入接口IN,所述第一开关管MN2的通断由所述电平输入接口IN处的电压信号决定。当所述电平输入接口IN处的电压为地信号VSS时,所述第一开关管MN2关断;当所述电平输入接口IN处的电压为低压电平信号VDDL时,所述第一开关管MN2导通。
第二开关管MN3的栅极连接所述第一反相器的输出端INB,所述第二开关管MN3的通断由所述输出端INB处的电压信号决定。当所述输出端INB处的电压为地信号VSS时,所述第二开关管MN3关断;当所述输出端INB处的电压为低压电平信号VDDL时,所述第二开关管MN3导通。
进一步的,所述第一开关管MN2、所述第二开关管MN3、所述第一P型晶体管MP1和所述第一N型晶体管MP2均为低击穿电压晶体管。
在具体实施例中,靠近所述电平信号输入端IN处的晶体管均可以选用低击穿电压的晶体管器件,从而减少电平转换电路中高击穿电压晶体管器件的数量,以提升电平转换电路中低压控制信号的传输稳定性。
具体地,本实施例中的第二反相器可以如图1所示,所述第二反相器包括第二P型晶体管MP4和所述第二N型晶体管MN8;
所述第二P型晶体管MP4和所述第二N型晶体管MN8的控制极作为所述第二反相器的输入端连接所述电平输出接口OUT,所述第二P型晶体管MP4的源极用于接入所述高压电平信号VDDH,所述第二N型晶体管MN8的源极接地,所述第二P型晶体管MP4的漏极和所述第二N型晶体管MN8的漏极作为所述第二反相器的输出端连接所述电平信号输出接口OUT。
在具体实施例中,当所述第二反相器的输入端为地信号VSS时,所述第二P型晶体管MP4导通,所述第二N型晶体管MN8关断,所述第二反相器的输出端OUTB输出的电压信号为所述第二P型晶体管MP4的源极的高压电平信号VDDH。
当所述第二反相器的输入端为高压电平信号VDDH时,所述第二P型晶体管MP4关断,所述第二N型晶体管MN8导通,所述第二反相器的输出端OUTB输出的电压信号为所述第二N型晶体管MN8的源极的地信号VSS。
在实际应用过程中,所述第一反相器和所述第二反相器均可以使用符合电压转换需求的反相器进行替换,此处不作具体限定。
根据本申请实施例的一种具体实施方式,所述第二上拉模块包括第二上拉管MP3和第三上拉管MP2,其中,所述第二上拉管MP3和所述第三上拉管MP2的源极均用于接入所述高压电平信号VDDH,所述第二上拉管MP3的漏极连接所述电平输出接口OUT,所述第二上拉管MP3的控制极、所述第三上拉管MP2的控制极以及所述第三上拉管MP2的漏极均连接所述隔离模块;
所述隔离模块包括第一隔离管MN4、第二隔离管MN5、第三隔离管MN6和第四隔离管MN7,其中,所述第一隔离管MN4和所述第二隔离管MN5的控制极用于接入低压电平信号,所述第三隔离管MN6的控制极连接所述第一反相器的输出端,所述第四隔离管MN7的控制极用于接入高压电平信号VDDH,所述第一开关管MN2通过所述第一隔离管MN4和所述第三隔离管MN6连接所述第三上拉管MP2的漏极,所述第二开关管MN3通过所述第二隔离管MN5和所述第四隔离管MN7连接所述电平输出接口OUT;
所述第一隔离管MN4、所述第二隔离管MN5、所述第三隔离管MN6、所述第四隔离管MN7、所述第三上拉管MP2、所述第二上拉管MP3、所述第一上拉管MP5、所述第二P型晶体管MP4和所述第二N型晶体管MN8均为高击穿电压晶体管。
在具体实施例中,所述第一隔离管MN4、所述第二隔离管MN5构成一级高电平降压隔离管,所述第三隔离管MN6和所述第四隔离管MN7构成二级高电平降压隔离管,均用于隔离高电平信号VDDH和低电平信号VDDL。
且所述第三上拉管MP2、所述第二上拉管MP3、所述第一上拉管MP5以及所述第二P型晶体管MP4的源极,均用于接入高电平信号VDDH,因此,上述晶体管元件均需要采用高击穿电压晶体管,以防止电平转换电路中的晶体管被高电平信号击穿。
另外,所述第三上拉管MP2和所述第二上拉管MP3均为强上拉晶体管,所述第一上拉管MP5为弱上拉晶体管。
在具体应用过程中,当所述电平输出接口OUT输出高压电平信号时,均通过所述第一上拉管MP5来持续上拉OUT处的电压信号,因此,第三上拉管采用弱上拉晶体管,以减少对上拉驱动晶体管的损耗。
根据本申请实施例的一种具体实施方式,当所述电平输入接口IN接入地信号VSS时,所述第一反相器输出低压电平信号VDDL,所述第一开关管MN2关断,所述第二开关管MN3导通,所述第三上拉管MP2和所述第二上拉管MP3关断,所述第二反相器的输入端接收地信号VSS,所述第二反相器的输出端输出高压电平信号VDDH,所述第一上拉管MP5的状态由导通状态转换为关闭状态,所述电平输出接口OUT用于输出地信号VSS。
在具体实施例中,当电平输入接口IN处的输入信号为地信号VSS时,所述第一反相器的输出端INB处的输出信号为低电平信号VDDL,此时,第一开关管MN2关断,所述第二开关管MN3导通,第一开关管MN2、第一隔离管MN4、第三隔离管MN6和第三上拉管MP2构成的级联路径中没有电流流通。
此时,第三上拉管MP2和第二上拉管MP3的栅极被第一上拉管源极的高电平信号VDDH拉到高电平工作电压状态,所述第三上拉管MP2和所述第二上拉管MP3随之关闭。
此时,第一上拉管MP5的状态可能是开启状态,当第二开关管MN3、第二隔离管MN5和第四隔离管MN7形成的级联通路将电平信号输出接口OUT处的电压拉到地信号VSS时,所述第二反相器的输出端OUTB的输出信号变为高电平信号VDDH,控制所述第一上拉管MP5关断,所述第三隔离管MN6开启,以使所述电平输出接口OUT处的信号持续为地信号VSS。
根据本申请实施例的一种具体实施方式,当所述电平输入接口IN接入低压电平信号VDDL时,所述第一反相器输出地信号VSS,所述第一开关管MN2导通,所述第二开关管MN3关断,所述第三上拉管MP2和所述第二上拉管MP3关闭,所述第三上拉管MP2和所述第二上拉管MP3的状态由导通状态转换为关闭状态,所述第二反相器的输入端接收高压电平信号VDDH,所述第二反相器的输出端输出地信号VSS,所述第一上拉管MP5导通,所述电平输出接口用于输出高压电平信号VDDH。
在具体实施例中,当所述电平输入接口IN接入低压电平信号VDDL时,所述第一反相器的输出端INB处的输出信号为地信号VSS,此时,第一开关管MN2导通,所述第二开关管MN3关断,第一开关管MN2、第一隔离管MN4、第三隔离管MN6和第三上拉管MP2构成的级联路径中有电流流通,使得第三上拉管MP3导通,将所述电平输出接口OUT处的电压上拉到高压电平信号VDDH。
此时,所述第二反相器接收的电压信号为高压电平信号VDDH,所述第二反相器的输出端OUTB处的电压信号为地信号VSS,从而控制所述第一上拉管MP5开启,第三隔离管MN6关断。
此时,第一开关管MN2、第一隔离管MN4、第三隔离管MN6和第三上拉管MP2构成的级联路径被地三隔离管MN6关断,电流截止,使得第三上拉管MP2和第二上拉管MP3的栅极处的电压被上拉为高电平信号VDDH,从而关断所述第三上拉管MP2和所述第二上拉管MP3。
此时,由第一上拉管MP5保持电平输出接口OUT处的电压信号为高电平信号VDDH。
本实施例提出的电平转换电路,基于少量的高击穿电压晶体管元件,实现了低压电平信号向高压电平信号的转换。且由于第一隔离管和第二隔离管形成的一级高压电平信号隔离器,以及第三隔离管和第四隔离管形成的二级高压电平信号隔离器,能够有效保护电平转换电路中的低击穿电压晶体管元件的安全,有效提升了本实施例电平转换电路的转换稳定性和安全性。
另外,本申请实施例还提供了一种芯片,所述芯片包括前述实施例中的电平转换电路。
本实施例中的芯片包括需要低压电平信号进行驱动的电子元件和需要高压电平信号进行驱动的电子元件。
且所述需要低压电平信号进行驱动的电子元件以及需要高压电平信号进行驱动的电子元件可以为同一电子元件。
本申请实施例还提供了一种电子设备,所述电子设备包括前述实施例中的电平转换电路。
综上所述,本申请实施例提供了一种电平转换电路、芯片及电子设备,本实施例提出的电平转换电路通过少量的高击穿电压晶体管和低击穿电压晶体管即实现了低压电平信号和高压电平信号之间的转换,在保证电平转换电路的电平转换效率的同时,有效降低了电平转换电路的制作成本,从而减少对应的芯片的制作成本,提高了生产效率。另外,上述实施例中提到的芯片及电子设备的具体实施过程,可以参见上述电路实施例的具体实施过程,在此不再一一赘述。
另外,在本发明各个实施例中的各功能模块或单元可以集成在一起形成一个独立的部分,也可以是各个模块单独存在,也可以两个或更多个模块集成形成一个独立的部分。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种电平转换电路,其特征在于,包括:电平输入模块、第一开关模块,第二开关模块、隔离模块和电平输出模块;
所述电平输入模块包括电平输入接口和第一反相器,所述第一反相器的输入端连接电平输入接口;
所述第一开关模块的一端连接所述电平输入接口,所述第二开关模块的一端连接所述第一反相器的输出端;
所述第一开关模块和所述第二开关模块通过所述隔离模块连接所述电平输出模块;
所述电平输出模块包括电平输出接口、第二反相器和第一上拉管和第二上拉模块;
所述第一上拉管的一端和所述第二上拉模块的一端连接所述电平输出接口,所述第二反相器的输入端连接所述电平输出接口,所述第二反相器的输出端输出反馈信号以控制所述第一上拉管的通断;
所述电平输入接口接入地信号时,所述第一开关模块关断,所述第二开关模块导通,所述电平输出接口输出地信号;所述电平输入接口接入低压电平信号时,所述第一开关模块导通,所述第二开关模块关断,所述电平输出接口输出高压电平信号。
2.根据权利要求1所述的电平转换电路,其特征在于,所述第一反相器包括第一P型晶体管和第一N型晶体管;
所述第一P型晶体管和所述第一N型晶体管的控制极连接所述电平输入接口,所述第一P型晶体管的源极用于接入所述低压电平信号,所述第一N型晶体管的源极接地,所述第一P型晶体管和所述第一N型晶体管的漏极作为所述第一反相器的输出端,连接所述第二开关子模块的控制极。
3.根据权利要求2所述的电平转换电路,其特征在于,所述第一开关模块为第一开关管,所述第二开关模块为第二开关管;
所述第一开关管、所述第二开关管、所述第一P型晶体管和所述第一N型晶体管均为低击穿电压晶体管。
4.根据权利要求3所述的电平转换电路,其特征在于,所述第二反相器包括第二P型晶体管和第二N型晶体管;
所述第二上拉模块包括第二上拉管和第三上拉管,其中,所述第二上拉管和所述第三上拉管的源极均用于接入所述高压电平信号,所述第二上拉管的漏极连接所述电平输出接口,所述第二上拉管的控制极、所述第三上拉管的控制极以及所述第三上拉管的漏极均连接所述隔离模块;
所述隔离模块包括第一隔离管、第二隔离管、第三隔离管和第四隔离管,其中,所述第一隔离管和所述第二隔离管的控制极用于接入低压电平信号,所述第三隔离管的控制极连接所述第一反相器的输出端,所述第四隔离管的控制极用于接入高压电平信号,所述第一开关管通过所述第一隔离管和所述第三隔离管连接所述第三上拉管的漏极,所述第二开关管通过所述第二隔离管和所述第四隔离管连接所述电平输出接口;
所述第二P型晶体管和所述第二N型晶体管的控制极作为所述第二反相器的输入端连接所述电平输出接口,所述第二P型晶体管的源极用于接入所述高压电平信号,所述第二N型晶体管的源极接地,所述第二P型晶体管的漏极和所述第二N型晶体管的漏极作为所述第二反相器的输出端连接所述第三隔离管的控制极和所述第三上拉管的控制极。
5.根据权利要求4所述的电平转换电路,其特征在于,所述第一隔离管、所述第二隔离管、所述第三隔离管、所述第四隔离管、所述第一上拉管、所述第二上拉管、所述第三上拉管、所述第二P型晶体管和所述第二N型晶体管均为高击穿电压晶体管。
6.根据权利要求5所述的电平转换电路,其特征在于,所述第一上拉管为弱上拉晶体管,所述第二上拉管和所述第三上拉管均为强上拉晶体管。
7.根据权利要求6所述的电平转换电路,其特征在于,当所述电平输入接口接入地信号时,所述第一反相器输出低压电平信号,所述第一开关管关断,所述第二开关管导通,所述第一上拉管和所述第二上拉管关断,所述第二反相器的输入端接收地信号,所述第二反相器的输出端输出高压电平信号,所述第三上拉管的状态由导通状态转换为关闭状态,所述第三隔离管导通,所述电平输出接口用于输出地信号。
8.根据权利要求6所述的电平转换电路,其特征在于,当所述电平输入接口接入低压电平信号时,所述第一反相器输出地信号,所述第一开关管导通,所述第二开关管关断,所述第一上拉管和所述第二上拉管关闭,所述第一上拉管和所述第二上拉管的状态由导通状态转换为关闭状态,所述第二反相器的输入端接收高压电平信号,所述第二反相器的输出端输出地信号,所述第三隔离管关断,所述第三上拉管导通,所述电平输出接口用于输出高压电平信号。
9.一种芯片,其特征在于,所述芯片包括权利要求1-8任一项所述的电平转换电路。
10.一种电子设备,其特征在于,所述电子设备包括权利要求9所述的芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211356983.3A CN115694472A (zh) | 2022-11-01 | 2022-11-01 | 电平转换电路、芯片及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211356983.3A CN115694472A (zh) | 2022-11-01 | 2022-11-01 | 电平转换电路、芯片及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115694472A true CN115694472A (zh) | 2023-02-03 |
Family
ID=85048960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211356983.3A Pending CN115694472A (zh) | 2022-11-01 | 2022-11-01 | 电平转换电路、芯片及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115694472A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117254682A (zh) * | 2023-11-20 | 2023-12-19 | 成都芯翼科技有限公司 | 一种抗干扰电压转换电路 |
-
2022
- 2022-11-01 CN CN202211356983.3A patent/CN115694472A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117254682A (zh) * | 2023-11-20 | 2023-12-19 | 成都芯翼科技有限公司 | 一种抗干扰电压转换电路 |
CN117254682B (zh) * | 2023-11-20 | 2024-03-12 | 成都芯翼科技有限公司 | 一种抗干扰电压转换电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106899288B (zh) | 电平转换电路 | |
US7511555B2 (en) | Level conversion circuit and input-output device using same | |
US20080054982A1 (en) | Low power level shifter and method thereof | |
CN111342541B (zh) | 电源切换电路 | |
CN103856205A (zh) | 电平转换电路、用于驱动高压器件的驱动电路以及相应的方法 | |
CN113162601B (zh) | 具有电压容忍力的电平移位器 | |
JP2006033825A (ja) | レベルシフタ及びレベルシフティング方法 | |
KR101712211B1 (ko) | 레벨 쉬프터 | |
CN115694472A (zh) | 电平转换电路、芯片及电子设备 | |
EP2143206B1 (en) | Electronic device with a high voltage tolerant unit | |
KR20040060881A (ko) | 반도체 집적회로장치 | |
CN108336991B (zh) | 电平移位电路 | |
US7358790B2 (en) | High performance level shift circuit with low input voltage | |
JPWO2004077674A1 (ja) | 半導体装置 | |
KR20080077557A (ko) | I/o 회로 | |
US10164615B2 (en) | Level conversion device and method | |
US7061298B2 (en) | High voltage to low voltage level shifter | |
JP4724575B2 (ja) | レベル変換回路 | |
CN110601691B (zh) | 电平移位电路 | |
CN111478693A (zh) | 一种近阈值电平转换器 | |
CN114142834A (zh) | 电平转换锁存器和电平切换器 | |
KR102092964B1 (ko) | 슈트-스루 전류 방지 기능을 갖는 게이트 드라이버 | |
KR20080067039A (ko) | 저전력 소모를 위한 레벨 시프터 회로 | |
US9742407B2 (en) | Circuit and method for shifting voltage level | |
JP2013110584A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |