CN110401490B - 支持mdio通信的电平转换电路、电平转换方法及pam光模块 - Google Patents

Abstract

本发明提供了一种支持MDIO通信的电平转换电路及电平转换方法，包括：MCU与DSP的数据通信接口连接，MCU的GPIO接口与DSP连接；MCU通过控制GPIO接口输出的电平状态控制DSP的工作状态；MCU的数据通信接口与DSP的数据通信接口之间的每根连接线与上拉电阻的一端、下拉电阻的一端连接，上拉电阻和下拉电阻用于在进行MDIO通信时，进行MCU与DSP之间的电平转换。本发明的电平转换电路是通过在MCU的数据通信接口与DSP的数据通信接口之间的每根连接线分别连接上拉电阻和下拉电阻的方式实现的电平转换，在进行MDIO通信时，能够满足DSP的电平需求，成本低，电路结构简单，占用空间小，可靠性好。

Description

支持MDIO通信的电平转换电路、电平转换方法及PAM光模块

技术领域

本发明涉及PAM4光模块的技术领域，尤其是涉及一种支持MDIO通信的电平转换电路及电平转换方法。

背景技术

PAM4是PAM(Pulse Amplitude Modulation，脉冲幅度调制)调制技术的一种。PAM信号是继NRZ(Non-Return-to-Zero，不归零)后的热门信号传输技术，也是多阶调制技术的代表，可以有效提升带宽利用效率，当前已被广泛应用在高速信号互连领域。NRZ信号采用高、低两种信号电平表示数字逻辑信号的1、0，每个时钟周期可以传输1bit的逻辑信息。PAM4 信号采用4个不同的信号电平进行信号传输，每个时钟周期可以传输2bit 的逻辑信息，即00、01、10、11。因此，在同样波特率条件下，PAM4信号比特速率是NRZ信号的2倍，传输效率提高一倍，同时还可有效降低成本。因其高效的传输效率，IEEE(Institute ofElectrical and Electronics Engineers，电气电子工程师协会)以太网标准组802.3已确定在 400GE/200GE/50GE接口中的物理层采用50Gbps/lane(简称50G)PAM4 编码技术。

PAM4光模块中，MDIO采用2线通信，分别是MDC(Management data clock管理数据时钟)，MDIO(Management data input/output for MDIO管理数据输入输出)，MCU和DSP之间进行数据交换，通过MDIO通信接口完成。由于DSP的MDIO通信高电平是1.6V～2.2V，MCU的MDIO通信高电平是1.8V～3.6V，但PAM4光模块普遍采用3.3V典型电压供电，此时 MCU的MDIO通信输出高电平是3.3V，DSP高电平最大承受值为2.2V， MCU直接输出高电平3.3V，容易损坏DSP，造成通信异常，从而损坏光模块。

为了避免MDIO通信异常，现有技术中有专门支持MDIO通信电平直接转换的芯片，但成本贵，还要增加外围电路，对板子空间占用多，不方便PCB布板；另外，虽然有些芯片标记有可以进行电平转换的字样，但在真正进行MDIO通信时，不稳定，风险大。

综上，现有的为实现MDIO通信而设计的电平转换电路存在成本高，结构复杂以及可靠性差的技术问题。

发明内容

本发明的目的在于提供一种支持MDIO通信的电平转换电路及电平转换方法，以缓解现有的为实现MDIO通信而设计的电平转换电路存在成本高，结构复杂以及可靠性差的技术问题。

本发明提供的一种支持MDIO通信的电平转换电路，包括：MCU微控制单元、DSP数字信号处理单元、上拉电阻和下拉电阻；

所述MCU的数据通信接口与所述DSP的数据通信接口连接，所述 MCU的GPIO接口与所述DSP连接；

所述MCU用于通过控制所述GPIO接口输出的电平状态控制所述DSP 的工作状态，其中，若所述电平状态为高电平，则所述DSP处于工作状态；若所述电平状态为低电平，则所述DSP处于非工作状态；

所述MCU的数据通信接口与所述DSP的数据通信接口之间的每根连接线分别与所述上拉电阻的一端、所述下拉电阻的一端连接，所述上拉电阻的另一端与外部电源连接，所述下拉电阻的另一端接地，其中，所述上拉电阻和所述下拉电阻用于在进行MDIO通信时，进行所述MCU与所述 DSP之间的电平转换。

进一步的，所述上拉电阻的阻值和所述下拉电阻的阻值之间的比例在 0.6至0.64之间。

进一步的，所述上拉电阻的数量为多个，所述下拉电阻的数量为多个。

进一步的，所述MCU的数据通信接口包括：第一数据输入输出接口和第一数据时钟接口；

所述DSP的数据通信接口包括：第二数据输入输出接口和第二数据时钟接口；

其中，所述第一数据输入输出接口和所述第二数据输入输出接口连接，所述第一数据时钟接口和所述第二数据时钟接口连接。

进一步的，所述上拉电阻包括：第一上拉电阻和第二上拉电阻；所述下拉电阻包括：第一下拉电阻和第二下拉电阻；

所述第一数据输入输出接口和所述第二数据输入输出接口之间的连接线分别与所述第一上拉电阻的一端、所述第一下拉电阻的一端连接，所述第一上拉电阻的另一端与所述外部电源连接，所述第一下拉电阻的另一端接地；

所述第一数据时钟接口和所述第二数据时钟接口之间的连接线分别与所述第二上拉电阻的一端、所述第二下拉电阻的一端连接，所述第二上拉电阻的另一端与所述外部电源连接，所述第二下拉电阻的另一端接地。

本发明还提供了一种支持MDIO通信的电平转换方法，应用于上述内容中所述的支持MDIO通信的电平转换电路，所述方法包括：

在所述电平转换电路中的MCU与所述电平转换电路中的DSP之间进行数据通信时，将所述MCU配置为高阻态输出，进而通过所述电平转换电路中的上拉电阻和下拉电阻使得所述MCU与所述DSP实现电平转换，以满足所述DSP的电平需求。

进一步的，在所述电平转换电路中的MCU与所述电平转换电路中的 DSP之间进行数据通信时，将所述MCU配置为高阻态输出包括：

当所述电平转换电路中的MCU向所述电平转换电路中的DSP发送数据时，所述MCU将其第一数据输入输出接口配置为输出模式，并把所述 MCU的第一数据输入输出接口和第一数据时钟接口配置为高阻态输出，进而通过所述电平转换电路中的上拉电阻和下拉电阻使得所述MCU的第一数据输入输出接口和第一数据时钟接口的输出电压满足所述DSP的电平需求；

当所述电平转换电路中的MCU从所述电平转换电路中的DSP中读取数据时，所述MCU将其第一数据输入输出接口配置为输入模式，并把所述 MCU的第一数据时钟接口配置为高阻态输出，进而通过所述电平转换电路中的上拉电阻和下拉电阻使得所述MCU的第一数据时钟接口的输出电压满足所述DSP的电平需求。

进一步的，在所述电平转换电路中的MCU与所述电平转换电路中的 DSP之间进行数据通信之前，所述方法还包括：

在所述MCU正常工作前，所述MCU控制其GPIO接口输出低电平，以使所述DSP不工作；

在所述MCU正常工作后，所述MCU控制其GPIO接口输出高电平，以使所述DSP工作。

进一步的，当所述电平转换电路中的MCU向所述电平转换电路中的 DSP发送数据时，所述MCU的第一数据输入输出接口和第一数据时钟接口的输出电压都小于2.2V；

当所述电平转换电路中的MCU从所述电平转换电路中的DSP中读取数据时，所述DSP的第二数据输入输出接口的最大输出电压为2.2V。

本发明还提供了一种PAM4光模块，所述PAM4光模块中包含上述内容中所述的支持MDIO通信的电平转换电路。

在本发明实施例中，电平转换电路中的MCU的数据通信接口与DSP 的数据通信接口连接，MCU的GPIO接口与DSP连接；MCU用于通过控制GPIO接口输出的电平状态控制DSP的工作状态，其中，若电平状态为高电平，则DSP处于工作状态；若电平状态为低电平，则DSP处于非工作状态；MCU的数据通信接口与DSP的数据通信接口之间的每根连接线分别与上拉电阻的一端、下拉电阻的一端连接，上拉电阻的另一端与外部电源连接，下拉电阻的另一端接地，其中，上拉电阻和下拉电阻用于在进行MDIO 通信时，进行MCU与DSP之间的电平转换。通过上述描述可知，本发明的支持MDIO通信的电平转换电路是通过在MCU的数据通信接口与DSP 的数据通信接口之间的每根连接线分别连接上拉电阻和下拉电阻的方式实现的电平转换，在进行MDIO通信时，能够满足DSP的电平需求，成本低，电路结构简单，占用空间小，可靠性好，缓解了现有的为实现MDIO通信而设计的电平转换电路成本高，结构复杂以及可靠性差的技术问题。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种支持MDIO通信的电平转换电路的结构示意图；

图2为本发明实施例提供的一种支持MDIO通信的电平转换电路的具体结构示意图；

图3为本发明实施例提供的一种支持MDIO通信的电平转换方法的流程图。

图标：11-MCU；12-DSP。

具体实施方式

下面将结合实施例对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为便于对本实施例进行理解，首先对本发明实施例所公开的一种支持 MDIO通信的电平转换电路进行详细介绍。

实施例1：

一种支持MDIO通信的电平转换电路，参考图1，包括：MCU11微控制单元、DSP12数字信号处理单元、上拉电阻和下拉电阻；

MCU11的数据通信接口与DSP12的数据通信接口连接，MCU11的 GPIO接口与DSP12连接；

MCU11用于通过控制GPIO接口输出的电平状态控制DSP12的工作状态，其中，若电平状态为高电平，则DSP12处于工作状态；若电平状态为低电平，则DSP12处于非工作状态；

MCU11的数据通信接口与DSP12的数据通信接口之间的每根连接线分别与上拉电阻的一端、下拉电阻的一端连接，上拉电阻的另一端与外部电源连接，下拉电阻的另一端接地，其中，上拉电阻和下拉电阻用于在进行MDIO通信时，进行MCU11与DSP12之间的电平转换。

在本发明实施例中，参考图1，数据通信接口包括：数据输入输出接口，用MDIO表示；数据时钟接口，用MDC表示。另外，参考图1，上拉电阻包括：R1、R3，下拉电阻包括：R2、R4。

具体的，在本发明实施例中，外部电源为3.3V的电源，当然，外部电源还可以为其它能够使PAM4光模块工作的电源，比如3.1V～3.46V之间的任一值，本发明实施例对外部电源的具体数值不进行限制。

在PAM4光模块上电过程中，在MCU11没有完全正常工作之前， MCU11控制GPIO口输出低电平，使DSP12不工作，防止MDIO通信输出电压平不稳定损坏DSP12；待MCU11正常工作之后，控制GPIO口输出高电平，使DSP12工作，从而实现MCU11和DSP12之间的MDIO通信。

通信过程中，每个bit数据只有0和1，高电平用1表示，低电平用0 表示。

在本发明实施例中，电平转换电路中的MCU11的数据通信接口与DSP12的数据通信接口连接，MCU11的GPIO接口与DSP12连接；MCU11 用于通过控制GPIO接口输出的电平状态控制DSP12的工作状态，其中，若电平状态为高电平，则DSP12处于工作状态；若电平状态为低电平，则 DSP12处于非工作状态；MCU11的数据通信接口与DSP12的数据通信接口之间的每根连接线分别与上拉电阻的一端、下拉电阻的一端连接，上拉电阻的另一端与外部电源连接，下拉电阻的另一端接地，其中，上拉电阻和下拉电阻用于在进行MDIO通信时，进行MCU11与DSP12之间的电平转换。通过上述描述可知，本发明的支持MDIO通信的电平转换电路是通过在MCU11的数据通信接口与DSP12的数据通信接口之间的每根连接线分别连接上拉电阻和下拉电阻的方式实现的电平转换，在进行MDIO通信时，能够满足DSP12的电平需求，成本低，电路结构简单，占用空间小，可靠性好，缓解了现有的为实现MDIO通信而设计的电平转换电路成本高，结构复杂以及可靠性差的技术问题。

上述内容对本发明的支持MDIO通信的电平转换电路的结构进行了简要介绍，下面对其中涉及到的具体内容进行详细介绍。

在本发明的一个可选实施例中，上拉电阻的阻值和下拉电阻的阻值之间的比例在0.6至0.64之间。

具体的，这里的上拉电阻和下拉电阻是指同一根连接线上的上拉电阻和下拉电阻。另外，为了防止电流过大，上拉电阻和下拉电阻一般选用K 级以上的电阻。在本发明实施例中，上拉电阻的阻值和下拉电阻的阻值之间的比例可以为6.2。参考图2，图2中的R1＝R3＝6.2K；R2＝R4＝10K。

具体的，参考图2，MCU11的数据通信接口包括：第一数据输入输出接口MDIO1和第一数据时钟接口MDC1；

DSP12的数据通信接口包括：第二数据输入输出接口MDIO2和第二数据时钟接口MDC2；

其中，第一数据输入输出接口MDIO1和第二数据输入输出接口MDIO2 连接，第一数据时钟接口MDC1和第二数据时钟接口MDC2连接。

具体的，上拉电阻的数量为多个，下拉电阻的数量为多个；其中，上拉电阻包括：第一上拉电阻R1和第二上拉电阻R3；下拉电阻包括：第一下拉电阻R2和第二下拉电阻R4；

第一数据输入输出接口MDIO1和第二数据输入输出接口MDIO1之间的连接线分别与第一上拉电阻R1的一端、第一下拉电阻R2的一端连接，第一上拉电阻R1的另一端与外部电源连接，第一下拉电阻R2的另一端接地；

第一数据时钟接口MDC1和第二数据时钟接口MDC2之间的连接线分别与第二上拉电阻R3的一端、第二下拉电阻R4的一端连接，第二上拉电阻R3的另一端与外部电源连接，第二下拉电阻R4的另一端接地。

本发明的支持MDIO通信的电平转换电路成本低，电路结构简单，占用空间小，可靠性好。

实施例2：

一种支持MDIO通信的电平转换方法，应用于上述实施例1中的支持 MDIO通信的电平转换电路，该方法包括：

在电平转换电路中的MCU与电平转换电路中的DSP之间进行数据通信时，将MCU配置为高阻态输出，进而通过电平转换电路中的上拉电阻和下拉电阻使得MCU与DSP实现电平转换，以满足DSP的电平需求。

在本发明的一个可选实施例中，参考图3，在电平转换电路中的MCU 与电平转换电路中的DSP之间进行数据通信时，将MCU配置为高阻态输出包括如下步骤：

步骤S301，当电平转换电路中的MCU向电平转换电路中的DSP发送数据时，MCU将其第一数据输入输出接口配置为输出模式，并把MCU的第一数据输入输出接口和第一数据时钟接口配置为高阻态输出，进而通过电平转换电路中的上拉电阻和下拉电阻使得MCU的第一数据输入输出接口和第一数据时钟接口的输出电压满足DSP的电平需求；

步骤S302，当电平转换电路中的MCU从电平转换电路中的DSP中读取数据时，MCU将其第一数据输入输出接口配置为输入模式，并把MCU 的第一数据时钟接口配置为高阻态输出，进而通过电平转换电路中的上拉电阻和下拉电阻使得MCU的第一数据时钟接口的输出电压满足DSP的电平需求。

下面以一个具体的实施例对该过程进行详细介绍：

参考图2，MCU和DSP的2根MDIO通信线接到一起，MDC是数据时钟线，MDIO是数据输入输出线。MCU端是控制端，DSP端是受控端，通信时序受控制端控制。MDC1口受MCU控制，MCU是输出，DSP是输入；MDIO1口对于MCU，既是输入也是输出，时序和模式切换也受MCU 控制，当MCU需要控制DSP，向它发送数据时，会把MDIO1口配置为输出，当DSP需要获取DSP参数状态，向它读取数据时，会把MDIO1配置为输入口。

MCU和DSP通信时，先会控制MDC1口，由于MCU直接输出的高电平是3.3V，会损坏DSP，所以不能直接输出高电平，当MCU需要输出高电平时，把MCU配置为高阻态输出，此时它的输出电压完全受外接上下拉电阻控制，如图2，R3＝6.2K，R4＝10K，这样MDC1接口上的电压 Vmdc＝(3.3V/(6.2(R3)+10(R4)))*10(R4)＝2.03V，在2.2V以下，不会烧坏DSP (因为DSP的MDIO通信高电平是1.6V～2.2V)，当MCU需要输出低电平时，直接输出0V就行。

当PAM4光模块的外部电源改变时，即供电电压符合PAM4光模块电压要求3.1V～3.46V时，代入上述Vmdc的公式，可以得出高电平范围是 1.91V～2.13V，也是符合要求的，所以外部电源改变时，此电路也是适合的。

MCU和DSP通信时，数据的输出输入通过MDIO1接口进行，在MCU 输出数据过程中，当MCU需要输出高电平时，会把MDIO1接口配置为高阻态输出，此时它的输出电压完全受外接上下拉电阻控制，如图2，R1＝6.2K， R2＝10K，这样MDIO1接口上的电压 Vmdio＝(3.3V/(6.2(R1)+10(R2)))*10(R2)＝2.03V，在2.2V以下，不会烧坏DSP (因为DSP的MDIO通信高电平是1.6V～2.2V)，当MCU需要输出低电平时，直接输出0V就行。

当MCU读取DSP数据时，MCU会把MDIO1接口配置为输入模式，此时MCU端电压完全受DSP和外接上下拉电阻控制，DSP输出最大高电平是2.2V，符合MCU高电平范围(因为MCU的MDIO通信高电平是1.8V～ 3.6V)，DSP输出低电平是0V。

当PAM4光模块外部电源改变时，即供电电压符合PAM4光模块电压要求3.1V～3.46V时，代入上述Vmdio的公式，可以得出高电平范围是 1.91V～2.13V，也是符合要求的，所以外部电源改变时，此电路也是适合的。

可选地，在电平转换电路中的MCU与电平转换电路中的DSP之间进行数据通信之前，该方法还包括：

在MCU正常工作前，MCU控制其GPIO接口输出低电平，以使DSP 不工作；

在MCU正常工作后，MCU控制其GPIO接口输出高电平，以使DSP 工作。

可选地，当电平转换电路中的MCU向电平转换电路中的DSP发送数据时，MCU的第一数据输入输出接口和第一数据时钟接口的输出电压都小于2.2V；

当电平转换电路中的MCU从电平转换电路中的DSP中读取数据时， DSP的第二数据输入输出接口的最大输出电压为2.2V。

本发明一种支持MDIO通信的电平转换电路及电平转换方法，是通过对2线MDIO通信的每根线接上拉和下拉电阻，实现电平分压。在通信时序的处理中，MCU会根据通信时序，对IO口配置模式进行切换，实现MCU 和DSP的正常通信。

实施例3：

一种PAM4光模块，PAM4光模块中包含上述实施例1中的支持MDIO 通信的电平转换电路。

具体的，PAM4光模块中采用实施例1中的支持MDIO通信的电平转换电路并按照实施例2中的电平转换方法实现MDIO通信。

本发明实施例所提供的支持MDIO通信的电平转换电路及电平转换方法的计算机程序产品，包括存储了程序代码的计算机可读存储介质，所述程序代码包括的指令可用于执行前面方法实施例中所述的方法，具体实现可参见方法实施例，在此不再赘述。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统和装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

另外，在本发明实施例的描述中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种支持MDIO通信的电平转换电路，其特征在于，包括：MCU微控制单元、DSP数字信号处理单元、上拉电阻和下拉电阻；

所述MCU的数据通信接口与所述DSP的数据通信接口连接，所述MCU的GPIO接口与所述DSP连接；

所述MCU用于通过控制所述GPIO接口输出的电平状态控制所述DSP的工作状态，其中，若所述电平状态为高电平，则所述DSP处于工作状态；若所述电平状态为低电平，则所述DSP处于非工作状态；

所述MCU的数据通信接口与所述DSP的数据通信接口之间的每根连接线分别与所述上拉电阻的一端、所述下拉电阻的一端连接，所述上拉电阻的另一端与外部电源连接，所述下拉电阻的另一端接地，其中，所述上拉电阻和所述下拉电阻用于在进行MDIO通信时，进行所述MCU与所述DSP之间的电平转换。

2.根据权利要求1所述的电平转换电路，其特征在于，所述上拉电阻的阻值和所述下拉电阻的阻值之间的比例在0.6至0.64之间。

3.根据权利要求1所述的电平转换电路，其特征在于，所述上拉电阻的数量为多个，所述下拉电阻的数量为多个。

4.根据权利要求1所述的电平转换电路，其特征在于，所述MCU的数据通信接口包括：第一数据输入输出接口和第一数据时钟接口；

所述DSP的数据通信接口包括：第二数据输入输出接口和第二数据时钟接口；

其中，所述第一数据输入输出接口和所述第二数据输入输出接口连接，所述第一数据时钟接口和所述第二数据时钟接口连接。

5.根据权利要求4所述的电平转换电路，其特征在于，所述上拉电阻包括：第一上拉电阻和第二上拉电阻；所述下拉电阻包括：第一下拉电阻和第二下拉电阻；

所述第一数据输入输出接口和所述第二数据输入输出接口之间的连接线分别与所述第一上拉电阻的一端、所述第一下拉电阻的一端连接，所述第一上拉电阻的另一端与所述外部电源连接，所述第一下拉电阻的另一端接地；

所述第一数据时钟接口和所述第二数据时钟接口之间的连接线分别与所述第二上拉电阻的一端、所述第二下拉电阻的一端连接，所述第二上拉电阻的另一端与所述外部电源连接，所述第二下拉电阻的另一端接地。

6.一种支持MDIO通信的电平转换方法，其特征在于，应用于上述权利要求1至5中任一项所述的支持MDIO通信的电平转换电路，所述方法包括：

在所述电平转换电路中的MCU与所述电平转换电路中的DSP之间进行数据通信时，将所述MCU配置为高阻态输出，进而通过所述电平转换电路中的上拉电阻和下拉电阻使得所述MCU与所述DSP实现电平转换，以满足所述DSP的电平需求。

7.根据权利要求6所述的电平转换方法，其特征在于，在所述电平转换电路中的MCU与所述电平转换电路中的DSP之间进行数据通信时，将所述MCU配置为高阻态输出包括：

当所述电平转换电路中的MCU向所述电平转换电路中的DSP发送数据时，所述MCU将其第一数据输入输出接口配置为输出模式，并把所述MCU的第一数据输入输出接口和第一数据时钟接口配置为高阻态输出，进而通过所述电平转换电路中的上拉电阻和下拉电阻使得所述MCU的第一数据输入输出接口和第一数据时钟接口的输出电压满足所述DSP的电平需求；

当所述电平转换电路中的MCU从所述电平转换电路中的DSP中读取数据时，所述MCU将其第一数据输入输出接口配置为输入模式，并把所述MCU的第一数据时钟接口配置为高阻态输出，进而通过所述电平转换电路中的上拉电阻和下拉电阻使得所述MCU的第一数据时钟接口的输出电压满足所述DSP的电平需求。

8.根据权利要求6所述的电平转换方法，其特征在于，在所述电平转换电路中的MCU与所述电平转换电路中的DSP之间进行数据通信之前，所述方法还包括：

在所述MCU正常工作前，所述MCU控制其GPIO接口输出低电平，以使所述DSP不工作；

在所述MCU正常工作后，所述MCU控制其GPIO接口输出高电平，以使所述DSP工作。

9.根据权利要求7所述的电平转换方法，其特征在于，

当所述电平转换电路中的MCU向所述电平转换电路中的DSP发送数据时，所述MCU的第一数据输入输出接口和第一数据时钟接口的输出电压都小于2.2V；

当所述电平转换电路中的MCU从所述电平转换电路中的DSP中读取数据时，所述DSP的第二数据输入输出接口的最大输出电压为2.2V。

10.一种PAM4光模块，其特征在于，所述PAM4光模块中包含上述权利要求1至5中任一项所述的支持MDIO通信的电平转换电路。

Images