KR19990015398A - 마이크로컴퓨터의 전원제어장치 - Google Patents
마이크로컴퓨터의 전원제어장치 Download PDFInfo
- Publication number
- KR19990015398A KR19990015398A KR1019970037503A KR19970037503A KR19990015398A KR 19990015398 A KR19990015398 A KR 19990015398A KR 1019970037503 A KR1019970037503 A KR 1019970037503A KR 19970037503 A KR19970037503 A KR 19970037503A KR 19990015398 A KR19990015398 A KR 19990015398A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- microcomputer
- control
- power
- blocks
- Prior art date
Links
Landscapes
- Power Sources (AREA)
- Microcomputers (AREA)
Abstract
본 발명은 마이크로컴퓨터의 전원제어장치에 관한 것으로, 종래에는 스탠바이상태에서 중앙처리장치의 동작만이 정지되고 다른 블록들은 여전히 동작되고, 아울러 응용프로그램에 따라 사용되지 않는 블록들도 여전히 동작되므로, 전원소모량이 많은 문제점이 있었다. 이와같은 문제점을 감안한 본 발명은 외부로부터 입력되는 클럭신호에 동기되어 어드레스버스 및 데이터버스를 통해 어드레스 및 데이터를 입력받아 스트로브신호가 상승에지이고, 쓰기/읽기제어신호가 쓰기로 지정되었을 경우 상기 데이터버스에 실린 데이터를 내부의 레지스터에 저장한 후, 내부연산을 통해 마이크로컴퓨터의 동작을 제어하는 제어신호를 출력하고, 아울러 상기 클럭신호를 적절히 분주시킨 후, 내부의 제어레지스터에 외부신호에 따라 선택적으로 각각의 내부블록에 분주된 클럭신호를 공급하는 전원제어부로 구성되는 마이크로컴퓨터의 전원제어장치를 제공하여 외부입력을 통해 제어레지스터가 각각의 응용프로그램에서 사용되지 않는 블록들의 구동을 선택적으로 차단하고, 스탠바이상태에서 중앙처리장치뿐만 아니라 파워다운상태를 통해 모든 블록들의 구동을 차단함으로써, 전원의 낭비를 줄일 수 있는 효과가 있다.
Description
본 발명은 마이크로컴퓨터의 전원제어장치에 관한 것으로, 특히 마이크로컴퓨터 내부의 사용되지 않는 블록들에 입력되는 클럭을 제어하여 불필요한 전원의 소모량을 줄이기에 적당하도록 한 마이크로컴퓨터의 전원제어장치에 관한 것이다.
종래 마이크로컴퓨터의 전원제어장치를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1은 종래 마이크로컴퓨터의 리셋/파워제어부의 블록도로서, 이에 도시한 바와같이 클럭신호(B_CLK)에 동기되어 어드레스버스(P_A[31:0]), 데이터버스(P_D[31:0])를 통해 어드레스 및 데이터를 입력받아 스트로브신호(P_STB)가 상승에지이고, 쓰기/읽기제어신호(P_WRITE)가 쓰기로 지정되었을 경우 상기 데이터버스(P_D[31:0])에 실린 데이터를 내부의 레지스터에 저장한 후, 내부연산을 통해 마이크로컴퓨터의 동작을 제어하는 제어신호(B_RES[2:0])를 출력하는 리셋/파워제어부(1)로 구성되며, 미설명부호 RESET는 외부로부터 마이크로컴퓨터에 입력되는 리셋신호이다.
그리고, 도2는 종래 마이크로컴퓨터의 클럭제어부의 블록도로서, 이에 도시한 바와같이 외부로부터 입력되는 클럭신호(SYS_CLK)를 적절히 분주시켜 상기 리셋/파워제어부(1)로부터 출력되는 제어신호(B_RES[2:0])에 따라 파워온리셋(Power-On-Reset) 이후에는 마이크로컴퓨터 내부의 모든 블록에 클럭신호(B_CLKARM,B_CLKDMA, B_CLKSMI,B_CLKUART,B_CLKSSI,B_CLKTIMER,...)를 공급하고, 스탠바이(stand-by)상태일때는 중앙처리장치로 공급되는 클럭신호(B_CLKARM)를 정지시키는 클럭제어부(2)로 구성된다. 이하, 상기와 같이 구성된 종래 마이크로컴퓨터의 전원제어장치의 동작을 도1의 리셋/파워제어부(1)의 내부동작흐름을 도시한 도3을 참조하여 상세히 설명한다.
먼저, 마이크로컴퓨터의 외부로부터 리셋신호(RESET)가 입력되면, 상기 리셋/파워제어부(1)는 파워온리셋상태(POR)가 되어 마이크로컴퓨터 내부의 각 블록들의 레지스터를 초기값으로 설정하고, 아울러 제어신호(B_RES[2:0])를 '000'으로 출력한다. 이 제어신호(B_RES[2:0])를 입력받은 상기 클럭제어부(2)가 외부로부터 입력되는 클럭신호(SYS_CLK)를 적절히 분주시켜 마이크로컴퓨터 내부의 모든 블록에 클럭신호(B_CLKARM,B_CLKDMA,B_CLKSMI,B_CLKUART,B_CLKSSI,B_CLKTIMER,...)를 공급한다.
이어서, 상기 리셋/파워제어부(1)는 2 싸이클정도 초기설정상태(INI)에서 지체되고, 아울러 제어신호(B_RES[2:0])를 '010'으로 출력한다. 이 제어신호(B_RES[2:0])를 입력받은 상기 클럭제어부(2)는 이전 파워온리셋상태(POR)의 동작을 계속하고, 이어서 상기 리셋/파워제어부(1)는 구동상태(RUN)가 되어 마이크로컴퓨터를 구동시키고, 제어신호(B_RES[2:0])를 '100'으로 출력한다. 이 제어신호(B_RES[2:0])를 입력받은 상기 클럭제어부(2)는 이전 파워온리셋상태(POR)의 동작을 계속한다.
그리고, 상기 리셋/파워제어부(1)가 외부입력에 의해 부분리셋상태(RES)가 되면, 이전 값 또는 이전 상태를 유지하는 블록을 제외한 마이크로컴퓨터의 내부블럭을 초기화시키고, 아울러 제어신호(B_RES[2:0])를 '011'로 출력한다. 이 제어신호(B_RES[2:0])를 입력받은 상기 클럭제어부(2)는 이전 파워온리셋상태(POR)의 동작을 계속한다.
그리고, 상기 리셋/파워제어부(1)가 외부입력에 의해 구동상태(RUN)에서 스탠바이상태(SBY)로 되면, 다음 외부인터럽트의 입력이 있을때까지 제어신호(B_RES[2:0])를 '111'로 출력한다. 이 제어신호(B_RES[2:0])를 입력받은 상기 클럭제어부(2)는 중앙처리장치로 출력되는 클럭신호(B_CLKARM)를 차단하여 중앙처리장치의 동작을 정지시킨다.
그러나, 상기한 바와같이 동작되는 종래 마이크로컴퓨터의 전원제어장치는 스탠바이상태에서 중앙처리장치의 동작만이 정지되고 다른 블록들은 여전히 동작되고, 아울러 응용프로그램에 따라 사용되지 않는 블록들도 여전히 동작되므로, 전원소모량이 많은 문제점이 있었다.
본 발명은 상기한 바와같은 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 마이크로컴퓨터 내부의 각 블록들에 입력되는 클럭을 직접 제어하여 선택적으로 블록의 동작을 차단할 수 있는 마이크로컴퓨터의 전원제어장치를 제공하는데 있다.
도1은 종래 마이크로컴퓨터의 리셋/파워제어부의 블록도.
도2는 종래 마이크로컴퓨터의 클럭제어부의 블록도.
도3은 도1에 있어서, 리셋/파워제어부의 내부동작흐름을 도시한 도.
도4는 본 발명에 의한 전원제어부의 블록도.
도5는 도4에 있어서, 전원제어부 내부의 제어레지스터를 도시한 도.
도6은 도4에 있어서, 전원제어부의 내부동작흐름을 도시한 도.
***도면의 주요 부분에 대한 부호의 설명***
10:전원제어부 POR:파워온리셋상태
INI:초기설정상태 RUN:구동상태
RES:부분리셋상태 SBY:스탠바이상태
PDN:파워다운상태
상기한 바와같은 본 발명의 목적은 외부로부터 입력되는 클럭신호에 동기되어 어드레스버스 및 데이터버스를 통해 어드레스 및 데이터를 입력받아 스트로브신호가 상승에지이고, 쓰기/읽기제어신호가 쓰기로 지정되었을 경우 상기 데이터버스에 실린 데이터를 내부의 레지스터에 저장한 후, 내부연산을 통해 마이크로컴퓨터의 동작을 제어하는 제어신호를 출력하고, 아울러 상기 클럭신호를 적절히 분주시킨 후, 내부의 제어레지스터에 외부신호에 따라 선택적으로 각각의 내부블록에 분주된 클럭신호를 공급하는 전원제어부로 구성함으로써 달성되는 것으로, 본 발명에 의한 마이크로컴퓨터의 전원제어장치를 첨부한 도면을 참조하여 설명하면 다음과 같다.
도4는 본 발명에 의한 전원제어부의 블록도로서, 이에 도시한 바와같이 외부로부터 입력되는 클럭신호(SYS_CLK)에 동기되어 어드레스버스(P_A[31:0]) 및 데이터버스(P_D[31:0])를 통해 어드레스 및 데이터를 입력받아 스트로브신호(P_STB)가 상승에지이고, 쓰기/읽기제어신호(P_WRITE)가 쓰기로 지정되었을 경우 상기 데이터버스(P_D[31:0])에 실린 데이터를 내부의 레지스터에 저장한 후, 내부연산을 통해 마이크로컴퓨터의 동작을 제어하는 제어신호(B_RES[2:0])를 출력하고, 아울러 상기 클럭신호(SYS_CLK)를 적절히 분주시킨후, 내부의 제어레지스터에 입력되는 외부신호에 따라 각각의 블록에 선택적으로 클럭신호(B_CLKARM,B_CLKDMA,B_CLKSMI, B_CLKUART,B_CLKSSI,B_CLKTIMER,...)를 공급하는 전원제어부(10)로 구성된다.
그리고, 도5는 상기 전원제어부(10) 내부의 제어레지스터를 도시한 도로서, 이에 도시한 바와같이 외부로부터 입력되는 외부신호의 각 비트(BIT0∼BIT15)가 '하이' 또는 '로우'일 경우에 제어신호(C_CPU,C_DMA,C_UART,C_SSI,C_TIMER,....)를 출력하여 각 블록들의 구동을 제어하도록 구성된다. 이하, 상기와 같이 구성된 본 발명의 동작을 도4의 전원제어부(10)의 내부동작흐름을 도시한 도6을 참조하여 설명한다.
먼저, 마이크로컴퓨터의 외부로부터 리셋신호(RESET)가 입력되면, 상기 전원제어부(10)는 파워온리셋상태(POR)가 되어 마이크로컴퓨터 내부의 각 블록들의 레지스터를 초기값으로 설정하고, 제어신호(B_RES[2:0])를 '000'으로 출력하며, 외부로부터 입력되는 클럭신호(SYS_CLK)를 적절히 분주시켜 마이크로컴퓨터 내부의 모든 블록들에 클럭신호(B_CLKARM,B_CLKDMA,B_CLKSMI,B_CLKUART,B_CLKSSI,B_CLKTIMER,...)를 공급한다.
이어서, 상기 전원제어부(10)는 2 싸이클정도 초기설정상태(INI)에서 지체되고, 제어신호(B_RES[2:0])를 '010'으로 출력하며, 계속해서 각 블록들에 분주된 클럭신호(B_CLKARM,B_CLKDMA,B_CLKSMI,B_CLKUART,B_CLKSSI,B_CLKTIMER,...)를 공급한다.
이어서, 상기 전원제어부(10)는 구동상태(RUN)가 되어 마이크로컴퓨터를 구동시키고, 제어신호(B_RES[2:0])를 '100'으로 출력하며, 계속해서 각 블록들에 분주된 클럭신호(B_CLKARM,B_CLKDMA,B_CLKSMI,B_CLKUART,B_CLKSSI,B_CLKTIMER,...)를 공급한다.
그리고, 상기 전원제어부(10)가 외부입력에 의해 부분리셋상태(RES)가 되면, 이전 값 또는 이전 상태를 유지하는 블록을 제외한 마이크로컴퓨터의 내부블럭을 초기화시키고, 제어신호(B_RES[2:0])를 '011'로 출력하며, 계속해서 각 블록들에 분주된 클럭신호(B_CLKARM,B_CLKDMA,B_CLKSMI,B_CLKUART,B_CLKSSI,B_CLKTIMER,...)를 공급한다.
그리고, 상기 전원제어부(10)가 모든 블록의 구동을 차단하는 외부입력을 제어레지스터에 입력받아 제어신호(C_CPU,C_DMA,C_UART,C_SSI,C_TIMER,...)를 출력하여 각 블록들의 구동을 차단함으로써, 구동상태(RUN)에서 파워다운상태(PDN)가 되어 마이크로컴퓨터 내부의 모든 블록들의 구동을 차단하고, 제어신호(B_RES[2:0])를 '101'로 출력한다. 이후, 외부 인터럽트가 입력되면 각 블록들을 구동시키는 제어신호(C_CPU,C_DMA,C_UART,C_SSI,C_TIMER,...)에 의해 클럭신호(B_CLKARM,B_CLKDMA, B_CLKSMI,B_CLKUART,B_CLKSSI,B_CLKTIMER,...)를 안정화시킨 이후에 구동상태(RUN)로 돌아간다.
이때, 상기 외부입력을 통해 상기 제어레지스터가 제어신호(C_CPU)를 출력하여 중앙처리장치로 입력되는 클럭신호(B_CLKARM)만을 차단하면, 전원제어부(10)는 구동상태(RUN)에서 스탠바이상태(SBY)로 되며, 상기 제어레지스터에 외부 인터럽트의 입력이 있을때까지 제어신호(B_RES[2:0])를 '111'로 출력하고, 중앙처리장치의 동작은 정지된다.
또한, 각 응용프로그램에 따라 외부입력을 통해 상기 제어레지스터가 사용되지 않는 블록들의 구동을 선택적으로 차단한다.
상기한 바와같이 동작하는 본 발명에 의한 마이크로컴퓨터의 전원제어장치는 외부입력을 통해 제어레지스터가 각각의 응용프로그램에서 사용되지 않는 블록들의 구동을 선택적으로 차단하고, 스탠바이상태에서 중앙처리장치뿐만 아니라 파워다운상태를 통해 모든 블록들의 구동을 차단함으로써, 전원의 낭비를 줄일 수 있는 효과가 있다.
Claims (2)
- 외부로부터 입력되는 클럭신호에 동기되어 어드레스버스 및 데이터버스를 통해 어드레스 및 데이터를 입력받아 스트로브신호가 상승에지이고, 쓰기/읽기제어신호가 쓰기로 지정되었을 경우 상기 데이터버스에 실린 데이터를 내부의 레지스터에 저장한 후, 내부연산을 통해 마이크로컴퓨터의 동작을 제어하는 제어신호를 출력하고, 아울러 상기 클럭신호를 적절히 분주시킨 후, 내부의 제어레지스터에 외부신호에 따라 선택적으로 각각의 내부블록에 분주된 클럭신호를 공급하는 전원제어부로 구성되는 것을 특징으로 하는 마이크로컴퓨터의 전원제어장치.
- 제 1항에 있어서, 상기 제어레지스터는 외부로부터 입력되는 외부신호의 각 비트(BIT0∼BIT15)가 '하이' 또는 '로우'일 경우에 제어신호(C_CPU,C_DMA,C_UART, C_SSI,C_TIMER,...)를 출력하여 각 블록들의 구동을 제어하도록 구성하여 된 것을 특징으로 하는 마이크로컴퓨터의 전원제어장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970037503A KR19990015398A (ko) | 1997-08-06 | 1997-08-06 | 마이크로컴퓨터의 전원제어장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970037503A KR19990015398A (ko) | 1997-08-06 | 1997-08-06 | 마이크로컴퓨터의 전원제어장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990015398A true KR19990015398A (ko) | 1999-03-05 |
Family
ID=66000074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970037503A KR19990015398A (ko) | 1997-08-06 | 1997-08-06 | 마이크로컴퓨터의 전원제어장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990015398A (ko) |
-
1997
- 1997-08-06 KR KR1019970037503A patent/KR19990015398A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5926641A (en) | Clock frequency change circuit | |
| KR100881774B1 (ko) | 전압 레벨이 프로세서에 의해 제어되는 시스템에 있어서 결정론적인 파워온 전압을 제공하는 방법 및 장치 | |
| JP4724461B2 (ja) | システムｌｓｉ | |
| US5652536A (en) | Non-glitch clock switching circuit | |
| US5623677A (en) | Apparatus and method for reducing power consumption in a computer system | |
| US8214670B2 (en) | Semiconductor integrated circuit device having internal circuit with plural power supply regions | |
| US5559966A (en) | Method and apparatus for interfacing a bus that operates at a plurality of operating potentials | |
| EP0871178A3 (en) | Integrated circuit having standby control for memory | |
| US5845139A (en) | System for providing a host computer with access to a memory on a PCMCIA card in a power down mode | |
| US7032120B2 (en) | Method and apparatus for minimizing power requirements in a computer peripheral device while in suspend state and returning to full operation state without loss of data | |
| JPH0854954A (ja) | 省電力機能付き集積回路 | |
| US5511013A (en) | Low power consumption type one-chip microcomputer having a plurality of peripheral circuits | |
| US5414863A (en) | Power control staggering circuit for powering different components at different delay timings | |
| US5428765A (en) | Method and apparatus for disabling and restarting clocks | |
| US5479644A (en) | Microcomputer having an oscillator part with variable driving ability | |
| US5481690A (en) | Power-efficient external memory access control using external memory enable time durations independent of external memory accessing rate | |
| KR0163883B1 (ko) | 컴퓨터 확장 슬롯의 전원 제어회로 | |
| KR100846398B1 (ko) | 반도체 집적 회로 및 클록 제어 방법 | |
| KR19990015398A (ko) | 마이크로컴퓨터의 전원제어장치 | |
| US6069833A (en) | Voltage drop circuit enabling ROM to read data with high reliability | |
| EP0783148A2 (en) | Power conserving clocking system | |
| US5974561A (en) | Method and apparatus for generating a reset signal within an integrated circuit | |
| CN112650384B (zh) | 一种低功耗休眠唤醒控制电路和多电源域的控制电路 | |
| JPH05259825A (ja) | クロック発生回路 | |
| KR0182173B1 (ko) | 클럭 동기식 슬립모드 제어회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |