KR0163883B1 - 컴퓨터 확장 슬롯의 전원 제어회로 - Google Patents
컴퓨터 확장 슬롯의 전원 제어회로 Download PDFInfo
- Publication number
- KR0163883B1 KR0163883B1 KR1019950019942A KR19950019942A KR0163883B1 KR 0163883 B1 KR0163883 B1 KR 0163883B1 KR 1019950019942 A KR1019950019942 A KR 1019950019942A KR 19950019942 A KR19950019942 A KR 19950019942A KR 0163883 B1 KR0163883 B1 KR 0163883B1
- Authority
- KR
- South Korea
- Prior art keywords
- power
- signal
- expansion slot
- output
- computer
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
Abstract
제어 신호에 의하여 하드웨어와 소프트웨어에 의하여 설정된 데이타 값을 입력받아 기억하고, 상기 기억한 데이타 값을 출력하는 래치부와, 상기 래치부로부터 출력되는 신호를 입력받아 전원의 온/오프 제어 신호를 출력하는 전원 제어부와, 상기 전원 제어부에서 출력되는 온/오프 신호에 의하여 전원이 온/오프되는 확장 슬롯부로 이루어지는 컴퓨터 확장 슬롯의 전원 제어 회로는 퍼스널 컴퓨터의 확장 슬롯에 여러개의 옵션 카드가 삽입되어 있더라도 사용하지 않는 확장 슬롯의 전원을 통제하여 소비전력을 줄이고, 여러개의 옵션 카드를 확장 슬롯에 장착하여 사용할 경우에는 신호 충돌로 인한 오동작을 방지할 수 있도록 한 것이다.
Description
제1도는 이 발명의 실시예에 따른 컴퓨터 확장 슬롯의 전원 제어 회로의 상세 회로도이고,
제2도는 이 발명의 실시예에 따른 컴퓨터 확장 슬롯의 전원 제어 회로의 확장 슬롯의 온/오프 제어를 위한 데이타 값에 대한 도면이다.
이 발명은 컴퓨터 확장 슬롯의 전원 제어 회로에 관한 것으로 더욱 상세하게 말하자면, 컴퓨터의 확장 슬롯에 여러개의 옵션 카드(Option Card)(예를 들면, 마우스 인터럽트 컨트롤러)가 삽입되어 있는 경우에 사용하지 않는 확장 슬롯의 전원을 통제하여 소비전력을 줄이고, 여러개의 확장 슬롯을 사용할 경우에는 같은 환경을 사용하므로 인하여 발생하는 신호 충돌로 인한 오동작을 방지할 수 있는 컴퓨터 확장 슬롯의 전원 제어 회로에 관한 것이다.
종래의 컴퓨터는 옵션 카드의 사용이 가능하도록 다수의 확장 슬롯이 존재하여 사용자가 추가로 인한 옵션 카드를 장착하여 확장하고자 하는 경우에 쉽게 확장할 수 있다.
그러나, 종래의 확장 슬롯들은 컴퓨터의 전원에 전원을 인가하면 항상 전원이 공급되도록 설계되어 있어, 옵션 카드를 사용하지 않아도 전력이 소비되고, 또한 확장 슬롯에 장착된 여러개의 옵션 카드가 같은 입/출력 어드레스나 같은 인터럽트 레벨을 사용하는 경우에는 옵션 카드의 신호 충돌로 인하여 오동작하거나, 작동하지 않는 단점이 있다.
그러므로, 이 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로, 퍼스널 컴퓨터의 확장 슬롯에 여러개의 옵션 카드가 삽입되어 있더라도 사용하지 않는 확장 슬롯의 전원을 통제하여 소비전력을 줄이고, 여러개의 옵션 카드를 확장 슬롯에 장착하여 사용할 경우에는 같은 입/출력 어드레스와 같은 인터럽트 레벨을 사용하므로 인하여 발생하는 신호 충돌로 인한 오동작을 방지할 수 있는 컴퓨터 확장 슬롯의 전원 제어 회로를 제공하고자 하는데 있다.
상기 목적을 달성하기 위한 이 발명의 구성은, 제어 신호에 의하여 하드웨어와 소프트웨어에 의하여 설정된 데이타 값을 입력받아 기억하고, 상기 기억한 데이타 값을 출력하는 래치부와, 상기 래치부로부터 출력되는 신호를 입력받아 전원의 온/오프 제어 신호를 출력하는 전원 제어부와, 상기 전원 제어부에서 출력되는 온/오프 신호에 의하여 전원이 온/오프되는 확장 슬롯부로 이루어진다.
상기 구성에 의한 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 설명하면 다음과 같다.
제1도는 이 발명의 실시예에 따른 상세 회로도이고, 제2도는 이 발명의 실시예에 따른 컴퓨터 확장 슬롯의 전원 제어 회로의 확장 슬롯의 온/오프 제어를 위한 데이타 값에 대한 도면이다.
첨부한 제1도에 도시되어 있듯이 이 발명의 실시예에 따른 컴퓨터 확장 슬롯에 전원 제어 회로의 구성은, 제어 신호에 의하여 하드웨어와 소프트웨어에 의하여 설정된 데이타 값을 입력받아 기억하고, 상기 기억한 데이타 값을 출력 제어 신호에 의하여 출력단자로 출력하는 래치부(1)와, 상기 래치부(1)로부터 출력되는 신호에 의하여 전원의 온/오프 제어 신호를 출력하는 전원 제어부(2)와, 상기 전원 제어부(2)에서 출력되는 온/오프 신호에 의하여 전원이 온/오프 되는 확장 슬롯부(3)로 이루어진다.
상기 래치부(1)는 하드웨어나 소프트웨어에 의하여 지정되어진 포트 어드레스 신호(PORT#)를 제1입력단자로 입력 받고, 입/출력 쓰기 신호(IOW#)를 제2입력단자로 입력받아, 상기 포트 어드레스 신호(PORT#)와 입/출력 쓰기 신호(IOW#)를 조합한 신호를 출력하는 NOR 게이트(11)와, 시스템 데이타 버스를 통하여 입력되는 데이타 값을 저장하고 상기 데이타 값에 해당하는 신호를 출력하는 래치 버퍼(10)로 이루어진다.
상기 전원 제어부(2)는 상기 래치 버퍼(10)의 출력 단자와 게이트 단자와 연결되고, 외부 전원과 소스 단자가 연결되고, 상기 확장 슬롯에 드레인 단자가 연결된 다수의 전계 효과 트랜지스터(20∼22)로 이루어진다.
상기 구성에 의한 이 발명의 실시예에 따른 컴퓨터 확장 슬롯의 전원 제어 회로의 작용은 다음과 같다.
하드웨어나 소프트웨어에 의하여 미리 설정된 포트 어드레스 신호(PORT#)를 NOR 게이트(11)의 제1입력단자에 입력하고, 입/출력 쓰기 신호(IOW#)를 NOR 게이트의 제2입력단자에 연결한다.
상기 포트 어드레스 신호(PORT#)와 입/출력 쓰기 신호(IOW#)를 입력받은 NOR 게이트(11)는 포트 어드레스 신호(PORT#)와 입/출력 쓰기 신호(IOW#)를 조합한 신호를 출력단자를 통하여 출력한다.
이때, 컴퓨터 시스템은 시스템 데이타 버스를 통하여 제2도에 도시되어 있는 바와 같은 확장 슬롯부(3)의 전원을 제어하기 위하여 미리 설정된 데이타 값을 출력한다.
상기 NOR 게이트(11)의 출력 신호를 입력받은 래치 버퍼(10)는 NOR 게이트(11)의 신호에 따라 인에이블 되고, 상기 인에이블된 래치 버퍼(10)는 상기의 시스템 데이타 버스를 통하여 입력되는 데이타 값을 기억한다.
이때, 래치 버퍼(10)는 출력 제어 단자에 입력되는 신호에 따라 래치 버퍼(10)에 기억된 데이타 값을 래치 버퍼(10)의 출력단으로 출력한다.
상기 래치 버퍼(10)의 출력 신호를 입력 받는 전계 효과 트랜지스터(20∼22)의 게이트 단자는 로우 레벨 상태의 신호가 입력될 때 활성화 된다.
따라서 상기 전계 효과 트랜지스터(20∼22)의 게이트 단자에 로우 레벨 신호가 입력되면 전계 효과 트랜지스터는 활성화되어 소스 단자에서 드레인 단자쪽으로 전달되는 전원을 차단하여 드레인 단자로 출력되는 전원은 오프 상태가 된다.
상기 전계 효과 트랜지스터(20∼22)의 드레인 단자로 출력되는 전원이 오프 상태이므로 상기 드레인 단자와 연결된 확장 슬롯에는 전원이 인가되지 않는다.
예를 들어, 제1슬롯(30)과 제3슬롯(31)을 오프 상태로 하고자 하면 다음과 같다.
포트 어드레스 신호(PORT#)와 입/출력 쓰기 신호(IOW#)를 로우 레벨 상태로 하여 NOR 게이트(11)를 활성화 시키고 컴퓨터 시스템은 시스템 데이타 버스를 통하여 확장 슬롯을 제어하기 위한 제2도에 도시되어 있는 데이타 값중 HEX값 FAH(11111010)을 출력한다.
상기 NOR 게이트(11)의 출력 단자로부터 출력되는 하이 레벨 신호를 입력받아 활성화된 래치 버퍼(10)는 활성화됨과 동시에 시스템 데이타 버스로 입력되는 HEX 데이타 값 FAH를 입력받는다.
상기 HEX 데이타 값을 입력받아 기억하고 있는 래치 버퍼(10)는 로우 레벨 상태에서 활성화되는 출력 제어 신호가 접지되어 있으므로 출력 단자를 통하여 HEX 데이타 값에 해당하는 신호를 래치 버퍼(10)의 출력단을 통하여 전계 효과 트랜지스터(20∼22)로 출력한다.
상기 전계 효과 트랜지스터(20∼22)중에 로우 레벨 신호를 입력받은 제1, 제3전계 효과 트랜지스터(20,22)는 확장 슬롯으로 전달되는 전원을 차단하여 제1, 제3확장 슬롯(30,32)의 전원을 오프 상태가 되게 하고 나머지 확장 슬롯은 온 상태가 되어 옵션 카드를 사용할 수 있다.
상기와 같은 동작을 이용하여 같은 입/출력 어드레스와 같은 인터럽트 레벨을 사용하는 옵션 카드의 확장 슬롯을 온/오프 제어함으로서 신호 충돌로 인한 옵션 카드의 오동작을 방지할 수 있다.
따라서, 상기와 같이 동작하는 이 발명의 실시예에 따른 컴퓨터 확장 슬롯의 전원 제어 회로의 효과는, 퍼스널 컴퓨터의 확장 슬롯에 여러개의 옵션 카드가 삽입되어 있더라도 사용하지 않는 확장 슬롯의 전원을 통제하여 소비전력을 줄이고, 여러개의 옵션 카드를 확장 슬롯에 장착하여 사용할 경우에는 신호 충돌로 인한 오동작을 방지할 수 있도록 한 것이다.
Claims (3)
- 컴퓨터 시스템에 장착된 다수의 확장 슬롯과, 상기 컴퓨터 시스템으로부터 입력되는 데이터를 저장하고, 상기 다수의 확장 슬롯의 전원 온/오프 상태를 나타내는 다수의 제어 신호를 출력하는 래치부와, 상기 컴퓨터 시스템의 전원과 상기 다수의 확장 슬롯 사이에 연결되고, 상기 다수의 제어 신호에 의해 제어되는 전원 제어부를 포함하며, 상기 전원 제어부는 상기 다수의 제어 신호 중 특정 제어 신호가 전원 온 상태를 나타낼 때, 상기 다수의 확장 슬롯 중 해당 확장 슬롯에 상기 컴퓨터 시스템의 전원을 연결하고, 상기 다수의 제어 신호 중 특정 제어 신호가 전원 오프 상태를 나타낼 때, 상기 다수의 확장 슬롯 중 해당 확장 슬롯으로부터 상기 컴퓨터 시스템의 전원을 분리하는 것을 특징으로 하는 컴퓨터 확장 슬롯의 전원 제어 회로.
- 제1항에 있어서, 상기한 래치부는 상기 컴퓨터 시스템으로부터 입력되는 포트 어드레스 신호와 입출력 쓰기 신호를 조합하여 해당 신호를 출력하는 NOR 게이트와, 상기 NOR 게이트로부터 출력되는 신호에 따라 상기 컴퓨터 시스템으로부터 입력되는 데이터를 저장하고, 상기 다수의 제어 신호를 출력하는 래치 버퍼로 이루어지는 것을 특징으로 하는 컴퓨터 확장 슬롯의 전원 제어 회로.
- 제2항에 있어서, 상기 전원 제어부는 게이트 단자와, 소스 단자와, 드레인 단자를 갖는 다수의 전계 효과 트랜지스터를 포함하며, 상기 다수의 전계 효과 트랜지스터의 각 게이트 단자는 상기 래치 버퍼로부터 출력되는 다수의 제어 신호 각각에 연결되고, 상기 다수의 전계 효과 트랜지스터의 각 소스 단자는 상기 컴퓨터 시스템의 전원에 연결되고, 상기 다수의 전계 효과 트랜지스터의 각 드레인 단자는 상기 다수의 확장 슬롯 각각에 연결되는 것을 특징으로 하는 컴퓨터 확장 슬롯의 전원 제어 회로.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950019942A KR0163883B1 (ko) | 1995-07-07 | 1995-07-07 | 컴퓨터 확장 슬롯의 전원 제어회로 |
US08/677,369 US5805904A (en) | 1995-07-07 | 1996-07-05 | Power control circuit of at least one computer expansion slot |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950019942A KR0163883B1 (ko) | 1995-07-07 | 1995-07-07 | 컴퓨터 확장 슬롯의 전원 제어회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970007572A KR970007572A (ko) | 1997-02-21 |
KR0163883B1 true KR0163883B1 (ko) | 1998-12-15 |
Family
ID=19420046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950019942A KR0163883B1 (ko) | 1995-07-07 | 1995-07-07 | 컴퓨터 확장 슬롯의 전원 제어회로 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5805904A (ko) |
KR (1) | KR0163883B1 (ko) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5991885A (en) * | 1997-06-11 | 1999-11-23 | Clarinet Systems, Inc. | Method and apparatus for detecting the presence of a remote device and providing power thereto |
US6105090A (en) * | 1997-11-17 | 2000-08-15 | International Business Machines Corporation | Method and apparatus for activating a power interlock system and automatically disabling a power supply in a computer having PCI slots |
KR19990041695A (ko) * | 1997-11-24 | 1999-06-15 | 윤종용 | 컴퓨터 시스템에 있어서 옵션 카드의 전원 강제 차단 장치 |
WO1999053627A1 (en) | 1998-04-10 | 1999-10-21 | Chrimar Systems, Inc. Doing Business As Cms Technologies | System for communicating with electronic equipment on a network |
JP3617770B2 (ja) * | 1998-05-29 | 2005-02-09 | 株式会社日立製作所 | ネットワーク管理システム及びネットワーク管理方式 |
KR20000001721A (ko) * | 1998-06-12 | 2000-01-15 | 윤종용 | 전력 소비 감소 기능을 구비한 컴퓨터 시스템 |
KR100499611B1 (ko) * | 2002-08-22 | 2005-07-05 | 엘지전자 주식회사 | 컴퓨터 시스템의 전원 관리방법 및 장치 |
US20060271804A1 (en) * | 2005-05-31 | 2006-11-30 | Alperin Joshua N | Power consumption control for information handling system |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1047329B (it) * | 1975-09-30 | 1980-09-10 | C Olivetto E C S P A Ing | Dispositivo di teleaccensione e di inizzializzazione di un terminale |
DE69031705T2 (de) * | 1989-11-29 | 1998-04-02 | Toshiba Kawasaki Kk | Zum Anschluss einer Erweiterungseinheit geeignetes Rechnersystem |
FR2660769B1 (fr) * | 1990-04-06 | 1994-09-23 | Neiman Sa | Circuit de reveil d'alimentation de microprocesseur, notamment pour une carte d'identification d'un ensemble de telecommande d'automobile. |
DE4230204A1 (de) * | 1991-09-09 | 1993-03-11 | Toshiba Kawasaki Kk | Netzteilsteuersystem fuer ein elektronisches geraet und daran angeschlossene erweiterungseinheit |
US5396636A (en) * | 1991-10-21 | 1995-03-07 | International Business Machines Corporation | Remote power control via data link |
US5339445A (en) * | 1992-11-16 | 1994-08-16 | Harris Corporation | Method of autonomously reducing power consumption in a computer sytem by compiling a history of power consumption |
JPH07115428A (ja) * | 1993-10-20 | 1995-05-02 | Hitachi Ltd | 遠隔電源制御方式 |
US5613130A (en) * | 1994-11-10 | 1997-03-18 | Vadem Corporation | Card voltage switching and protection |
US5581712A (en) * | 1994-11-17 | 1996-12-03 | Intel Corporation | Method and apparatus for managing live insertion of CPU and I/O boards into a computer system |
-
1995
- 1995-07-07 KR KR1019950019942A patent/KR0163883B1/ko not_active IP Right Cessation
-
1996
- 1996-07-05 US US08/677,369 patent/US5805904A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5805904A (en) | 1998-09-08 |
KR970007572A (ko) | 1997-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6523128B1 (en) | Controlling power for a sleeping state of a computer to prevent overloading of the stand-by power rails by selectively asserting a control signal | |
US5652536A (en) | Non-glitch clock switching circuit | |
US7409573B2 (en) | Micro-controller having USB control unit, MC unit and oscillating circuit commonly used by the USB control unit and the MC unit | |
US4694393A (en) | Peripheral unit for a microprocessor system | |
US5845139A (en) | System for providing a host computer with access to a memory on a PCMCIA card in a power down mode | |
KR0163883B1 (ko) | 컴퓨터 확장 슬롯의 전원 제어회로 | |
US5867718A (en) | Method and apparatus for waking up a computer system via a parallel port | |
US20050253828A1 (en) | Computer system and method of controlling the same | |
KR970012168A (ko) | 외부 장치를 액세스시키는 데이타 처리 시스템 및 외부 장치를 액세스시키는 방법 | |
GB2308469A (en) | Power conserving clocking system | |
US6330679B1 (en) | Input buffer circuit with dual power down functions | |
KR960014161B1 (ko) | 키보드의 키 입력 감지회로 | |
KR20000008581A (ko) | 전원 관리 기능을 갖는 컴퓨터 시스템 | |
KR19980038041A (ko) | 노트북 피씨(pc)의 홀트 방지장치 | |
KR920003487Y1 (ko) | Rom영역 확장회로 | |
KR0173560B1 (ko) | 아이디이 인터페이스 장치 | |
KR100280570B1 (ko) | 입/출력 보드에서 시스템 관리를 수행하기 위한 리셋 제어회로 | |
KR960008250Y1 (ko) | 제어기기의 데이타 입력/출력 제어회로 | |
KR940002817Y1 (ko) | 옵션 카드의 전력 소모 방지 회로 | |
KR100471080B1 (ko) | 컴퓨터시스템의 전원제어회로 | |
KR940007811B1 (ko) | 키-스캔 데이타를 공유하는 전자 계산기 | |
KR970005035Y1 (ko) | 전원제어회로 | |
JPH0718187Y2 (ja) | Cmos回路を含む電子装置 | |
KR970012172A (ko) | 멀티 마이크로 프로세서용 버스제어(bus controller)장치 | |
KR19990010664A (ko) | 명령어를 통한 시스템 리셋회로 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120830 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20130830 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20140828 Year of fee payment: 17 |
|
EXPY | Expiration of term |