KR0173560B1 - 아이디이 인터페이스 장치 - Google Patents

아이디이 인터페이스 장치 Download PDF

Info

Publication number
KR0173560B1
KR0173560B1 KR1019950011842A KR19950011842A KR0173560B1 KR 0173560 B1 KR0173560 B1 KR 0173560B1 KR 1019950011842 A KR1019950011842 A KR 1019950011842A KR 19950011842 A KR19950011842 A KR 19950011842A KR 0173560 B1 KR0173560 B1 KR 0173560B1
Authority
KR
South Korea
Prior art keywords
pci
isa
address
data
local bus
Prior art date
Application number
KR1019950011842A
Other languages
English (en)
Other versions
KR960042441A (ko
Inventor
신동우
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950011842A priority Critical patent/KR0173560B1/ko
Publication of KR960042441A publication Critical patent/KR960042441A/ko
Application granted granted Critical
Publication of KR0173560B1 publication Critical patent/KR0173560B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/404—Coupling between buses using bus bridges with address mapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 컴퓨터 주변장치를 로컬 버스상에서 제어하기 위한 IDE(Intehrated Drive Electronics) 인터페이스 장치에 관한 것으로, 외부의 PCI(Peripheral Component Interconnector) 로컬 버스로부터 PCI 데이터를 입력받아 저장하는 데이터저장수단(1); 상기 PCI 로컬 버스에 연결되어 PCI 제어신호에 따라 입력되는 PCI 주소신호를 저장하는 주소 저장수단(2); 상기 PCI 로컬 버스로부터 입력되는 PCI 제어신호를 래치하는 래치수단; 상기 데이터 저장수단, 주소 저장수단, 래치수단 및 외부의 ISA(Industry-Standard Architecture) 버스로부터 입력되는 신호들을 외부의 클럭신호(CLK)에 따라 정합 처리하는 ISA 브리지(9); 상기 ISA 브리지(9)에 연결되어 데이터 및 주소신호를 PCI 로컬 버스로 출력하는 멀티플렉서;를 구비하는 것을 특징으로 하여 보드 제작시 소모되는 시간 및 원가를 상당분 절감할 수 있는 효과가 있다.

Description

아이디이 인터페이스 장치
제1도는 본 발명에 따른 구성 블럭도.
* 도면의 주요부분에 대한 부호의 설명
1 : 데이터 레지스터 2 : 주소 레지스터
3 : 멀티플렉서(MUX) 4 : 데이터 및 주소 버퍼
5 : ISA 주소 복호기 6 : ISA 타이밍 제어 및 명령 복호기
7 : 상태 래치 8 : 명령래치
9 : ISA브리지
본 발명은 컴퓨터 주변장치를 사용할 때 하드디스크 드라이브(Hard disk drive), 플로피디스크 드라이브(Floppy disk drive), 씨리얼 포트(Serial port), 프린터 포트(Print port)등을 로컬 버스상에서 제어하도록 한 IDE(Integrated Drive Electronics) 인터페이스 장치에 관한 것이다.
종래의 IDE 인터페이스 장치는 하드디스크 드라이브만을 사용할 수 있도록 구성되어 있어 플로피디스크 드라이브 및 기타 ISA(Industry-Standard Architecture) 버스상에서 동작하도록 되어 있는 주변장치들을 사용하기 위해서는 별도의 ISA 카드 제작이 필요하였다.
따라서 본 발명은 PCI(Peripheral Component Interconnector) 로컬 버스로부터 데이터 및 제어신호를 받아서 ISA 타이밍 및 제어신호를 발생할 수 있는 ISA 브리지 로직을 로컬 버스 IDE 디바이스(device)내에 구성한 IDE 인터페이스 장치를 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 외부의 PCI(Peripheral Component Interconnector) 로컬 버스로부터 PCI 데이터를 입력받아 저장하는 데이터 저장수단; 상기 PCI 로컬 버스에 연결되어 PCI 제어신호에 따라 입력되는 PCI 주소신호를 저장하는 주소 저장수단; 상기 PCI 로컬 버스로부터 입력되는 PCI 제어신호를 래치하는 래치수단; 상기 데이터 저장수단, 주소 저장수단, 래치수단 및 외부의 ISA(Industry-Standard Architecture) 버스로부터 입력되는 신호들을 외부의 클럭신호(CLK)에 따라 정합 처리하는 ISA 브리지; 상기 ISA 브리지에 연결되어 데이터 및 주소신호를 PCI 로컬 버스로 출력하는 멀티플렉서;를 구비하는 것을 특징으로 한다.
이하, 첨부도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.
제1도는 본 발명에 따른 구성 블록도로서, PCI 로컬 버스로부터 입력되는 PCI 데이터와 PCI 주소신호는 인버어터(11)를 통해 각각 데이터 레지스터(1)와 주소 레지스터(2)에 저장되고, 또한 PCI 로컬 버스로부터 입력되는 PCI 제어신호는 인버어터(13)를 통해 상기 주소 레지스터(2)와 상태래치(7) 및 명령래치(8)에 입력되는데, 상기 PCI 제어신호중 바이트 인에이블 신호(Byte Enable Signal)는 상태래치(status latch)(7)에 래치되고 명령신호를 명령래치(8)에 래치된다.
ISA 브리지(9)는 클럭신호(CLK)에 따라 상기 데이터 레지스터(1), 주소 레지스터(2), 상태래치(7) 및 명령래치(8)로 부터 출력되는 신호들을 ISA 버스에 적합한 ISA 데이터와 ISA 주소신호 및 ISA 제어신호로 정합하여 인버어터 (15,16,17)를 통해 ISA 버스로 출력한다. 또한 ISA 브리지(9)는 인버어터(14,18)를 통해 ISA 버스로부터 입력되는 신호들을 정합하는데, 상기 정합된 신호중 제어신호는 인버어터(12)를 통해 PCI 로컬 버스로 출력하고, 데이터와 주소신호는 멀티플렉서(MUX)(3)로 출력하며, 상기 멀티플렉서(3)의 출력은 인버어터(10)를 통해 PCI 로컬 버스로 보내진다.
상기와 같이 동작하기 위한 ISA 브리지(9)는, 상기 데이터 레지스터(1)로부터 데이터를 입력받아 인버어터(15)로 출력하고 상기 인버어터(14)를 통해 입력되는 ISA버스의 ISA데이타와 ISA 주소신호를 입력받아 상기 멀티플렉서(3)로 출력하는 데이터 및 주소 버퍼(4)와, 상기 명령래치(8)의 명령신호에 따라 주소 레지스터(2)로부터 출력되는 주소신호를 인버어터(16)로 출력하는 ISA 주소 복호기(5)와, 클럭신호(CLK)에 따라 상기 상태래치(7)와 명령래치(8)로
부터 바이트 인에이블 신호(Byte Enable Signal)와 명령신호를 입력받아 상기 바이트 인에이블 신호로 상기 멀티플렉서(3)와 데이터 및 주소 버퍼(4)를 제어하고 상기 명령신호는 인버어터(17)를 통해 ISA 버스로 출력하는 ISA 타이밍 제어 및 명령 복호기(6)를 구비한다.
상기한 바와 같이 본 발명에 의한 ISA 브리지를 갖는 로컬 버스 IDE는 ISA 브리지를 통하여 로컬 버스상에서 동작할 수 있으므로 별도의 ISA 카드없이 컴퓨터 주변장치들을 지원하여 보드 제작시 소모되는 시간 및 원가를 상당분 절감할 수 있는 효과가 있다.

Claims (3)

  1. 외부의 PCI(Peripheral Component Interconnector) 로컬 버스로 부터 PCI 데이터를 입력받아 저장하는 데이터 저장수단; 상기 PCI 로컬 버스에 연결되어 PCI제어신호에 따라 입력되는 PCI 주소신호를 저장하는 주소 저장수단; 상기 PCI 로컬 버스로 부터 입력되는 PCI 제어신호를 래치하는 래치수단; 상기 데이터 저장수단, 주소 저장수단, 래치수단 및 외부의 ISA(Industry-Standard Architecture) 버스로 부터 입력되는 신호들을 외부의 클럭신호(CLK)에 따라 정합 처리하는 ISA 브리지; 상기 ISA 브리지에 연결되어 데이터 및 주소신호를 PCI 로컬 버스로 출력하는 멀티플렉서;를 구비하는 것을 특징으로 하는 IDE(Integrated Drive Electronics) 인터페이스 장치.
  2. 제1항에 있어서, 상기 래치수단은, 상기 PCI 제어신호중 바이트 인에이블 신호(Byte Inable Signal)를 래치하는 상태래치부(status latch); 상기 PCI 제어신호중 명령신호를 래치하는 명령래치부;를 구비하는 것을 특징으로 하는 IDE 인터페이스 장치.
  3. 제2항에 있어서, 상기 ISA 브리지는, 상기 데이터 저장수단으로 부터 데이터를 입력받아 상기 ISA 버스로 출력하고 ISA 버스로부터 입력되는 ISA 데이터와 주소신호를 상기 멀티플렉서로 출력하는 데이터 및 주소 버퍼; 상기 명령래치부의 명령신호에 따라 주소 저장수단으로부터 출력되는 주소 신호를 ISA 버스로 출력하는 ISA 주소 복호기; 상기 클럭신호(CLK)에 따라 상기 바이트 인에이블 신호(Byte Inable Signal)와 명령신호를 입력받아 상기 바이트 인에이블 신호로 상기 멀티플렉서와 데이터 및 주소 버퍼를 제어하고 상기 명령신호를 ISA 버스로 출력하는 ISA 타이밍 제어 및 명령 복호기;를 구비하는 것을 특징으로 하는 IDE 인터페이스 장치.
KR1019950011842A 1995-05-13 1995-05-13 아이디이 인터페이스 장치 KR0173560B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950011842A KR0173560B1 (ko) 1995-05-13 1995-05-13 아이디이 인터페이스 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950011842A KR0173560B1 (ko) 1995-05-13 1995-05-13 아이디이 인터페이스 장치

Publications (2)

Publication Number Publication Date
KR960042441A KR960042441A (ko) 1996-12-21
KR0173560B1 true KR0173560B1 (ko) 1999-04-01

Family

ID=19414398

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950011842A KR0173560B1 (ko) 1995-05-13 1995-05-13 아이디이 인터페이스 장치

Country Status (1)

Country Link
KR (1) KR0173560B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102043947B1 (ko) 2018-08-30 2019-11-12 동원산업 주식회사 주차 브레이크용 단자 고정형 램프 스위치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102043947B1 (ko) 2018-08-30 2019-11-12 동원산업 주식회사 주차 브레이크용 단자 고정형 램프 스위치

Also Published As

Publication number Publication date
KR960042441A (ko) 1996-12-21

Similar Documents

Publication Publication Date Title
JP2573566B2 (ja) バスコンバータ
US5764968A (en) Clock supply permission/inhibition control system
US5422523A (en) Apparatus for translating logic signal levels from 3.3 volts to 5 volts
JPH05204820A (ja) マイクロプロセッサ、処理システム、およびバスインタフェース
US5291080A (en) Integrated circuit device having tristate input buffer for reducing internal power use
US5644734A (en) Method and apparatus for multiplexing bus connector signals with sideband signals
JPH0342732A (ja) 半導体集積回路
KR0173560B1 (ko) 아이디이 인터페이스 장치
WO1995022095A1 (en) Two clock microprocessor design with stall
JP2005150201A (ja) 半導体集積回路装置
US5737544A (en) Link system controller interface linking a PCI bus to multiple other buses
EP0783148A2 (en) Power conserving clocking system
KR100252508B1 (ko) 통신처리시스템의 프로세서 보드에서 롬 인터페이스장치
EP0988603B1 (en) Method and arrangement for connecting processor to asic
KR100436051B1 (ko) 입출력 포트가 간소화된 마이크로 컨트롤러 개발 시스템
EP0330110B1 (en) Direct memory access controller
KR950012502B1 (ko) 이.이.피.롬(eeprom)을 사용한 유니트 초기화 회로
KR970007157Y1 (ko) 시스템버스와 다수 병렬포트 사이의 인터페이스 장치
KR0118651Y1 (ko) 피씨와 이미지 프로세서의 인터페이스장치
JPH05127780A (ja) 半導体集積回路
JPS62211763A (ja) 同期出力回路
JPH0535375A (ja) Ｌｓｉの低消費電力装置
JPH05334234A (ja) 高速ｄｍａ転送装置
JPH07152672A (ja) 伝送装置のソフトウェア・ストラップ初期化方式
JPH0635845A (ja) アクセス制御回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050923

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee