KR970005035Y1 - 전원제어회로 - Google Patents

전원제어회로 Download PDF

Info

Publication number
KR970005035Y1
KR970005035Y1 KR92028151U KR920028151U KR970005035Y1 KR 970005035 Y1 KR970005035 Y1 KR 970005035Y1 KR 92028151 U KR92028151 U KR 92028151U KR 920028151 U KR920028151 U KR 920028151U KR 970005035 Y1 KR970005035 Y1 KR 970005035Y1
Authority
KR
South Korea
Prior art keywords
power supply
unit
card
power
peripheral device
Prior art date
Application number
KR92028151U
Other languages
English (en)
Other versions
KR940017030U (ko
Inventor
박희봉
Original Assignee
이헌조
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이헌조, 엘지전자 주식회사 filed Critical 이헌조
Priority to KR92028151U priority Critical patent/KR970005035Y1/ko
Publication of KR940017030U publication Critical patent/KR940017030U/ko
Application granted granted Critical
Publication of KR970005035Y1 publication Critical patent/KR970005035Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

내용없음.

Description

전원제어회로
첨부된 도면은 본 고안의 전원제어회로도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 주변기기제어부 20 : 전원공급부
30, 40, 50 : 버퍼 60 : 스위칭부
70 : 접속부
본 고안은 전원공급제어회로에 관한 것으로, 특히 노트북 피씨(Notebook PC)와 같은 소형 정보기기 제품에 옵션(Option)으로 메모리, 모뎀 등의 사용시 시스템에 전원공급 상태에서 언제든지 주변기기의 삽입 및 제거가 가능하도록 한 전원제어회로에 관한 것이다.
일반적으로 소형정보기기에 주변기기를 장착하여 사용할시 주변기기를 제어하는 주변기기 제어부에 직접 외부기기를 접속하는 접속부를 장착하여 주변기기 제어를 위한 어드레스, 데이타 및 제어신호를 공급하여 주변기기를 제어한다.
이로 인해 종래 노트북 피씨와 같은 소형 정보기기에 메모리카드 또는 모뎀카드등의 옵션을 장착하여 사용할 경우 항상 시스템의 전원공급을 중단한 후 장착하여야 하며 또한 시스템으로부터 옵션카드를 제거할 경우도 항상 전원공급을 중단한 후 카드를 제거하여야 하며 정보기기 사용시 사용자가 실수로 시스템에 전원공급 상태에서 카드를 삽입하거나 제거할 경우 카드가 파괴되거나 시스템 동작에 이상이 발생하여 정보기기의 성능을 저하시키는 문제점이 있었다.
본 고안은 상기와 같은 종래의 문제점을 감안하여 주변기기를 제어하는 시스템과 주변기기 접속부를 직접 접속하지 않고 어드레스, 데이타 및 제어신호를 버퍼링하는 버퍼와 카드삽입 및 제거시에 전원공급을 제어하는 스위칭부를 장착하여 정보기기의 옵션카드 삽입시와 제거시 이에 상응하게 전원공급을 제어하여 옵션카드 파괴 및 시스템 이상동작을 방지하여 정보기기의 성능을 향상하고자 한다.
첨부된 도면은 본 고안의 전원제어회로도로서 이에 도시한 바와 같이 시스템으로부터 데이타를 인가받아 주변기기인 옵션카드 제어를 위한 데이타, 어드레스 및 제어신호 주변기기를 제어하는 주변기기제어부(10)와, 옵션카드인 주변기기 및 주변기기 제어를 위한 주변장치에 전원을 공급하는 전원공급부(20)와 그 전원공급부(20)의 전원을 인가받아 카드 삽입 또는 제거시 이에 상응하게 전원공급을 제어하는 스위칭부(60)와 상기 전원공급부(20)로부터 전원을 인가받고 상기 주변기기제어부(10)의 어드레스 신호를 인가받아 버퍼링하는 버퍼(30)와 상기 전원공급(20)부로부터 전원을 공통인가받고 상기 주변기기제어부(10)로부터 데이타와 제어신호를 각기 인가받아 버퍼링하는 버퍼(40), (50)와, 상기 버퍼(30), (40), (50)로부터 어드레스, 데이타 및 제어신호를 인가받고 상기 스위칭부(60)의 제어신호에 의해 전원을 인가받아 접속되는 카드에 공급하는 접속부(70)로 구성하며 상기 전원공급부(10)는 트랜지스터(Q1)의 베이스에 저항(R1)을 통한 전원전압(Vcc)이 접속됨과 아울러 상기 접속부(70)의 출력단자(CD)가 접속되며 그 트랜지스터(Q1)의 에미터에 전원전압(Vcc)이 접속됨과 아울러 저항(R2)을 통해 트랜지스터(Q2)의 베이스에 접속되며 그 트랜지스터(Q2)의 에미터에 전원전압(Vcc)이 접속되어 구성하고 상기 스위칭부(60)는 모스트랜지스터(Q3)로 구성한다.
이와 같이 구성한 본 고안 전원공급제어회로의 동작과정 및 작용효과를 상세히 설명하면 다음과 같다.
정보기기 시스템에 옵션카드를 장착하지 않고 정보기기 시스템만 동작시킬 경우는 정보기기의 일반적인 기능을 수행하고 메모리카드, 모뎀카드와 같은 외부 옵션카드를 장착할 경우와 제거할 경우의 동작과정을 상세히 설명하면 다음과 같다.
장착하고자 하는 옵션카드를 접속부(70)에 삽입하면 그 접속부(70)는 출력단자(CD)로 저전위 상태의 신호를 출력하여 전원공급부(20)의 트랜지스터(Q1)의 베이스에 인가한다.
이로 인해 상기 전원공급부(20)의 트랜지스터(Q1)는 도통되어 저전위 상태의 신호를 트랜지스터(Q2)의 베이스와 스위칭부(60)의 모스트랜지스터(Q3)게이트에 인가하고 그 트랜지스터(Q2)와 스위칭부(60)의 모스트랜지스터는 도통되어 전원을 접속부(70)의 전원단자(Vc)에 공급함과 아울러 버퍼(30), (40), (50)의 전원단자(V)에 공급한다.
이때 주변기기제어부(10)는 시스템으로부터 주변기기 제어신호를 인가받아 상기 버퍼(30)에 어드레스 신호를 인가하고 버퍼(40)의 데이타입력단자(D)에 데이타를 인가함과 동시에 버퍼(50)의 제어신호입력단자(C)에 제어신호를 각기 인가하고 상기 버퍼(30), (40), (50)는 상기 주변기기제어부(10)로부터 인가받은 어드레스, 데이타 및 제어신호를 버퍼링한 후 상기 접속부(70)에 인가한다.
이때 상기 접속부(70)는 상기 버퍼(30), (40), (50)을 통해 인가받은 어드레스신호, 데이타, 제어신호로 접속된 옵션카드를 제어함과 동시에 옵션카드로부터 데이타, 제어신호 등을 인가받아 상기 버퍼(40), (50)에 인가하고 그 버퍼(40), (50)는 버퍼링한 후 주변기기제어부(10)를 통해 시스템에 인가한다.
한편 상기 접속부(70)에 접속된 옵션카드가 제거되면 접속부(70)는 출력단자(CD)을 통해 고전위 신호를 상기 전원공급부(20)의 트랜지스터(Q1) 베이스에 인가하고 그 트랜지스터(Q2)는 오프되고 그로 인해 고전위 상태의 신호가 저항(R2)을 통해 트랜지스터(Q2)의 베이스와 스위칭부(60)의 모스트랜지스터(Q3) 게이트에 인가되며 상기 트랜지스터(Q2)는 오프되어 버퍼(30), (40), (50)에 인가되는 전원을 차단하고 상기 스위칭부(60)의 트랜지스터(Q3)도 오프되어 상기 접속부(70)의 전원단자(Vc)에 인가되는 전원의 공급을 차단한다.
이때 주변기기제어부(10)의 출력신호인 어드레스, 데이타 및 제어신호는 버퍼(30), (40), (50)에서 차단되어 상기 접속부(70)에 인가되지 않는다.
결국 본 고안의 전원제어회로는 외부의 옵션카드가 제거되면 전원공급을 차단하고 옵션카드가 삽입되면 전원 공급을 자동제어한다.
이상에서 상세히 설명한 바와 같이 본 고안의 전원제어회로는 노트북 피씨와 같은 소형통신기기에 메모리카드, 모뎀카드 등의 옵션카드가 장착되거나 제거될때 시스템의 전원공급을 사용자가 일일이 제거해야 하는 종래의 문제점에 대하여 전원공급을 자동 제어하여 외부카드인 옵션카드 삽입시와 제거시 발생하는 카드 파괴를 방지하여 정보기기의 성능을 향상하는 효과가 있다.

Claims (1)

  1. 시스템에 전원을 공급하는 전원공급부(20)와 시스템으로부터 주변기기 제어신호를 인가받아 주변기기를 제어하는 주변기기제어부(10)와 상기 전원공급부(20)의 전원을 인가받고 상기 주변기기제어부(10)로부터 어드레스, 데이타 및 제어신호를 각기 인가받아 버퍼링하는 버퍼(30), (40), (50)와 상기 전원공급부(20)의 전원공급을 제어하는 스위칭부(60)와 그 스위칭부(60)로부터 전원을 인가받고 상기 버퍼(30), (40), (50)로부터 어드레스, 데이타 및 제어신호를 인가받아 외부기기에 접속되는 접속부(70)로 구성한 전원제어회로.
KR92028151U 1992-12-31 1992-12-31 전원제어회로 KR970005035Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR92028151U KR970005035Y1 (ko) 1992-12-31 1992-12-31 전원제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR92028151U KR970005035Y1 (ko) 1992-12-31 1992-12-31 전원제어회로

Publications (2)

Publication Number Publication Date
KR940017030U KR940017030U (ko) 1994-07-25
KR970005035Y1 true KR970005035Y1 (ko) 1997-05-22

Family

ID=19349032

Family Applications (1)

Application Number Title Priority Date Filing Date
KR92028151U KR970005035Y1 (ko) 1992-12-31 1992-12-31 전원제어회로

Country Status (1)

Country Link
KR (1) KR970005035Y1 (ko)

Also Published As

Publication number Publication date
KR940017030U (ko) 1994-07-25

Similar Documents

Publication Publication Date Title
EP0717341A1 (en) Power enabling apparatus and method
US5537584A (en) Power instability control of a memory card and a data processing device therefor
US5799199A (en) Memory device in which electrical power consumption of power circuit thereof is reduced during an idle state
US6269416B1 (en) Adaptive PCI slot
US5734208A (en) Dynamic termination for signal buses going to a connector
WO1990001189A1 (en) Apparatus for defined switching of a microcomputer to standby mode
WO1998052117A1 (en) Expansion port providing system power-down prior to connection of peripheral devices
WO1999021127A1 (fr) Support sous forme de carte et carte pour ordinateur personnel
KR970005035Y1 (ko) 전원제어회로
US5805904A (en) Power control circuit of at least one computer expansion slot
US6154058A (en) Output buffer
KR100256944B1 (ko) 피씨아이 핫 플러그를 위한 경보 장치
US6553499B1 (en) Low power circuit for waking from a sleep mode by using a remote power-on signal
US5477483A (en) Memory device
KR920006833A (ko) 시스템버스내 전원 과도현상을 억압하기 위한 방법 및 장치
JPS60134924A (ja) オプシヨンユニツト接続方式
KR100284264B1 (ko) 인터페이스 카드의 데이터 유지 및 보안 장치
KR200203112Y1 (ko) 프로세서유닛의오류방지장치
KR0130785Y1 (ko) 휴대용 컴퓨터의 피씨엠씨아이에이 카드 교체시 자동 감지장치
KR100266523B1 (ko) Prom을 갖고 있는 집적 회로의 터미널 세팅용 장치 및 그 방법
JPH02141848A (ja) 記憶消去回路
JP2872029B2 (ja) プリント基板実装回路の誤動作防止装置
JPH06348376A (ja) 外部記憶装置
KR960008250Y1 (ko) 제어기기의 데이타 입력/출력 제어회로
JPH01295351A (ja) メモリ保護回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20060912

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee