KR920006833A - 시스템버스내 전원 과도현상을 억압하기 위한 방법 및 장치 - Google Patents
시스템버스내 전원 과도현상을 억압하기 위한 방법 및 장치 Download PDFInfo
- Publication number
- KR920006833A KR920006833A KR1019910007862A KR910007862A KR920006833A KR 920006833 A KR920006833 A KR 920006833A KR 1019910007862 A KR1019910007862 A KR 1019910007862A KR 910007862 A KR910007862 A KR 910007862A KR 920006833 A KR920006833 A KR 920006833A
- Authority
- KR
- South Korea
- Prior art keywords
- coupled
- bus
- peripheral device
- delay means
- peripheral
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/001—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off
- H02H9/004—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off in connection with live-insertion of plug-in units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Power Sources (AREA)
- Debugging And Monitoring (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 시스템버스에 결합된 멀티프로세서와 시스템버스에 결합된 다수의 주변장치를 갖는 컴퓨터 시스템
제2도는 본 발명의 바람직한 실시예에 사용된 전원공급장치 램핑(ramping)스위치의 회로도
제3도는 본 발명의 바람직한 실시예에 사용된 시스템버스 및 주변 인터페이스에 결합된 시스템버스 절연스위치의 회로도 및 본 발명의 바람직한 실시예에 사용되는 절연스위치에 결합된 온/오프 회로도
Claims (12)
- 최소한 제2주변장치에 선택적으로 결합되며, 제1전압공급장치 및 제2전압공급장치를 포함하는 다수의 신호라인을 갖는 입력 및 출력(I/O)버스를 거쳐 제1주변장치에 결합되는 최소한 한개의 중앙처리장치, 상기 제1주변장치가 상기 I/O버스를 거쳐 상기 중앙처리장치 즉 처리기와 통신하는 동안 상기 제2주변장치가 상기 I/O버스상으로 삽입되거나 상기 I/O 버스로 부터 제거될 때 컴퓨터 시스템 전반에 걸친 과도현상을 최소화 하기 위한 수단을 포함하는 확장가능 컴퓨터 시스템에 있어서 상기 수단이, 상기 I/O버스상의 상기 제2주변장치 삽입 및 제거에 의해 야기된 전압공급장치 과도현상을 절연시키기 위해 상기 I/O 버스의 상기 신호라인과 상기 제2주변장치 사이에 결합되고 상기 제2주변장치의 삽입 및 제거에 의해 발생된 임피던스 부정합을 더욱 최소화하는 버스절연스위치수단, 상기 I/O 버스의 정상적인 판독/기록 동작에 따른 상기 제2주변장치의 전원업 및 전원다운 시퀸스 동안에 상기 제2주변장치에 의해 발생된 전원 과도현상의 방해를 최소화 하도록 다수의 타이밍 신호를 발생하기 위해 상기 스위칭 수단과 상기 제2주변장치에 결합되고 더욱이 기준전압을 수신하기 위하여 상기 제2전압공급 장치에 결합되는 온/오프 타이밍수단, 상기 제1주변장치가 온될 때 상기 컴퓨터 시스템을 통한 전류 과도 현상을 절연시키기 위해 상기 타이밍회로 및 상기 제2주변장치에 결합되며, 또한 상기 제1전압공급장치 및 제2전압공급장치에 결합되는 램핑수단, 상기 I/O 버스가 상기 제1주변장치에 따른 동작 판독/기록 모드내에 있을 때 사용자가 상기 I/O 버스상에 상기 제2주변장치를 삽입하기 위한 시도를 하는 무효상태를 사용자에게 경고하기 위해 상기 타이밍 수단에 결합된 경고수단으로 구성되는 것을 특징으로 하는 컴퓨터 시스템.
- 제1항에 있어서, 상기 I/O 버스가 소형 컴퓨터 시스템 인터페이스(SCSI) 버스인 것을 특징으로 하는 컴퓨터 시스템.
- 제1항에 있어서, 상기 제1전압공급원 Vcc 이 5볼트인 것을 특징으로 하는 컴퓨터 시스템.
- 제1항에 있어서, 상기 제2전압공급원(VDD)이 12 볼트인 것을 특징으로 하는 컴퓨터 시스템.
- 제1항에 있어서, 상기 절연수단이 전계효과 트랜지스터(FET)를 포함하며, 상기 FET의 드레인 구동부는상기 I/O 버스에 결합되며, 상기 FET 의 소오스 구동부는 상기 제2주변장치에 결합되며, 상기FET 의게이트 구동부는 최소한 두개의 장치 트랜지스터를 거쳐 상기 순서화 수단에 결합되는 것을 특징으로 하는 컴퓨터 시스템.
- 제1항에 있어서, 상기 온/오프 타이밍수단이 각각 스위치 가능신호, 전원가능신호, 리세트신호 및 신호라인 가능신호를 발생하기 위해 제1지연수단, 제2지연수단, 제3지연수단 및 제4지연수단에 결합되는 토글스위치로 이루어진 것을 특징으로하는 컴퓨터 시스템.
- 제6항에 있어서, 온/오프 타이밍수단은, 상기 제1지연수단이 상기 스위치 가능신호를 발생하기위해 상기 토글스위치 및 상기 시스템버스의 상기 전원라인에 결합되며, 상기 제1지연수단이 최소한 저항과 인버터를 가지며, 상기 스위치 가능 신호가 또는 제2주변장치가 상기 시스템버스로 부터 삽입되는가 또는 제거되는 가를 나타내기 위해 상기 버스절연 수단에 결합되는 것을 특징으로 하는 컴퓨터 시스템.
- 제6항에 있어서, 온/오프 타이밍 수단은, 상기 제2지연수단이 그의 입력에서 상기 제2주변장치가 상기 시스템버스상에 삽입됨과 동시에 상기 램핑수단에 전원을 공급하기 위해 상기 제1지연수단과 상기 시스템버스의 전원라인에 결합되며, 상기 제2지연수단은 또한 상기 제2주변장치가 상기 시스템버스에서 제거될 때 작동하는 상기 리세트 신호 및 상기 신호라인의 단언후에 상기 제2주변 장치로의 전원을 중단시키는 것을 특징으로 하는 컴퓨터 시스템.
- 제6항에 있어서, 온/오프 타이밍수단은, 상기 제3지연수단이 그의 입력에서 상기 제2주변장치가 상기 시스템버스상으로 삽입되거나 상기 시스템버스 버스로부터 제거될 때 상기 제2주변장치를 알려진 상태로 두기위해 상기 제2지연수단, 상기 시스템버스의 신호라인 및 전원라인에 결합되며, 상기 제2지연수단이 적어도 트랜지스터 및 AND 게이트를 갖는 것을 특징으로 하는 컴퓨터 시스템.
- 제6항에 있어서, 온/오프 타이밍수단은, 상기 제4수단이 상기 시스템버스의 상기 신호라인을 가능하게 하고 기능 해제하도록 상기 제2지연수단 및 상기 제3지연수단의 입력 사이에 결합되며, 상기 제4 지연수단이 또한 상기 I/O 버스가 상기 제1주변장치에 따른 작동 판독/기록 모드에 있을때 사용자가 상기 I/O 버스 상의 상기 제2주변장치를 삽입시키도록 시도할 때 상기 경보수단을 동작시키기 위해 상기 경보수단에 결합되며, 상기 제4지연수단이 인버터에 결합된 최소한 하나의 저항을 갖는 것을 특징으로 하는 컴퓨터 시스템.
- 제1항에 있어서, 상기 램핑 수단이 다수의 밀러 적분기로 이루어지며, 상기 밀러 적분기가 그의 입력에서 상기 전원 가능신호를 수신하도록 상기 타이밍수단에 결합되며, 상기 밀러 적분기가 상기 전원 가능 신호가 단언 해제 될때까지 다수의 램프를 발생하며, 상기 밀러 적분기가 또한 그의 입력에서 상기 전원라인에 결합되며, 상기 밀러 적분기가 또한 그의 출력에서 상기 제2주변장치의 전원라인에 결합되는 것을 특징으로 하는 컴퓨터 시스템.
- 제1항에 있어서, 상기 경고수단이 게이트 구동부로 이루어지며, 상기 게이트 구동부가 상기 제2주변장치에 결합된 게이트를 가지며, 상기 게이트 구동부가 오디오 출력장치를 거쳐 트랜지스터에 결합된 드레인을 가지며, 상기 트랜지스터가 그의 게이트에서 상기 타이밍수단에 결합되며, 상기 트랜지스터가 그의 소오스에서 상기 스텝 버스의 상기 전원라인에 결합되는 것을 특징으로 하는 컴퓨터 시스템.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US58867290A | 1990-09-25 | 1990-09-25 | |
| US588,672 | 1990-09-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920006833A true KR920006833A (ko) | 1992-04-28 |
| KR940001690B1 KR940001690B1 (ko) | 1994-03-05 |
Family
ID=24354818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910007862A KR940001690B1 (ko) | 1990-09-25 | 1991-05-15 | 시스템버스내 전원 과도현상을 억압하기 위한 방법 및 장치 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH04247506A (ko) |
| KR (1) | KR940001690B1 (ko) |
| GB (1) | GB2248352A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100392470B1 (ko) * | 2000-07-31 | 2003-07-22 | 학교법인 한양학원 | 미세다공성 염소화 폴리염화비닐막 및 그 제조방법 |
| KR101446665B1 (ko) * | 2010-09-27 | 2014-10-01 | 샨동 코킹 그룹 컴퍼니 리미티드 | 용융 슬래그를 이용하여 폼재료를 제조하는 방법 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5311514A (en) * | 1993-04-01 | 1994-05-10 | Ford Motor Company | Driver for bus circuit of motor vehicle multiplex communications system |
| JP3598530B2 (ja) * | 1994-04-21 | 2004-12-08 | 株式会社日立製作所 | 活栓挿抜装置 |
| KR100455649B1 (ko) * | 1997-03-10 | 2004-12-29 | 삼성전자주식회사 | 주변장치의착탈잠금제어장치및그방법 |
-
1991
- 1991-04-02 GB GB9106832A patent/GB2248352A/en not_active Withdrawn
- 1991-05-15 KR KR1019910007862A patent/KR940001690B1/ko not_active IP Right Cessation
- 1991-08-27 JP JP3239014A patent/JPH04247506A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100392470B1 (ko) * | 2000-07-31 | 2003-07-22 | 학교법인 한양학원 | 미세다공성 염소화 폴리염화비닐막 및 그 제조방법 |
| KR101446665B1 (ko) * | 2010-09-27 | 2014-10-01 | 샨동 코킹 그룹 컴퍼니 리미티드 | 용융 슬래그를 이용하여 폼재료를 제조하는 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940001690B1 (ko) | 1994-03-05 |
| GB9106832D0 (en) | 1991-05-22 |
| GB2248352A (en) | 1992-04-01 |
| JPH04247506A (ja) | 1992-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890015425A (ko) | 바이폴라 트랜지스터와 cmos 트랜지스터를 사용한 반도체 집적회로 | |
| US7286005B2 (en) | Supply voltage switching circuit | |
| KR950033833A (ko) | 제1노드의 상태를 감지하기 위한 감지증폭기회로와 그 감지방법 및 컴퓨터시스템 | |
| GB2249444A (en) | A tristate driver circuit | |
| KR850001566A (ko) | 마이크로 컴퓨터 | |
| KR910001746A (ko) | 메모리 소자내의 센스 앰프 드라이버 | |
| KR920006833A (ko) | 시스템버스내 전원 과도현상을 억압하기 위한 방법 및 장치 | |
| KR970023433A (ko) | 혼합 공급 전압 시스템용 출력 드라이버 | |
| US5734729A (en) | Apparatus for eliminating audio noise when power is cycled to a computer | |
| KR960015911A (ko) | 집적회로 | |
| KR960024875A (ko) | 모드 설정회로를 구비한 정보처리 장치 | |
| KR950009464A (ko) | 직렬 통신 포트와 광 통신 포트의 절환 제어장치 및 그의 구동방법 | |
| JPS5474643A (en) | Information processing system | |
| KR970076845A (ko) | 반도체 기억 장치의 입력 회로 | |
| KR970029787A (ko) | 지연된 전력 강하에 의한 메모리 장치 성능의 개선 | |
| KR950030504A (ko) | 밧데리 자동절체회로 및 그 제어방법 | |
| KR900015439A (ko) | 고속 감지 증폭기 | |
| JP3025935B2 (ja) | アラーム信号マスク回路 | |
| KR970005035Y1 (ko) | 전원제어회로 | |
| KR920009033A (ko) | 제어 전압이 증가함에 따라 출력이 감소하는 구분(區分)적 전류원 | |
| KR950000357Y1 (ko) | 키보드 컨트롤러 리세트 회로 | |
| JPH06149429A (ja) | プルアップ抵抗切り替え回路 | |
| SU725232A1 (ru) | Коммутирующее устройство | |
| JPH06314145A (ja) | 電源異常処理装置 | |
| KR920018755A (ko) | 반도체 기억장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030224 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |