KR960024875A - 모드 설정회로를 구비한 정보처리 장치 - Google Patents

모드 설정회로를 구비한 정보처리 장치 Download PDF

Info

Publication number
KR960024875A
KR960024875A KR1019950061541A KR19950061541A KR960024875A KR 960024875 A KR960024875 A KR 960024875A KR 1019950061541 A KR1019950061541 A KR 1019950061541A KR 19950061541 A KR19950061541 A KR 19950061541A KR 960024875 A KR960024875 A KR 960024875A
Authority
KR
South Korea
Prior art keywords
operation mode
test operation
signal
information processing
response
Prior art date
Application number
KR1019950061541A
Other languages
English (en)
Other versions
KR100205847B1 (ko
Inventor
유끼히사 오가따
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR960024875A publication Critical patent/KR960024875A/ko
Application granted granted Critical
Publication of KR100205847B1 publication Critical patent/KR100205847B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Abstract

모든 설정회로를 포함하는 정보처리 장치는, 파워온 테스트 동작으로 설정하는 설정수단과, 테스트 동작 모드에서 입력포트로주터의 읽기 데이타에 대한 일치수단과, 읽기 데이타가 기준 데이타와 일치되는 경우 테스트 동작 모드를 유지하고, 읽기 데이타가 기준 데이타와 일치하지 않는 경우에도 테스트 동작 모드를 사용자 동작 모드로 전환하는 수단으로 이루어 진다.

Description

모드 설정회로를 구비한 정보처리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 제1실시예에 의한 정보처리 장치를 도시하는 회로도, 제5도는 본 발명의 제1실시에 의해 테스트 동작모드에서 사용하는 정보처리 장치를 도시하는 회로도.

Claims (2)

  1. 정보처리 장치에 있어서, 파워온시 테스트 동작 모드를 강제적으로 설정하고, 상기 테스트 동작모드를 설정한 후에, 상기 테스트 동작 모드를 계속 유지할 것인지 사용자 동작 모드로 전환할 것인지를 결정하는 모드 설정회로를 포함하는 것을 특징으로 하는 정보처리 장치.
  2. 모드 설정회로를 구비한 정보처리 장치에 있어서, 파워온시 초기화 신호를 출력하기 위한 파워온 클리어 회로와 상기 초기화 신호에 반응하여 테스트 동작 모드 설정신호를 출력하고 오버플로우 신호에 반응하여 테스트 동작 모드-리세트 신호를 출력하는 플립플롭과, 상기 테스트 동작 모드 설정신호에 반응하여 테스트 동작 모드를 선택하고, 상기 테스트 동작 모드 리세트 신호에 반응하여 사용자 동작 모드를 선택하여 스위치와, 상기 테스트 동작 모드 설정신호에 반응하여 동작하고 소정 시간 주기가 지나도록 테스트 동작 모드 유지 요청신호가 부존재할 때에 상기 테스트 동작 모드 유지 취소 신호를 발생하는 타이머 및, 입력 포트로부터 읽기 데이타가 과학 데이타와 일치하는 경우에는 상기 테스트 동작 모드 요청 신호를 출력하는 결정수단으로 이루어지는 것을 특징으로 하는 모드 설정회로를 포함한 정보처리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950061541A 1994-12-28 1995-12-28 모드 설정회로를 구비한 정보처리 장치 KR100205847B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-327228 1994-12-28
JP6327228A JP2743850B2 (ja) 1994-12-28 1994-12-28 データ処理装置

Publications (2)

Publication Number Publication Date
KR960024875A true KR960024875A (ko) 1996-07-20
KR100205847B1 KR100205847B1 (ko) 1999-07-01

Family

ID=18196755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950061541A KR100205847B1 (ko) 1994-12-28 1995-12-28 모드 설정회로를 구비한 정보처리 장치

Country Status (5)

Country Link
US (1) US5767694A (ko)
EP (1) EP0721163A1 (ko)
JP (1) JP2743850B2 (ko)
KR (1) KR100205847B1 (ko)
TW (1) TW293982B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100496784B1 (ko) * 1997-06-24 2005-09-14 삼성전자주식회사 반도체메모리장치의mrs

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6059450A (en) * 1996-12-21 2000-05-09 Stmicroelectronics, Inc. Edge transition detection circuitry for use with test mode operation of an integrated circuit memory device
JP4132232B2 (ja) * 1998-06-16 2008-08-13 株式会社ルネサステクノロジ 半導体集積回路
JP3292145B2 (ja) 1998-06-26 2002-06-17 日本電気株式会社 半導体記憶装置
EP1030313B1 (en) 1999-02-16 2015-04-01 Fujitsu Semiconductor Limited Semiconductor device having test mode entry circuit
JP2001075834A (ja) * 1999-09-06 2001-03-23 Mitsubishi Electric Corp バーンイン回路
JP2001228936A (ja) * 2000-02-18 2001-08-24 Mitsubishi Electric Corp 内部リセット信号生成回路を備えるマイクロコンピュータ
KR100791075B1 (ko) * 2006-11-15 2008-01-03 삼성전자주식회사 파워 업 리셋 회로 및 이를 구비한 반도체 장치
JP2012160021A (ja) * 2011-01-31 2012-08-23 Toshiba Corp デジタル制御装置およびその実行方法
JP6090017B2 (ja) * 2013-07-10 2017-03-08 富士ゼロックス株式会社 コンピュータシステム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5878243A (ja) * 1981-11-05 1983-05-11 Fuji Xerox Co Ltd 診断プログラム実行方式
JPH083740B2 (ja) * 1987-06-19 1996-01-17 株式会社ゼクセル 制御装置
JPH0216473A (ja) * 1988-07-04 1990-01-19 Nec Corp モード設定回路
JPH0219931A (ja) * 1988-07-08 1990-01-23 Fujitsu Ltd マイクロプロセッサのテストモード制御方式
JPH0331962A (ja) * 1989-06-28 1991-02-12 Nec Corp 初期化及び診断終了認識システム
US5142688A (en) * 1989-11-03 1992-08-25 Motorola, Inc. Data processor test mode access method
JPH04195546A (ja) * 1990-11-28 1992-07-15 Nec Corp マイクロコンピュータのテストモード設定回路
JPH05233352A (ja) * 1992-02-19 1993-09-10 Nec Corp マイクロプロセッサ
JP3147991B2 (ja) * 1992-05-25 2001-03-19 株式会社東芝 半導体記憶装置
JPH0757472A (ja) * 1993-08-13 1995-03-03 Nec Corp 半導体集積回路装置
JP3142435B2 (ja) * 1994-02-15 2001-03-07 株式会社東芝 半導体集積回路装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100496784B1 (ko) * 1997-06-24 2005-09-14 삼성전자주식회사 반도체메모리장치의mrs

Also Published As

Publication number Publication date
KR100205847B1 (ko) 1999-07-01
JP2743850B2 (ja) 1998-04-22
US5767694A (en) 1998-06-16
JPH08185331A (ja) 1996-07-16
EP0721163A1 (en) 1996-07-10
TW293982B (ko) 1996-12-21

Similar Documents

Publication Publication Date Title
KR880008228A (ko) 표시장치
KR920001316A (ko) 정보처리장치
KR960024875A (ko) 모드 설정회로를 구비한 정보처리 장치
FR2659804B1 (fr) Interrupteur de circuit numerique avec entree des donnees par clavier et affichage.
KR850001566A (ko) 마이크로 컴퓨터
KR920002393A (ko) 자동차용 입력인터페이스
KR950003989A (ko) 마이크로컴퓨터
KR870009312A (ko) 자동판매기용 제어장치
KR920020971A (ko) 디지틀 전송 테스트 신호 발생 회로
KR910017290A (ko) 롬 데이타 보호 방법 및 장치
KR870010435A (ko) 데이타 처리 장치의 표시 데이타 출력 제어 장치
KR910005208A (ko) 학습 장치
KR840003102A (ko) 개량 스켈치 장치가 내장된 비데오 디스크 플레이어
KR950014791A (ko) 운전데이터제어장치
KR910013276A (ko) 반도체 집적 회로 장치
KR900013393A (ko) 가상기억장치의 영역구분방식 및 회로
KR910012841A (ko) 마이콤을 이용한 외부기기 제어방법
KR920018755A (ko) 반도체 기억장치
JPS56114472A (en) Rationalizing device for recording signal of partial reading and recording device
KR920007369A (ko) 페이저의 cpu 운용방법
KR910012928A (ko) 컴퓨터의 메모리 확장 시스템
KR970076781A (ko) 비디오 카세트 레코더의 현재 시간 세팅 방법
KR920022860A (ko) 입력된 데이타의 홀딩 방법
KR970024569A (ko) 시간지연회로
KR930018978A (ko) 온 타임시 파우어 '오프'방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040323

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee