TW293982B - - Google Patents

Download PDF

Info

Publication number
TW293982B
TW293982B TW084114072A TW84114072A TW293982B TW 293982 B TW293982 B TW 293982B TW 084114072 A TW084114072 A TW 084114072A TW 84114072 A TW84114072 A TW 84114072A TW 293982 B TW293982 B TW 293982B
Authority
TW
Taiwan
Prior art keywords
test
mode
test operation
chess
operation mode
Prior art date
Application number
TW084114072A
Other languages
English (en)
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW293982B publication Critical patent/TW293982B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

A7 B7 經濟部中央標準局員工消费合作社印製 五、發明説明( 1 ) 發 明 背 罱 本 發 明 傜 有 關 —· 種 資 訊 處 理 裝 置 » 且 較 待 別 地 僳 有 鼷 — 種 具 備 模 式 設 定 電 路 之 資 訊 處 理 裝 置 〇 資 訊 處 理 裝 置 具 使 用 者 操 作 模 式 和 測 試 操 作 模 式 P 測 試 操 作 模 式 係 用 於 檢 査 資 訊 處 理 裝 置 之 動 作 與 功 能 是 否 正 常 的 — 種 模 式 〇 於 是 » 當 一 正 常 使 用 者 於 使 用 者 操 作 模 式 下 使 用 資 訊 處 理 裝 置 時 $ 該 資 訊 邂 理 裝 置 可 能 不 會 從 使 用 操 作 模 式 改 變 至 測 試 搡 作 模 式 〇 資 訊 處 理 裝 置 具 —- 模 式 設 定 電 路 可 設 定 使 用 者 操 作 模 式 或 測 試 操 作 楔 式 中 之 一 種 模 式 〇 棋 式 設 定 電 路 具 一 模 式 設 定 端 來 設 定 資 訊 處 理 裝 置 之 模 式 〇 習 用 技 U 之 模 式 設 定 電 路 如 圖 1 , 2 和 3 所 示 〇 圖 1 % 一 具 備 模 式 設 定 端 之 模 式 設 定 電 路 1 0 0之圖示。 該電 路 1 0 〇包含 -開機淸除電路1 — 用 於 供 應 開 機 淸 除 霣 路 1 之 電 源 端 2 1 —- 輸 入 模 式 設 定 輸 入 訊 號 之 模 式 設 定 端 2 2 ; 具 一 Pc h (P 通道) 電晶體2 3和- -N c h ( N 通 道 ) 電 晶 體 2 4 構 造 之 —* 反 相 器 3 1 9 以 及 以 開 機 淸 除 電 路 1 和 反 相 器 3 1 之 輸 出 為 輸 入 並 輸 出 — 模 式 設 定 信 m 5 1 之 — 正 反 器 2 5 〇 田 電 源 産 生 在 電 源 端 2 1 時 9 楔 式 設 定 電 路 10 0 以 施 加 在 模 式 設 定 端 2 2 上 之 楔 式 設 定 輸 人 倍 號 之 準 位 > 設 定 一 測 試 操 作 模 式 或 使 用 者 操 作 模 式 0 圖 2 傜 電 路 圖 » 說 明 模 式 設 定 端 與 輸 入 端 2 1 共 用 之 一 模 式 設 定 電 路 10 〇 〇 當資訊處理裝置在測試操作模式 下 操 作 時 t 輸. 入 端 2 1 被 輸 入 -3 ~ 在 使 用 者 操 作 模 式 下 較 髙 本紙張尺度適用中國國家標準(CMS ) Λ4坭格(210X 297公犛) A7 B7 五、發明説明(2 ) 於電源供應電壓之電壓。在測試模式下較高於電源供應 之電壓被施加在輸入端21並提升節點A之電壓位準。當 節點A之電壓位準超出反相器36之臨界值時,就輸出一 模式設定信號51,其位準如經由反相器37之測試模式所 不〇 圖3俗一電路圖,説明曰本未審定發明專利申請案號 第平2-16473號所示之模式設定電路10CU當輸人信號50 為高位準時,含正反器4 3 , 4 4和4 5以及閂鎖電路4 6 (latch circuit 46)之計數器42就被重置。然後,正反 器45之輸出Q重置為低位準並開啓傳輸閜47。模式設定 輸入信號於模式設定端22之位準被閂鎖電路46加以鎖定 。接著,該輸入信號50變為低位準。計數器42藉時鐘佶 號CLK開始計數且閂鎖電路46將模式設定輸入信號位準 傳輸至模式設定倍號51。計數器42開始計數並輸出高位 準。由該計數器42之高位準輸出鼷閉閘47。 上述模式設定電路具一模式設定端22並分別由拮取模 式設定端22之位準來設定模式於霜源供應上。於是,有 一問題即,模式設定霜路被一突發在電源供應模式設定 (請先閏讀背面之注意事填寫本頁) .裝·
-tT 經濟部中央榡準局員工消费合作社印災 式雜而改 模該然訊 之低,雜 示降端之 所制定上 3 限設應 圖期式供 。 週模源 式之一電 楔號具被 之信路作 期入電動 預輸定之 非定設確 一 設式正 在式模不 。 定模,成式 設輸前造模 訊傳目所之 雜以。脱期 之路镨跳預 上雷影路非 22定之電為 端設訊,變 本紙乐尺度適用中國國家標牟(CNS ) Λ4规格(2)0X297公嫠) 298282
A7 B7 經濟部中央揉準局貝工消費合作社印装 五、發明説明 ( 3 ) 明 枏 逑 本 發 明 之 g 的 在 提 供 一 種 具 備 設 定 棋 式 之 棋 式 設 定 霣 路 而 不 須 具 備 棋 式 投 定 端 之 資 訊 處 理 裝 置 〇 本 發 明 偽 一 種 資 訊 處 理 裝 置 • 含 有 一 棋 式 設 定 霣 路 » 其 特 撖 包 括 一 設 定 裝 置 • 用 於 開 機 時 設 定 一 澜 試 操 作 棋 式 ; 以 及 一 相 符 裝 置 » 在 m 試 操 作 棋 式 下 • 判 斷 來 白 输 入 埠 之 黷 取 資 料 是 否 相 符 • 假 如 讀 取 資 料 符 合 參 考 資 料 時 9 就 維 持 在 測 試 操 作 棋 式 » 及 假 如 黷 取 資 料 不 符 合 參 考 資 料 畤 就 將 測 試 操 作 模 式 切 換 至 使 用 者 操 作 棋 式 〇 圖 式 簡 述 由 下 文 结 合 附 國 之 說 明 » 本 發 明 之 上 述 及 其 它 百 的 9 優 點 和 特 性 將 更 加 淸 楚 $ 其 中 圖 1 俗 一 電 路 圖 t 說 明 習 用 技 U 模 式 設 定 電 路 之 第 一 實 施 例 〇 圖 2 係 一 電 路 EB3 驪 9 説 明 習 用 技 U 模 式 設 定 電 路 之 第 二 實 施 例 〇 圖 3 係 — 電 路 圖 9 說 明 習 用 技 m 模 式 設 定 霣 路 之 第 二 實 施 例 〇 圖 4 係 — 電 路 圖 9 說 明 根 據 本 發 明 第 1 實 施 例 之 資 訊 處 理 裝 置 〇 圖 5 係 一 電 路 ISI 圈 * 説 明 根 據 本 發 明 第 1 實 施 例 > 在 測 試 操 作 模 式 下 使 用 之 資 訊 處 理 裝 置 〇 圖 6 偽 根 據 本 發 明 第 1 實 施 例 測 試 操 作 模 式 之 流 程 圖。 圖 7 僳 — 電 路 圖 > 說 明 根 據 本 發 明 第 2 實 施 例 之 資 訊 處 理 裝 置 〇 較 佯 管 胞 例 詳 現 參 閲 圃 4 * 說 明 根 據 本 -5 發 明 第 實 施 例 之 資 訊 處 理 先 閱 面 之 注 項 再 % % 本 頁 本紙張尺度適用中國國家標率(CNS ) Α4規格(210Χ297公釐) 83. 3.10,000 訂 A7 B7 五、發明説明(4 ) 裝置。此裝置2QG由一積體電路(Ic)組成。該装置2D0包 含:一開機清除電路1,用以輸出一啓始信號50於開機 時啓始内部電路;一正反器2,其係NOR電路3, 4所構成 ,且設置在開機時輸出一測試操作模式信號1 0 2以及當 取消測試操作模式時就被重置;一 ΝΑΟ電路5,用以輸 入一時鐘信號C L Κ和測試操作模式信號1 0 2 ; —計時器6 ,偽由ΝΑΟ電路5之輸出來設定且僅在測試楔式程序之 期間才操作以及在超過一預定時間週期後,在不見測試 模式維持要求倍號1 07時,輸出一溢流信號1 (Η來取消測 試操作模式;一 NOR電路7,用以輸入啓始信號50及溢流 倍號104; —反相器8,用以輸入NOR電路7之輸出及輸 出一内部重置信號103; —使用者程式記億鼹10,用以 儲存在使用者操作楔式下所使用之程式;一測試程式記 億體11,用以儲存在測試操作模式下測試資訊處理裝置 所使用之程式;一開關12,以測試模式操作信號102來 選定使用者程式記憶饅1 Q和測試程式記憶體11 ; 一 C Ρ ϋ 14,在儲存於‘選定記體中之程式控制下操作,並判斷由 測試程式記億髖11所設定之參考資料和讀取資料是否相 符,且當讀取資料和參考資料相符時就輸出測試操作模 式維持要求信號1ϋ7;外部週邊單位13,包含一連接至 輸入端1-0〜1-7之輸人埠9,並從輸入端輸入讀取資料 而且經由資料匯排DB將讀取資料輸出至CPU 14。 圖5偽一電路圖,說明在測試操作楔式下使用之資訊 處理裝置。該資訊處理裝置200之輸入端1-0〜1-7連接 -6 - 本紙張尺度適用中國國家標準(CNS ) A4«L格(2丨0X 297公兑) 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明(5 ) 至一參考資料産生器7並輸入參考資料産生器7所産生 之參考資料。當持绩為測試操作模式時,參考資料産生 器産生相同於參考資料之讀取資料而當不再持钃為測試 操作模式時,參考資料産生器就不再産生相同於參考資 料之讀取資料。I/O埠ϋ-G〜U-7係連接至包含一鍵盤18 之使用者糸統1 9。 現解釋本實施例之動作。首先,當供應電源至電源供 應端21時,開機淸除電路1输出啓始信號5(3。因溢流信 號104未從計時器6輸出,内部重置信號103經由NOR電 路7和反相器8輪出,並重置内部電路。内部重置信號 103經由NOR電路15輸入至計時器6將計時器6加以重置 並輸入至CPU 14將CPU 14加以重置。而且,正反器2 — 收到啓始信號50即設定输出測試模式操作倍號102。 NAND電路5在澍試模式操作倍號102和時鐘倍號CLK之間 接受輸入並输出至計時器6。計時器6鬱應來自ΝΑΟ電 路5之輸人信號而開始計數。此時,測試操作模式倍號 102輸入切換電路SW而切換電路SW選定測試程式記憶腥 11。於是,操作模式被設為測試模式^ CPU 14在儲存於 測試程式記億體1 1中之程式控制下操作。 參閲如圖6中所示之時序圖來解釋由儲存在測試程式 記億體11中程式之動作。於步驟60中,ϋΡϋ 14謓取輸入 埠1-0〜1-7之資料。如讀取資料並未符合參考資料時, 移至步驟6 0 ,如讀取資料符合參考資料時,則移至步驟 6 2。C P U 1 4輸出測試模式要求信號1 〇 7 ,且經由Ν 0 R電路 (請先閱讀背面之注意事^Μ:4'寫本頁}
:J 裝· '-fl 本紙張尺度適用中國國家標率(CNS ) Λ4規格(210XW7公;^ ) 經濟部中央標準局員工消贤合作社印製 A7 B7五、發明説明(6 ) 1 5重置計時器6。維持該測試操作模式。於步驟6 3中, CPU 14檢査一按鍵輸入是否存在。按鍵輸入顯示測試是 否真正發生β如按鍵輸入並没有輪入時,則移至步驟60 。如按鍵輸入有輸入時,則移至步驟61於步驟64中, C Ρ I) 1 4判斷待啓始之_試常規。測試程式具許多測試常 規,如資訊處理裝置200本身之測試,裝置20D與各週邊 整組,包含裝置2 0 Q間之功能測試。亦即,C P U 1 4需在 許多常規中選定一種常規來執行。於步驟65中,CPU 14 啓始並執行S定之測試常規再回至步驟60。在回至步驟 61時,如在一預定時間週期内,CPU 14之黷取資料不符 合參考資料,C P U 1 4則輪出溢流倍號1 0 4。正反器2根 據溢流信號1 〇 4來重置以取消測試操作模式。在此,輸 出内部重置信號103來啓始内部電路。於是,正反器2不 再輸出測試操作模式信號102而取消測試操作模式並切 換至使用者程式記億體1G。因正反器2被溢流信號104 重置,所以甚至在CPU 14輸出一測試操作模式要求佶號 107,然後要求維持在測試操作楔式時,糸統也不會切 換至測試操作模式。利用測試搡作模式,如資訊處理裝 置之檢測器,眾人可如預期地設定測試操作模式期間之 時間週期。如持缠測試操作模式時,參考資料産生器17 必須産生與謓取資料符合之參考資料且在計時器6輸出 流信號1 0 4之前將此參考資料輸入至輸入埠I - 〇〜I - 7 。並在計時器6輸出湓流信號104之前必須全部完成處 理常規。 -8 一 (請先閲讀背面之注意事1再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Λ4规格(210X297公浼) 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明(7 ) 在使用者操作模式中,輸人埠9與I/O埠ϋ-O〜 U-7連接至使用者糸統11於是,供應電源至電源供應 端21而啓動資訊處理裝置。資訊處理装置選定至测試程 式記億體11且CPU 14如上述般執行潮試程式記億體11之 程式常規。因輸入埠9未連接至參考資料産生器17,在 步驟61中,讀取資料就與參考資料不相符。因此,CPU 1 4不輸出測試操作楔式要求倍號1 Q 7 .而在一預定時間 週期後,計時器6就輸出溢流信號104且選定使用程式 記億體1G。如上述,當裝置200在使用者操作模式中使 用時,選定使用者程式記憶體10而不執行測試程式記億 體1 1之測試常規。 在測試操作模式時,使用者糸統19僅使用I/O埠U-〇/ 11-7。然而,因測試操作模式為裝置2QG之功能渕試,使 用者条統19在測試搡作模式下不需要使用到所有的埠。 圖7為根據本發明第2實施例資訊處理裝置之霣路圖。 相反地,根據本發明第1實施例,週邊霣路13且輸入 埠 和輸出埠551輸出埠55連接至輸出端0-0〜0-7。輸 入端1-0〜1-7和輸出端0-0〜0-7係藉由CPU 14之位址彼 此分別連接《於圖6中之步驟6 0之前,測試程式記億體 11更儲存寫錄輪出埠55參考資料之步驟。供應罨 源至端點21並接著在測試程式記億體11之程式之後,資 訊處理裝置執行CPU 14輸出埠55之寫入參考資料 。當持缠為·潮試,操作模式時,C P U 1 4藉位址連接輸出埠 55至輸入埠9。於是,來自輸入埠9之讀取資料就與至 請 閲 讀…! 背 面 之 注-1 意 事 tί裝 頁 訂 —Μ — 本紙張尺度適用中國國家標隼(CNS ) Λ4规格(210Χ297公痊) 經濟部中央標準局員工消費合作社印製 293982 at B7五、發明説明(8 )輸出埠55之參考資料相符。當不持缠在測試操作楔式時 ,CPU 14就不藉位址連接輸出埠55至輸入埠9。 «I 綜上所述,資訊處理裝置沒有外部棋式端點。因此, 資訊處理装置不會根據電源改變為不正確棋式,因雜訊 不會從外部模式端點輸入。而且,於實際作業在使用者 操作模式期間,甚至意外切至測試操作楔式時,此裝置 有防止錯誤維持在測試操作模式下之效果。在儲存於測 試操作記億體之程式控制下,當不執行說明維持測試操 作模式之步驟時,測試操作楔式自動切換至使用者楔式。 根據本發明第2實施例之資訊處理裝置不餺要參考資 料産生器。 雖然已經詳細説明本發明之較佳實施例,我們應該了 解只要不镉離附加之申諳專利項目所界定之本發明之精 神與範圍,都可做各種不同的改變,取代和替代。例如 ,記億體10、11實際上不分開。記慊齷只有唯一並以位 址選定測試操作常規與使用搡作常規其中之一β < -/ (請先閱讀背面之注意事务再填寫本頁) -10-
本紙張尺度適用中國國家標準(CNS〉Λ4规格(2!〇Χ297公釐)

Claims (1)

  1. A8 B8 C8 D8 六、申請專利範圍 第8411407 2號「具備模式設定電路之資訊處理裝置」 專利案 (請先閲讀背面之注意事項再填寫本頁) (85年8月6日修正) Λ申請專利範圔: 1. 一種資訊處理裝置,含有一棋式設定電路,其特激包 括: 一設定裝置,用於颶機時設定一测轼操作模式;以 及 一相符裝置,在獼試操作模式下,判斷來自轅入埠 之讀取資料是否相符,假如黷取資料符合參考資料時 ,就維持在測試操作棋式,及假如讀取賫料不符合參 考資料時就將測轼操作棋式切換至使用者操作模式。 2. —種資訊處理裝置,含有一棋式設定霣路,其待撖包 括: 一開機淸除霣路,用以在開機時輪出一啓始倍號; 一正反器,用以輸出一測試操作棋式設定倍號以響 鼷該啓始信號並輸出一測試操作棋式重置倍號以《鼴 一溢流信號; 經濟部中央標準局貝工消費合作社印裝 一開鼷,蘧定一測試操作棋式以《匾該測試操作模 式設定信號並遘定一使用者操作棋式以«應該測試操 作楔式重置信號; 一計時器,用以響醮該測試操作棋式設定信號並在 經遇一預定時間邐期,不見澜試操作棋式維持要求信 本纸張尺度適用中«國家揉準(CNS ) Α4规格(210X297公釐)
TW084114072A 1994-12-28 1995-12-28 TW293982B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6327228A JP2743850B2 (ja) 1994-12-28 1994-12-28 データ処理装置

Publications (1)

Publication Number Publication Date
TW293982B true TW293982B (zh) 1996-12-21

Family

ID=18196755

Family Applications (1)

Application Number Title Priority Date Filing Date
TW084114072A TW293982B (zh) 1994-12-28 1995-12-28

Country Status (5)

Country Link
US (1) US5767694A (zh)
EP (1) EP0721163A1 (zh)
JP (1) JP2743850B2 (zh)
KR (1) KR100205847B1 (zh)
TW (1) TW293982B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6059450A (en) * 1996-12-21 2000-05-09 Stmicroelectronics, Inc. Edge transition detection circuitry for use with test mode operation of an integrated circuit memory device
KR100496784B1 (ko) * 1997-06-24 2005-09-14 삼성전자주식회사 반도체메모리장치의mrs
JP4132232B2 (ja) * 1998-06-16 2008-08-13 株式会社ルネサステクノロジ 半導体集積回路
JP3292145B2 (ja) 1998-06-26 2002-06-17 日本電気株式会社 半導体記憶装置
US6651196B1 (en) 1999-02-16 2003-11-18 Fujitsu Limited Semiconductor device having test mode entry circuit
JP2001075834A (ja) * 1999-09-06 2001-03-23 Mitsubishi Electric Corp バーンイン回路
JP2001228936A (ja) * 2000-02-18 2001-08-24 Mitsubishi Electric Corp 内部リセット信号生成回路を備えるマイクロコンピュータ
KR100791075B1 (ko) * 2006-11-15 2008-01-03 삼성전자주식회사 파워 업 리셋 회로 및 이를 구비한 반도체 장치
JP2012160021A (ja) * 2011-01-31 2012-08-23 Toshiba Corp デジタル制御装置およびその実行方法
JP6090017B2 (ja) * 2013-07-10 2017-03-08 富士ゼロックス株式会社 コンピュータシステム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5878243A (ja) * 1981-11-05 1983-05-11 Fuji Xerox Co Ltd 診断プログラム実行方式
JPH083740B2 (ja) * 1987-06-19 1996-01-17 株式会社ゼクセル 制御装置
JPH0216473A (ja) * 1988-07-04 1990-01-19 Nec Corp モード設定回路
JPH0219931A (ja) * 1988-07-08 1990-01-23 Fujitsu Ltd マイクロプロセッサのテストモード制御方式
JPH0331962A (ja) * 1989-06-28 1991-02-12 Nec Corp 初期化及び診断終了認識システム
US5142688A (en) * 1989-11-03 1992-08-25 Motorola, Inc. Data processor test mode access method
JPH04195546A (ja) * 1990-11-28 1992-07-15 Nec Corp マイクロコンピュータのテストモード設定回路
JPH05233352A (ja) * 1992-02-19 1993-09-10 Nec Corp マイクロプロセッサ
JP3147991B2 (ja) * 1992-05-25 2001-03-19 株式会社東芝 半導体記憶装置
JPH0757472A (ja) * 1993-08-13 1995-03-03 Nec Corp 半導体集積回路装置
JP3142435B2 (ja) * 1994-02-15 2001-03-07 株式会社東芝 半導体集積回路装置

Also Published As

Publication number Publication date
JPH08185331A (ja) 1996-07-16
US5767694A (en) 1998-06-16
JP2743850B2 (ja) 1998-04-22
EP0721163A1 (en) 1996-07-10
KR100205847B1 (ko) 1999-07-01
KR960024875A (ko) 1996-07-20

Similar Documents

Publication Publication Date Title
US6253319B1 (en) Method and apparatus for restoring a computer to a clear CMOS configuration
JP4299883B2 (ja) 複数電圧印加における自動電圧検出
TW293982B (zh)
US7805650B2 (en) Semiconductor integrated circuit and debug mode determination method
TW561336B (en) Detection circuit and method of clearing bios configuration memory for computer main board
EP1724924B1 (en) Digital power-on reset controller
JP2000048149A (ja) メモリカード
CN104735278B (zh) 信息处理装置及信息处理装置的控制方法
TW200923784A (en) Electronic device and method for resuming from suspend-to-ram state thereof
TW476874B (en) Method and device to avoid interrupting BIOS update by unintentionally pressing the reset key
EP0370493B1 (en) Electric circuit device with an improved cartridge connection circuit
TWI736088B (zh) 電子裝置及其測試模式啟用方法
JP2004185619A (ja) クロックソースを切り替えるシステムおよび方法
JP2001228936A (ja) 内部リセット信号生成回路を備えるマイクロコンピュータ
JP2006127407A (ja) 半導体集積回路
JP2000011697A (ja) 半導体記憶装置
JP3727670B2 (ja) マイクロコントローラ
TWI760673B (zh) 電子裝置
JP2005507132A (ja) 不揮発性メモリから揮発性メモリへのデータ転送中の転送ビットの使用
JPH0527875A (ja) 電子機器
JP3540359B2 (ja) 集積回路のテスト回路
TW201830B (en) Method and system for data processing
JP2643790B2 (ja) エミュレータ
JPS63170716A (ja) リセツト回路
CN117149685A (zh) 一种基于国产飞腾平台的定制化pcie设备时序控制方法