JP4299883B2 - 複数電圧印加における自動電圧検出 - Google Patents

Description

発明の背景
関連出願への相互参照
これは、１９９５年１１月１３日、米国特許商標庁に登録された、「ＡＵＴＯＭＡＴＩＣ ＶＯＬＴＡＧＥ ＤＥＴＥＣＴＩＯＮ ＩＮ ＭＵＬＴＩＰＬＥ ＶＯＬＴＡＧＥ ＡＰＰＬＩＣＡＴＩＯＮＳ」という題の、以前の本発明者等の仮特許出願第６０／００６４７８号の本出願である。
発明の分野
本発明は、一般に、電池で作動するパーソナル・コンピュータ（ＰＣ）など、電源から複数の電圧源を与えるシステムで使用するための入力電圧源の電圧レベルの検出に関するものであり、より詳細には、本発明は、コンピュータ・システム内の制御装置チップに供給される入力電圧源の電圧レベルを検出し、検出された入力電圧に基づいて、電気回路が機能動作を実行するために使用するのに適切な電圧レベルを供給する。
従来の技術の説明
今日のコンピュータまたはＰＣの大部分は、ＰＣの電源ユニットによって提供される、５．０ボルト±１０パーセント・レベルで動作している。しかしながら、ＰＣが３．３Ｖなど５Ｖ以外のレベルで動作する傾向がコンピュータ業界で増加し続けている。ＰＣ用の電子構成要素すなわち集積回路（ＩＣ）の設計者は、多様なＰＣまたはシステムの設計要件に応えるため、これらの構成要素が、複数電圧レベルのどのレベルでも動作できるよう設計しなければならない。たとえば、ノートブックＰＣ、ラップトップＰＣ、パームトップＰＣなどのポータブル・コンピュータに強く望まれる、電力消費を削減するという目標のため、コンピュータ業界は、より低い電圧、すなわち３．３ボルト（Ｖ）±１０パーセントで動作できる設計へと進んできた。しかし、電源電圧レベルとして５Ｖを使用することは、多様なシステム、および装置の制約条件のため、まだ必要とされている。
ごく最近では、ポータブル・コンピュータが普及するにつれ、より低い電圧で動作し、より少ない電力しか消費しない電子構成要素および電子装置が、これらのポータブル・コンピュータの設計者にとって、非常に望ましいものになった。そのため、電子構成要素が、３から３．６ボルト、つまり、一般的で、消費者が容易に入手できる３個の電池セルに等しい電圧レベルで動作することが必要になった。
ポータブルＰＣシステムは、ＰＣの製造時、または後で消費者が別にカードを購入したときにＰＣに差し込まれる、ＰＣカードの形で購入できる追加のメモリ、モデム等など（これらのＰＣカードは、時々プラグイン・カードと呼ばれる）の機能拡張に関して、広範囲で多様なフレキシビリティがある。これらのＰＣカードは、ＩＣなどの電子構成要素を備えており、それらのＩＣおよび他の電子構成要素は電源入力源として、３．３Ｖまたは５Ｖ電圧レベルを必要とするので、現在、３．３Ｖまたは５Ｖで動作するよう設計されている。最初の不揮発性記憶装置（フラッシュＥＥＰＲＯＭ装置）は、２つの異なる電圧レベル、すなわち５Ｖと１２Ｖで動作するよう設計されたが、それは、この２つの供給電圧でのみ動作するという制限があったためである。
固体回路カードを使用する、最初のＰＣの高レベルのブロック図が、第１図に示されている。第１図では、一連のフラッシュＥＥＰＲＯＭ ＩＣが、ホスト・インタフェース１４を介してホスト・コンピュータ（図示せず）と通信する制御装置１２に結合される。フラッシュＥＥＰＲＯＭ１０および制御装置１２は、一般に、ＰＣに差し込まれ、インタフェース１４を介してホスト・コンピュータと対話する固体回路ＰＣカード上にある。制御装置は、ＰＣシステムの電源ユニットから５Ｖ電圧レベル源を受け取り、一方、フラッシュＥＥＰＲＯＭは、制御装置１２から、５Ｖと１２Ｖを受け取る。その両方が、第１図の電源１３に示されている。１２Ｖの電圧源は、制御装置１２によって生成される。
しかしながら、後の設計では、フラッシュＥＥＰＲＯＭの設計は、５Ｖの供給電圧だけを必要とする。第２図は、フラッシュＥＥＰＲＯＭなどを組み込んだＰＣ環境で使用される、ＰＣカードなどの高レベル・ブロック図を示す。このカードは５Ｖ ＰＣシステムでのみ動作する。
より最新のフラッシュＥＥＰＲＯＭは、３．３Ｖで動作するよう設計される。
第３図は、これらの３．３ＶフラッシュＥＥＰＲＯＭを使用するＰＣシステムを示す。第３図に示すようなシステムは、入力電圧源として、そのフラッシュＥＥＰＲＯＭに３．３Ｖを供給することを必要とし、したがって、５Ｖ電源で動作できない。同様に、第２図の５Ｖシステムは、フラッシュＥＥＰＲＯＭ装置に供給される５Ｖ供給電源でのみ動作可能である。しかし、まだ、３．３Ｖまたは５Ｖ動作のいずれかをサポートする、すなわち、いずれかの電圧がＰＣカードに供給されることによって、そのいずれかの電圧のもとで効果的に動作するシステムを設計することが必要とされる。さらに、ＰＣＭＣＩＡは、業界で規定された多数のホスト・インタフェース基準の１つであって、ＰＣ業界の大多数によって規定され、準拠されるが、それは、ＰＣＭＣＩＡインタフェースを通して対話するための、いくつかの必要条件を指定し、その必要条件の一部として、ＰＣＭＣＩＡ ＰＣカードが３．３Ｖと５Ｖのいずれかで動作可能であることを含んでいる。
ＰＣＭＣＩＡ基準に準拠して、ＰＣカード製造業者は、最近、５Ｖ供給電圧のみ、または、５Ｖおよび３．３Ｖの２通りの供給電圧のいずれかで動作するようにカードを設計した。しかしながら、両方の種類のカードを持つと、３．３Ｖでのみ実行するよう設計され、しかも５Ｖを供給するＰＣスロットに挿入できるＰＣカードを損傷する危険性を示した。この問題は、特定のＰＣスロットにのみ適合する物理的なキーをＰＣカードに必要とする、より最新のＰＣＭＣＩＡ基準の必要条件によって解決された。この方法では、３．３Ｖを必要とするＰＣカードは、３．３Ｖしか供給しないＰＣＰＣＭＣＩＡスロットに、特に適合するよう設計されており、したがって、５Ｖ供給のＰＣ ＰＣＭＣＩＡスロットには、適合しないであろう。これによって、３．３Ｖでのみ動作するＰＣカード上にある装置への、潜在的な損傷を避けることができる。
ごく最近、ＰＣＭＣＩＡ基準は、さらに、５Ｖで動作するよう設計されたカードが（これらのカードは、５Ｖのもとで動作できるフラッシュＥＥＰＲＯＭを組み込んでいる）、５Ｖカードとしてのキーを持つよう設計される一方、３．３Ｖのキーを持つソケットに差し込むことができることも、要求するように改訂された。
もしそうであれば、５Ｖ電圧源は、３．３Ｖへ変換されるであろう。第４図は、カードの物理的キーによって５Ｖ出力のＰＣシステムでのみ動作するカード上に３．３ＶフラッシュＥＥＰＲＯＭ装置があるＰＣシステムを示す。システムによって提供される５Ｖ供給電圧は、ステップダウン電圧レギュレータ１６によって、フラッシュＥＥＰＲＯＭ１０によって使用される３．３Ｖへ変換される。しかし、もし、５Ｖ ＥＥＰＲＯＭ装置を持ち、したがって５Ｖ電源電圧レベルを必要とするＰＣカードが、同じスロットに挿入される場合、電圧レギュレータ１６を使用する必要はないだろう。もし、５Ｖ電源が３．３Ｖへ変換された場合、多分そのＰＣカードは動作しないであろう。したがって、電圧レギュレータを使用する必要があるかどうかを判定するため、ＰＣシステム電源によって供給される電圧レベルを検出する必要性が生じる。さらに、誤った電圧を使用した結果の回路への損傷を防止するため、フラッシュＥＥＰＲＯＭ装置などの電子回路へ第１と第２の電圧源を選択して供給することが必要となる。
したがって、ＰＣシステム内の電源から与えられる電圧レベルを検出し、フラッシュＥＥＰＲＯＭ装置を使用するＰＣカードへ、複数電圧レベルを供給することができる必要性がある。
発明の概要
したがって、本発明の主要な目的は、コンピュータ・システムの中で電子回路が動作できるようにする電圧検出装置を提供することであり、コンピュータ・システムによって提供される電圧レベルを自動的に判定し、電子回路によって使用される電圧レベルを適切に調節することによって、複数電圧レベルを使用できるようにすることである。
本発明のもう１つの目的は、コンピュータ・システムによって提供される電源の電圧レベルを検出し、その電圧レベルが、システムが使用するフラッシュＥＥＰＲＯＭ装置などの、不揮発性記憶装置に適するかどうかを判定して、もし、検出された電圧レベルが、フラッシュＥＥＰＲＯＭ装置に使用するのに適する場合、それを供給し、もし適さない場合、フラッシュＥＥＰＲＯＭ装置に使用するのに適するように電圧レベルを変換する、本明細書に記載する形式のシステムを提供することである。
本発明のもう１つの目的は、フラッシュＥＥＰＲＯＭ装置に加える前に、システム電圧源を分割するための電圧レギュレータ回路を使用する、本明細書で述べられる形式のシステムを提供することである。
さらに、本発明のもう１つの目的は、電圧検出回路を使用してシステム電圧レベルを検出するシステムを提供することである。
本発明のさらなる目的は、フラッシュＥＥＰＲＯＭ装置へ、分割されたシステム電圧レベルを加え、フラッシュＥＥＰＲＯＭ装置が機能動作を実行し、その機能動作の結果が不成功であるとき、システム電圧レベルをフラッシュＥＥＰＲＯＭ装置に加え、それによって電圧検出回路の必要性をなくす本明細書で述べられる形式のシステムを提供することである。
本発明のもう１つの目的は、ＰＣシステムによって提供された電圧レベルが３．３Ｖか５Ｖかを判定し、その判定に基づき、もしシステム電圧レベルが３．３Ｖである場合、ＰＣシステムの中に組み込まれた固体回路カードに、そのシステム電圧レベルを加え、もしシステム電圧レベルが５Ｖである場合、この電圧を３．３Ｖへ変換し、変換された電圧を固体回路カードに加える検出回路を提供することである。
簡潔に言うと、本発明の好ましい実施態様には、フラッシュＥＥＰＲＯＭ装置、および制御装置を持つＰＣカードの中に組み込まれた電圧検出回路、さらに、ＰＣ製品の中の電源によって提供されるシステム電圧レベルを判定し、フラッシュＥＥＰＲＯＭ装置による動作に適したレベルに、システム電圧レベルを分割し、この動作電圧レベルをフラッシュＥＥＰＲＯＭ装置に加えるように電圧レギュレータ回路を適切に使用できるようにする可変電圧検出装置を含む電圧検出回路が含まれる。電源から提供されるシステム電圧レベルが、フラッシュＥＥＰＲＯＭ装置の動作に適していると判定されると、電圧検出回路が使用不能になり、システム電圧レベルがフラッシュＥＥＰＲＯＭ装置に提供される。
当分野の技術者には、図面に示す好ましい実施形態についての以下の詳細な説明を読めば、本発明の上記その他の目的および利点が、疑う余地もなく明白になるであろう。
図面において
第１図は、５Ｖ、および１２Ｖで動作するフラッシュＥＥＰＲＯＭ装置が使用される従来技術のＰＣシステムの高レベル・ブロック図を示す。
第２図は、５Ｖのみで動作するフラッシュＥＥＰＲＯＭ装置を使用する従来技術のＰＣシステムのもう１つの高レベル・ブロック図を示す。
第３図は、３．３Ｖのみで動作するフラッシュＥＥＰＲＯＭ装置を使用する従来技術のＰＣシステムのさらにもう１つの高レベル・ブロック図を示す。
第４図は、フラッシュＥＥＰＲＯＭ装置に使用する、５Ｖから３．３Ｖへ変換する電圧ステップダウン・イギュレータ回路を持つ、従来技術のＰＣシステムを使用するＰＣシステムのブロック図を描く。
第５図は、ステップダウン電圧レギュレータ、可変電圧検出装置および電圧セレクタを含む制御ＩＣの中で、本発明の好ましい実施形態を使用するＰＣカードを示す。
第６図は、第５図に示される可変電圧検出装置の詳細図を示す。
第７図は、本発明の好ましい実施形態で使用される、第５図の電圧レギュレータおよび電圧選択回路の詳細図を示す。
好ましい実施形態の詳細な説明
次に、図面を参照すると、第５図は、制御装置２０が、ホストＰＣＭＣＩＡインタフェース２２、および電圧選択回路３２を介して、一連のフラッシュＥＥＰＲＯＭ装置２４に結合される本発明の好ましい実施形態を使用するＰＣシステムのブロック図を示す。制御装置２０は、一般にＰＣカード上（図示されていない）にあるＩＣである。電圧選択回路３２、およびフラッシュＥＥＰＲＯＭ装置２４もまたＰＣカード上にある。ＰＣＭＣＩＡインタフェースをサポートするＰＣ２５にＰＣカードを挿入することができる。ＰＣの動作中、およびＰＣカードがその中に挿入されたままのとき、ＰＣカードは、ホスト・コンピュータ（またはＣＰＵ）と、ホストＰＣＭＣＩＡインタフェース２２を介して通信することによって、データ、およびコマンド情報を両者間で転送する。ＰＣ２５とＰＣカードの間の通信のため使用されるプロトコルは、一般に、業界規模で適応されるＰＣＭＣＩＡ基準によって規定される。
本発明の好ましい実施形態では、第５図に示されるように、フラッシュＥＥＰＲＯＭ装置２４は３．３Ｖでのみ動作する。しかし、ＰＣ２５が、ＰＣＭＣＩＡインタフェース２２を介して、ＰＣカードへ供給する電圧源２６の電圧レベルは３．３Ｖまたは５Ｖのいずれかであろう。ＰＣカード２０が３．３Ｖまたは５ＶのいずれかのＰＣ ＰＣＭＣＩＡスロットに差し込まれたとき、ＰＣカードが正しい機能を維持するように動作できることが本発明にとって重要である。
入力電圧３６が、ＰＣ２５からインタフェース２２を介して、制御装置２０の中にある可変電圧検出装置２８に供給される。これに応答して、電圧検出装置２８は、同じく制御装置２０にあるステップダウン電圧レギュレータ３０に３．３Ｖ選択信号５０を渡す。電圧検出装置２８は、ＰＣカード上にあるが制御装置２０の外部で生成されるイネーブル信号３４に応答する。イネーブル信号３４は、ＰＣシステムの電源投入時、周知の抵抗−コンデンサ（すなわちＲＣ）回路を介して生成される。始めは、その論理状態が「０」であって、特定の時間経過後、主にＲＣ回路の抵抗とコンデンサの値によって判定され、論理状態が「１」になる。電圧レギュレータ３０は、信号５２とフィードバック信号５４によって、電圧選択回路３２に結合される。電圧選択回路３２は、ＰＣカードの内部で、しかも制御装置２０の外部にある。次に、電圧選択回路３２は、電力、すなわち電圧源入力を、供給入力信号２３を介して、フラッシュＥＥＰＲＯＭ装置２４へ供給する。フラッシュＥＥＰＲＯＭ装置２４は、制御装置２０および電圧選択回路３２と、同じＰＣカード上で、しかしそれらの外部にある。
より詳細について簡潔に説明されるであろうが、電圧検出装置２８は、入力電圧３６の電圧レベルに応じて３．３Ｖ選択信号５０によって電圧レギュレータ３０を使用可能にしたり、使用不能にしたりする。電圧選択回路３２は、信号５２、および信号５４に応答して、フラッシュＥＥＰＲＯＭ装置２４に適用するのに適する電圧レベルを選択し、供給入力信号２３を介してそれを供給する。
以上、第５図の説明は、制御装置、ＰＣ、およびフラッシュＥＥＰＲＯＭの電力に関する信号に関連した相互接続方法についてであった。この相互接続は、本発明にとって重要である一方、電力の相互接続を有する理由が、ＰＣ２５とフラッシュＥＥＰＲＯＭ装置２４の間で、制御装置２０を介してデータを転送させるためであることは、当分野の技術者にとって明白であるにちがいない。そのパスは全体として第５図の５１に示される。ＰＣ２５は、ホストＰＣＭＣＩＡインタフェース２２によって、データ、ユーザ情報、およびコマンド情報をデータ処理装置５８へのデータ・バス５６を介して転送する。これに応答して、データ処理装置５８は、フォーマット、誤り訂正符号化、およびコマンド解読などの操作の機能を実行してデータを処理する。次に、その処理されたデータをフラッシュ・データ・バス６０を介して、フラッシュＥＥＰＲＯＭ装置２４へ転送する。バス５６およびバス６０は、それぞれ、情報転送を高速化するため当業界で普通に行われている並列処理で複数の情報を転送する複数の信号線から構成される。
第６図は、電圧検出装置２８に含まれる回路をより詳細に示す。以前に述べられたように、入力電圧３６が、電圧検出装置２８への入力として、ホストＰＣＭＣＩＡインタフェース２２を介して供給され（第５図）、イネーブル信号３４が制御装置２０の中で生成される。次に、第６図を参照すると、Ｒ１抵抗３８は、端子の１つを介して入力電圧３６へ、第２の端子を介してノード４６が形成されるＲ２抵抗４０へ接続される。Ｒ２抵抗４０は、また、ドレーン端子がアース（０Ｖ）に接続されたＮ２トランジスタ４２のソース端子へ第２端子を介して接続される。Ｎ２トランジスタ４２のゲート端子はイネーブル信号３４に接続される。Ｐ１トランジスタ４４は、ＰＭＯＳトランジスタであり、そのゲート端子がノード４６に接続される。Ｐ１トランジスタ４４は、そのソース端子を介して入力電圧３６に接続される。Ｐ１トランジスタ４４のドレーン端子は、ノード６４を形成するＲ３抵抗６２の第１端子に接続される。
ノード６４は、さらに、Ｐ２トランジスタ６６とＮ１トランジスタ６８のゲート端子に接続される。Ｐ２トランジスタ６６とＮ１トランジスタ６８は、インバータ・スイッチング回路として一緒に動作する。このインバータ回路は、動作時ノード６４の状態を反転し、ノード７４に出力する。こうして、ノード６４が論理状態「１」のとき、ノード７４は論理状態「０」になるであろうし、ノード６４が論理状態「０」のとき、ノード７４は状態「１」になるであろう。トランジスタ６８のドレーン端子は、アースに接続され、そのソース端子は、Ｐ２トランジスタ６６のドレーン端子に接続され、ノード７４を形成する。Ｐ２トランジスタ６６のソース端子は入力電圧３６に接続される。ノード７４は、さらに、Ｒ４抵抗７０の第１端子に接続され、Ｒ４抵抗７０の第２端子は、フィードバック・パスを介して、ノード４６に接続される。このフィードバック・パスは、Ｒ４抵抗７０を介して、ノード４６の論理状態を改善することによって、ラッチ７２がノード７４をサンプリングする間の変動を防止する。
ノード７４は、さらにラッチ７２のデータ入力端子に入力を与える。ラッチ７２は、基本的には、サンプル・ホールド回路であり、イネーブル信号３４（ラッチ７２のイネーブル入力への入力として与えられる）が論理状態が「１」のとき、ラッチ７２の出力が、その入力、すなわちノード７４の状態を反映する。これを普通、「サンプリング」という。イネーブル信号３４が、論理状態「０」のとき、ラッチ７２の出力は、サンプリング中のデータ入力の最新の値を保持する。これを、「ホールディング」という。ラッチ７２の出力は、３．３Ｖ選択信号５０を生成する。すぐ明らかになるように、３．３Ｖ選択信号５０を示す論理状態「１」は、入力電圧３６が３．３Ｖ±１０％電圧源であることを示し、論理状態「０」は、入力電圧３６が５Ｖ±１０％電圧源であることを示す。
当分野の一般技術者にとって明白であるように、Ｎ２トランジスタ４２、およびＮ１トランジスタ６８はＮＭＯＳ型のトランジスタであり、一方、Ｐ１トランジスタ４４、およびＰ２トランジスタ６６はＰＭＯＳ型のトランジスタである。電圧検出装置２８は、すぐ明白になるように、供給電圧値を検出するというＰＭＯＳトランジスタの特性を利用する。Ｒ１抵抗３８とＲ２抵抗４０の抵抗値はその比率がＰ１トランジスタ４４のゲート端子に加えられる電圧を決定するように選択される。システム供給電圧、およびそれ故入力電圧３６が３．３Ｖでなく５Ｖであるとき、この電圧はより高くなる。したがって、供給電圧、すなわち入力電圧３６が５Ｖ±１０％のときＰ１トランジスタ４４を「オン」モードに、供給電圧が３．３Ｖ±１０％のとき「オフ」モードになるようにＲ１抵抗とＲ２抵抗の比率が選択される。Ｐ２トランジスタ６６とＮ１トランジスタ６８は、Ｐ１トランジスタ４４が余裕を持って「オフ」モード、または「オン」モードになる時に決定される電圧レベルでトリガされるように調整され、供給電圧の変動によって、ラッチ７２が、３．３Ｖ選択信号５０の誤った結果を生成しないこと確実にする。言い換えると、Ｐ１トランジスタ４４のＲ３抵抗６２に対する比率は、Ｐ１トランジスタ４４が余裕を持って「オン」のとき、ノード６４が、論理状態「１」となり、Ｐ１トランジスタ４４が「オフ」モードのとき、ノード６４が、論理状態「０」となるように選択される。
ＰＣシステムの初期化、または電源投入の時、ＰＣシステムの電源（図示せず）は、一般に不安定な状態であり、システムによって生成される信号、または電圧レベルは、不明である。本発明の好ましい実施形態において、この不安定な状態の間、第６図に示される電圧検出装置は、アクティブであり、イネーブル信号３４もまた、実行可能（すなわちアクティブ）であり、論理状態「１」である。Ｎ２トランジスタ４２は、「オン」であって、Ｒ１とＲ２、つまり３８と４０から構成される抵抗分割回路が、アクティブであることを保証する。システム電源投入の間、イネーブル信号３４がアクティブ、つまり論理状態「１」であるので、ラッチ７２は、Ｐ２トランジスタ６６とＮ１トランジスタ６８を介して、入力電圧３６の状態をサンプリングし、それを捕らえる。
イネーブル信号３４がアクティブである間、Ｎ２トランジスタ４２は、「オン」モードであり、ノード４６は、（前に述べたとおり）所定のＲ１抵抗とＲ２抵抗の比率に基づき、適切な電圧レベルを与え、Ｐ１トランジスタ４４を「オン」または「オフ」のいずれかに切り換える。すなわち、もし、供給電圧、つまり入力電圧３６が５Ｖ±１０％の場合、Ｐ１トランジスタ４４は「オン」モードになるであろうし、３．３Ｖ選択信号５０は、論理状態「０」になるであろう。もし、入力電圧が３．３Ｖ±１０％の場合、Ｐ１トランジスタ４４は「オフ」モードになるであろうし、３．３Ｖ選択信号５０は、論理状態「１」になるであろう。
電源が安定し、ラッチ７２が、（電源からくる）入力電圧３６の状態を捕らえた後、制御装置２０（第５図）がイネーブル信号３４を非アクティブにする（この場合、イネーブル信号を低電圧レベルにすることを意味する）。非アクティブの状態のイネーブル信号３４は、ノード７４にＰ２トランジスタ６６とＮ１トランジスタ６８の出力として与えられる捕らえた電圧レベル、すなわちサンプリング電圧レベルを維持する。ノード７４における電圧レベルは、入力電圧３６（すなわちシステム供給電圧）の状態の検出電圧レベルである。したがって、ノード７４によって与えらる検出電圧レベルは、出力５０における論理状態「０」が、５Ｖ供給電圧を表し、論理状態「１」が、３．３Ｖ供給電圧を表すラッチ７２から得られる。
次に、第７図の図面を見ると、電圧レギュレータ３０と電圧選択論理３２の詳細に描かれた概略図が示される。電圧レギュレータにはＰ３トランジスタ７６が含まれている。そのゲート端子には、インバータ７８を介して、３．３Ｖ選択信号５０を反転した信号が加えられる。Ｐ３トランジスタ７６は、さらに、入力電圧３６からソース端子への入力も受信する。インバータ７８は、３．３Ｖ選択信号５０に応答し、その出力は、Ｐ３トランジスタ７６のゲート端子に接続されている。ＮＯＲゲートの第２の入力に接続されるのは、レギュレータＰＤ信号８２である。パワー・ダウン・コマンドが、インタフェース２２とデータ処理装置５８へのデータ・バス５６を介して、ＰＣ２５によって指示されるとき、または、処理動作がないため、制御装置２０がシステム電源を節約するのにパワー・ダウンすることを決定するときのいずれかに、制御装置２０の中でレギュレータＰＤ信号８２が生成される。次に、ＮＯＲゲート８０は、演算増幅器８６のイネーブル入力、およびＮ３トランジスタ８４のゲート端子への入力を与える。Ｎ３トランジスタ８４のドレーン端子はアースに接続される。Ｎ３トランジスタ８４のソース端子はＲ５抵抗８８の端子の１つに接続される。Ｒ５抵抗８８の第２端子はノード９２でＲ４抵抗９０の端子の１つに接続される。ノード９２は演算増幅器８６の正の入力へ接続されている。演算増幅器８６の負の入力端子は、ノード９４で、Ｐ３トランジスタ７６のドレーン端子に接続される。Ｒ４抵抗９０の第２端子は入力電圧３６に接続される。
前に述べたように、電圧レギュレータ３０は電圧選択回路３２に結合される。電圧選択回路３２には、バイポーラ・トランジスタ９６とコンデンサ９８が含まれる。電圧選択回路３２は、バイポーラ・トランジスタ９６のエミッタ端子に接続される入力電圧３６を受ける。バイポーラ・トランジスタ９６のベース端子は、演算増幅器８６の出力端子に接続される。バイポーラ・トランジスタ９６のエミッタ端子は、コンデンサ９８の端子の１つに接続し、供給入力信号２３を生成する。コンデンサ９８の第２端子はアースに接続される。
入力電圧３６を介して５Ｖが供給されている、本発明の好ましい実施形態を使用するＰＣシステムの動作中３．３Ｖ選択信号５０は論理状態「０」であるので、インバータ７８の出力が、論理状態「１」になるためＰ３トランジスタ７６は、「オフ」モードになるであろう。レギュレータＰＤ信号８２もまた、論理状態「０」であるため、ＮＯＲゲート８０の出力は、論理状態「１」になり、したがって、Ｎ３トランジスタ８４と演算増幅器８６が使用可能になるであろう。Ｎ３トランジスタ８４が使用可能になると、Ｒ４抵抗９０およびＲ５抵抗８８から構成される抵抗分割回路が結合される。これらの各抵抗に割り当てられた抵抗値の適切な比率に基づいて、入力電圧３６の５Ｖは、ノード９２で３．３Ｖとなるように分割される。演算増幅器８６の出力５２は、バイポーラ・トランジスタ９６のベース端子をドライブ、トランジスタ９６および供給入力信号２３を介して、フラッシュＥＥＰＲＯＭ装置に、分割された電圧レベルを与える。この場合、分割された電圧レベルは、３．３Ｖ±１０％であるが、入力電圧３６は５Ｖ電圧レベルを維持する。フィードバック・パス５４は、供給入力信号２３が３．３Ｖを保ち、コンデンサ９８が、供給入力信号２３のノイズ、およびグリッチを減らすことを保証する。この方法で、３．３ＶフラッシュＥＥＰＲＯＭ装置が使われる、本発明の好ましい実施形態を使用するＰＣシステムに５Ｖが供給されるとき、入力電圧３６（５Ｖ）が３．３Ｖへ分割され、その分割された電圧が電圧レギュレータ３０と電圧選択回路３２（第７図に示される）によってフラッシュＥＥＰＲＯＭ装置２４（第５図）へ供給される。
入力電圧３６が３．３Ｖのとき、３．３Ｖ選択信号５０は論理状態「１」であり、ＮＯＲゲート８０の出力を論理状態「０」にし、よって、演算増幅器８６とバイポーラ・トランジスタ９６の両方を使用不能にする。さらに、Ｎ３トランジスタ８４は、「オフ」モードであって、Ｒ４抵抗９０とＲ５抵抗８８から構成される抵抗分割回路を使用不能にする。こうして、そのイネーブル入力端子が論理状態「０」になるので、演算増幅器８６は「オフ」モードになるであろう。後者の抵抗分割器が使用不能になるため、入力電圧３６の分割は実行されない。演算増幅器８６を「オフ」に切り換えることによって、バイポーラ・トランジスタ９６が、入力電圧３６を供給入力信号２３へ渡すのを防止できる。むしろ、入力電圧３６は、３．３Ｖ選択信号５０の状態が、論理状態「１」であるため、「オン」モードであるＰ３トランジスタ７６へ渡される。３．３Ｖの入力電圧３６は、供給入力信号２３を生成するため、Ｐ３トランジスタ７６を介して、ノード９４およびパス５４へ渡される。供給入力信号２３は、フラッシュＥＥＰＲＯＭ装置に３．３Ｖを供給するよう動作する。これに関して、３．３Ｖ動作の間、演算増幅器８６、抵抗分割器、バイポーラ・トランジスタ９６を使用不能にすることによって、好ましい実施形態は、電力効率を向上し、ＰＣシステムによる全体の電力消費を節約する。
代替の実施形態では、その電圧で実行するよう設計されていない入力供給電圧が与えられるとき、フラッシュＥＥＰＲＯＭ装置が、読出し、書込み、および消去操作を効率的に実行できないことを利用する。フラッシュＥＥＰＲＯＭ装置を最大の定格動作電圧レベルに曝すことによってこれを実行する。情報処理システム電源投入時、およびシステム・リセット時、第５図の制御装置２０は、レギュレータＰＤ信号８２を論理状態「０」にセットすることによって、電圧レギュレータ３０を使用可能にし、電圧選択回路３２の出力、つまり供給入力信号２３をフラッシュＥＥＰＲＯＭ装置への供給電圧にする。３．３Ｖ選択信号５０は、５Ｖ動作を選択するよう強制される。制御装置２０は、次に、フラッシュＥＥＰＲＯＭ装置へ、および、そこからのデータの消去、書込み、および読出し操作を始動する。この動作モードにおいて、もし、ＰＣシステムからの電源が、５Ｖ±１０％である場合、電圧レギュレータ３０は、適切な電圧レベル、すなわち３．３Ｖ±１０％をフラッシュＥＥＰＲＯＭ装置へ与える。制御装置２０が、最大定格でフラッシュＥＥＰＲＯＭ装置に格納されるデータに読出し、書込み、および消去操作などの機能操作を実行しようとするとき、フラッシュＥＥＰＲＯＭ装置は、正しく動作する。したがって、制御装置２０は、電圧レギュレータ３０を常に使用可能にし、電圧選択回路３２を介して、供給入力信号２３が、フラッシュＥＥＰＲＯＭ装置２４への電源、すなわち電圧源になるよう選択する。
ＰＣシステムの電源が、３．３Ｖ±１０％のとき、信号２３によって与えられる電圧レギュレータ３０と選択回路３２の出力は、フラッシュＥＥＰＲＯＭ装置が動作する電圧（すなわち３．３Ｖ±１０％）より低いであろう。したがって、制御装置２０が、最大値でフラッシュＥＥＰＲＯＭ装置２４に格納されるデータに、読出し、書込み、および消去などの機能操作を実行しようとするとき、これらの動作は、不成功となる。制御装置２０は、電圧レギュレータの電圧分割機能を取りやめ、ＰＣシステムによって入力電圧３６へ供給される電圧レベル（３．３Ｖ±１０％）をフラッシュＥＥＰＲＯＭ装置２４に加える。次に、制御装置２０は、フラッシュＥＥＰＲＯＭ装置のデータの、読出し、書込み、および／または、消去の機能操作テストを再開し、これらの操作が成功となる結果を返すまで繰り返す。この方法では、制御装置２０は、システムによって供給される電圧が３．３Ｖ±１０％であって、したがって電圧レギュレータ３０による電圧ステップダウンが不要であると判定する。この代替の実施形態の実行は、フラッシュＥＥＰＲＯＭ装置の仕様、および性能に強く依存することをに留意されたい。すなわち、もし、これらの装置が、たとえば５Ｖの作動電圧から３．３Ｖまで、オーバーラップする広範囲の入力電圧で、正常に動作する場合、この方法は、適さないであろう。他方、もし、使用されるフラッシュＥＥＰＲＯＭ装置の作動電圧が、オーバーラップしなければこの方法は高く実現可能である。
以上本発明の好ましい実施形態を特定の実施形態に関して述べたが、その代替および修正が、当分野の技術者にとって、疑いの余地なく明白になるであろうことが期待される。したがって、次の請求の範囲が、本発明の好ましい実施形態の真の精神、および範囲の中にある、代替および修正すべてを含むよう解釈されることが意図される。

Claims (12)

1. コンピュータと、そのコンピュータに取外し可能制御カードを接続し、このカードとの間で電源入力およびデータを含むデジタル情報を通信するインターフェースとを有するコンピュータ・システムで使用される取外し可能制御カードであって、
   記憶装置電源電圧入力に応答して、フラッシュ記憶装置に機能データ操作を実行させる、少なくとも１つのフラッシュ記憶装置を含む不揮発性記憶装置と、制御装置とを備え、その制御装置は、
   所定の電圧レベルを有する電源入力に応答し、かつ、入力電圧の電圧レベルを検出して電圧選択信号を生成するように動作する可変電圧検出装置であって、前記電源入力を受けるように結合され、第１のステップダウン電圧レベルを生成するように電源入力電圧レベルを選択的に分割する回路と、この回路に結合され、前記コンピュータ・システムに電源が投入されると、電源入力の安定した電圧レベルを検出できるようにこの回路を使用可能にし、安定した電圧レベルを検出した後は電力効率を向上させるため、この回路を使用不能にするように動作するパワーダウン・トランジスタ・スイッチと、前記コンピュータ・システムに電源が供給されている間、電源入力の安定した電圧レベルの検出時の前記第１のステップダウン電圧レベルに基づいて生成された前記電圧選択信号を維持する記憶デバイスとを含む可変電圧検出装置と、
   前記電圧選択信号と電源入力に応答し、電源入力の電圧レベルを、第２のステップダウン電圧レベルに分割するよう動作する電圧レギュレータであって、前記電圧選択信号に従って、前記電源入力の電圧レベルか、または、フラッシュ記憶装置が機能データ操作を正常に実行するのに使用するのに必要な適切な電圧レベルに基づく前記第２のステップダウン電圧レベルのいずれかを表す電圧レベルを有する前記記憶装置電源電圧入力を前記不揮発性記憶装置に供給するように動作する電圧レギュレータとを含む、カード。
2. 前記電源入力電圧レベルが５Ｖ±１０％であって、前記第２のステップダウン電圧レベルが３．３Ｖ±１０％である請求項１に記載の取外し可能制御カード。
3. 前記電源入力電圧レベルを選択的に分割する回路は、少なくとも２個の抵抗を含む第１の抵抗分割回路から成ることを特徴とする請求項２に記載の取外し可能制御カード。
4. 前記可変電圧検出装置は、前記電源入力に結合され、前記電圧選択信号を生成するため動作するスイッチング回路を含む請求項３に記載の取外し可能制御カード。
5. 前記スイッチング回路が、前記電源入力と前記第１のステップダウン電圧レベルを受けるように結合され、第１の電圧スイッチング信号を供給するよう動作する第１のＰＭＯＳトランジスタを含み、前記スイッチング回路が、さらに、前記電源入力に応答し、前記電圧選択信号を生成するよう動作するインバータ・スイッチング回路を含む請求項４に記載の取外し可能制御カード。
6. 前記インバータ・スイッチング回路が、さらに、前記電源入力と前記第１の電圧スイッチング信号に応答し、前記電圧選択信号を生成するようにＮＭＯＳトランジスタに連続して結合される第２のＰＭＯＳトランジスタを含み、前記ＮＭＯＳトランジスタが、前記第１の電圧スイッチング信号に応答する請求項５に記載の取外し可能制御カード。
7. 前記記憶デバイスは、前記電圧選択信号を出力するよう動作するラッチを含む請求項６に記載の取外し可能制御カード。
8. さらに、前記電源入力と演算増幅器出力信号に応答して記憶装置電源電圧入力を生成するよう動作するバイポーラ・スイッチング・トランジスタに結合される第１端子を持ち、第２端子がアースに結合されるコンデンサを備える電圧選択回路をさらに含む請求項７に記載の取外し可能制御カード。
9. 前記電圧レギュレータが前記電源入力を受けるように結合された第２の抵抗分割回路を含み、その抵抗分割回路が、電源信号電圧レベルを分割し、第２のステップダウン電圧基準レベルを生成するよう動作する少なくとも２個の抵抗を含む、請求項８に記載の取外し可能制御カード。
10. 前記電圧レギュレータが、さらに、前記第２の抵抗分割回路に結合され、前記演算増幅器出力信号を生成するよう動作する演算増幅器を含む請求項９に記載の取外し可能制御カード。
11. 前記電圧レギュレータが、さらに、このカードがパワーダウン動作を始動するとき、前記演算増幅器と第２の抵抗分割回路を開放するようにパワーダウン信号に応答する請求項１０に記載の取外し可能制御カード。
12. コンピュータと、そのコンピュータを取外し可能制御カードへ接続し、コンピュータとカードとの間で、電源入力およびデータを含むデジタル情報を通信するためのインタフェースとを有し、そのカードがデジタル情報を処理し、それをフラッシュＥＥＰＲＯＭ装置に与え、そこへデータを格納するための制御装置を含むコンピュータ・システムにおいて、電源入力の電圧レベルを検出し、かつ電源入力か、または、フラッシュＥＥＰＲＯＭ装置で使用する記憶装置供給入力を生成するために電圧レベルが分割された電源入力に基づく分割電源入力かを選択する方法であって、
    インタフェースを介してコンピュータから電源入力、すなわち所定の電圧レベルを持つ電源入力を受けとるステップと、
    前記電源入力を受け、第１のステップダウン電圧レベルを生成するように電源入力電圧レベルを選択的に分割するステップと、
    前記コンピュータ・システムに電源が投入されると、電源入力の安定した電圧レベルを検出できるように、前記第１のステップダウン電圧レベルを生成可能にし、安定した電圧レベルを検出した後は電力効率を向上させるため、前記第１のステップダウン電圧レベルを生成不能にするステップと、
    前記生成された第１のステップダウン電圧レベルに基づき、電源入力の所定の電圧レベルを検出し、それに応答して、電圧選択信号を生成し、前記コンピュータ・システムに電源が供給されている間、電源入力の安定した電圧レベルの検出時の前記第１のステップダウン電圧レベルに基づいて生成された前記電圧選択信号を維持するステップと、
    電源入力の検出された電圧レベルを分割し、第２のステップダウン電圧レベルを生成するステップと、
    電源入力の電圧レベルと第２のステップダウン電圧レベルのいずれかを前記電圧選択信号に基づいて選択し、それによって、フラッシュＥＥＰＲＯＭ装置が、データの機能操作を正常に実行できるようにする記憶装置供給入力を生成するステップとを含む方法。

Images