JP3968392B2 - データ記憶装置 - Google Patents
データ記憶装置 Download PDFInfo
- Publication number
- JP3968392B2 JP3968392B2 JP13610496A JP13610496A JP3968392B2 JP 3968392 B2 JP3968392 B2 JP 3968392B2 JP 13610496 A JP13610496 A JP 13610496A JP 13610496 A JP13610496 A JP 13610496A JP 3968392 B2 JP3968392 B2 JP 3968392B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- command signal
- storage
- recording
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/16—Solid state audio
Landscapes
- Electric Clocks (AREA)
- Read Only Memory (AREA)
Description
【発明の属する技術分野】
本発明は、音声データや楽音データ或いは画像データ等の各種データを記憶するデータ記憶装置に関する。
【0002】
【従来の技術】
従来より、外部からの音声信号あるいは画像信号等のアナログ信号をデジタルデータに変換し(A/D変換)、RAM等の半導体メモリに記憶させておき、必要に応じて上記RAMから読み出し、復号化(D/A変換)して出力するデータ記憶装置が知られている。
【0003】
【発明が解決しようとする課題】
ところで、従来のデータ記憶装置では、1つの半導体メモリを1つの音声データの録音再生装置、あるいは1つの画像(例えば、テレビの1画面分の画像データ)の画像データ記憶装置として使用する場合、音声データの録音および再生時、あるいは、画像データの記憶および読み出し時には、半導体メモリの最初のアドレスから順次アドレス指定すればよい。しかしながら、1つの半導体メモリを複数のブロックに分けて、それぞれ選択的に録音再生する場合においては、あるいは、それぞれのブロックに1画像ずつ画像データを記憶させる場合においては、そのブロックの先頭アドレスから順次アドレス指定しなければならない。そのため、選択されたブロックの先頭アドレスデータをアドレス制御部に送ってプリセットし、そのアドレスから順次アドレスを更新していく必要があった。
【0004】
一方、符号化されたデータをRAM等の揮発性メモリに記憶したのでは、電池寿命や電池交換時、あるいは停電地等において、記憶内容が消えてしまうので、EEPROM等の不揮発性メモリを用いることが考えられる。しかしながら、これらの不揮発性メモリは、例えば、1V程度で動作するCMOS回路に比較して、動作させるための駆動電圧が極めて高い。このため、録音再生や画像データの記憶読み出し等を制御する比較的低電圧で動作する電子回路と、不揮発性メモリ等を含む電子回路とを、それぞれ別々のチップで構成し、それぞれ異なった電圧で制御しなければならない。このように、主要な回路部と不揮発性メモリ等を含む電子回路とを別チップで構成し、かつ、上述したように、1つの不揮発性メモリを複数のブロックに分け、それぞれ選択的に録音再生する場合にあっては、各ブロックの先頭アドレスを直接アドレス指定しなければならないので、アドレスデータの入力端子として複数の端子が必要となり、不揮発性メモリ等を含む電子回路のチップが大型化してしまうという問題があった。
【0005】
そこで本発明は、回路構成を複雑化することなく、不揮発性メモリの各ブロック毎に、データを選択的に録音・再生できるデータ記憶装置を提供することを目的とする。
【0006】
【課題を解決するための手段】
上記目的達成のため、請求項1記載によるデータ記憶装置は、半導体チップと制御回路とからなり、前記半導体チップは、データが入力されるデータ入力端子と、複数の記憶領域を有し、それぞれの記憶領域に前記データ入力端子から入力されたデータが記憶される不揮発性の半導体メモリと、記憶指令信号が入力される記憶指令信号入力端子と、この記憶指令信号入力端子から記憶指令信号が入力された際に前記データ入力端子から入力されるデータを前記半導体メモリに記憶させる記憶制御手段と、読出指令信号が入力される読出指令信号入力端子と、この読出指令信号入力端子から読出指令信号が入力される度に前記半導体メモリの前記複数の記憶領域の1つを順次指定し、該指定した記憶領域に記憶されているデータを読み出す読出制御手段とを備え、前記制御回路は、前記複数の記憶領域のうち、1つを指定する指定データを記憶する指定データ記憶手段と、前記半導体チップの前記記憶指令信号入力端子に記憶指令信号を出力する記憶指令信号出力手段と、前記半導体メモリの複数の記憶領域を指定するための記憶領域指定スイッチ手段と、この記憶領域指定スイッチ手段が操作された際に、前記指定データ記憶手段の指定データを変更する手段と、前記半導体チップの読出制御手段で、現在指定されている記憶領域を示すデータを記憶する現指定データ記憶手段と、前記半導体チップの前記読出指令信号入力端子に、前記現指定データ記憶手段に記憶されているデータと、前記指定データ記憶手段に記憶されている指定データとの差に応じた読出指令信号を出力する読出指令信号出力手段とを具備することを特徴とする。
【0009】
【発明の実施の形態】
以下、本発明の実施の形態を、携帯用電子機器である電子腕時計等に適用した一実施例として、図面を参照して説明する。
【0010】
A.本実施例の構成
A−1.ブロック構成
図1は本発明の一実施例による電子腕時計の構成を示すブロック図である。図において、本実施例の電子腕時計は、時計機能、計算機機能、多数の名前・電話番号データ等を記憶して表示するデータバンク機能、外部からの音声をメモとして記憶して再生するメモ機能等を有し、時計機能、計算機機能、データバンク機能等の処理回路を備え、且つ、音声データの録音再生を制御する制御手段を備えた、例えばC−MOS素子からなる1チップの制御用集積回路1と、音声データ等が記憶される、例えばフラッシュEEPROMからなる不揮発性メモリおよび該不揮発性メモリおよびそのアドレスを制御するアドレス制御手段を備えた1チップのメモリ制御集積回路2とから構成されている。制御用集積回路1とメモリ制御集積回路2とは、異なる駆動電圧で動作するが、同一のバッテリから電源供給を受け、それぞれの集積回路内の電源回路で必要な電圧を得るように構成されている。また、制御用集積回路1とメモリ制御集積回路2とは、メモリ制御集積回路2が制御用集積回路1の制御に従って不揮発性メモリに音声データを記憶したり、記憶されている音声データを読み出すための指令信号を受信するため、再生指令信号入力端子T1および録音指令信号入力端子T2を介して2本のラインによって電気的に接続されている。
【0011】
まず、制御用集積回路1およびその周辺回路について説明する。キー入力部3は、各種データを入力するためのテンキー、文字キー等(図示せず)を備えており、また、音声を録音するための録音スイッチ3a、録音した音声データを再生する再生スイッチ3b、および後述するEEPROM25の複数の記憶領域のブロック(8つ)のうち、録音・再生を行うブロックを選択するための選択キー(セレクトキー)3cを備えている。該キー入力部3の各キーの入力信号は制御部7に送られキー入力が検知される。
【0012】
発振回路4は、所定周波数の基準クロックを生成し、分周回路5に供給する。分周回路5は、上記基準クロックを分周して、計時回路6、制御部7等の各部を動作させるためのシステムクロック、各種タイミングクロックを生成して出力する。計時回路6は、分周回路5からのタイミングクロックのうちの計時用の基準信号である1秒信号に基づいて現在時刻(月日、曜日、時分秒)を計時し、現在時刻データを制御部7に供給する。
【0013】
制御部7は、後述するROM8に予め固定的に記憶された所定のマイクロプログラムを実行することにより、当該電子腕時計の上述した各種機能を実現するCPU(中央処理回路)であり、特に、本実施例では、後述する処理により、後述するEEPROM25の分割されたブロックに対しての音声データの録音・再生等を行うプログラムを含む。具体的には、制御部7は、選択キー3cが押下される度に、録音・再生を行うブロックを1つずつ巡回させることにより、所望するブロックを選択させ、録音スイッチ3aが押下されると、EEPROM25の選択されたブロックにマイク23から入力される音声の音声データを記憶し、さらに、再生スイッチ3bが押下されると、EEPROM25の選択されたブロックに記憶された音声データを再生する。なお、各キーの操作と各部の詳細な動作については後述する。
【0014】
ROM8は、上記制御部7によって実行されるマイクロプログラムや各種初期パラメータを記憶する。また、RAM9は、上記制御部7によるプログラムの実行に伴って生じる各種データを格納するレジスタやワーキングエリアとして用いられる。
【0015】
ここで、図2は、RAM9のデータ構成を示す概念図である。図2において、表示レジスタは、後述するLCD表示器(液晶表示装置)14に各種データを表示するためのデータを記憶するレジスタである。レジスタMは、音声データが記憶されるEEPROM25の8つのブロックのうちユーザによって指定された録音/再生ブロックを指定するためのレジスタである。次に、レジスタLは、メモリ制御集積回路2において、後述する上位アドレスカウンタ22fによってアドレス指定されているブロックを示すレジスタである。制御用集積回路1は、上記レジスタLを用いて、現在、メモリ制御集積回路2のアドレス制御部22によってどのブロックが指定されているかを知るようになっている。
【0016】
レジスタTは、録音/再生時間(5秒)を計時するタイマとして用いるタイマ用レジスタである。フラグRは、音声を録音中であることを示すフラグであり、「1」の時には、後述するマイク23から入力された音声を符号化部(符号化回路)24を介して取り込み、音声データとしてEEPROM25へ記憶させる。また、フラグPは、音声データの再生中であることを示すフラグであり、「1」の時には、EEPROM25から読み出した音声データを後述する復合化部(復合化回路)26を介して後述するスピーカ27により出力させる。更に、記憶領域Wは、計算機機能、データバンク機能のデータを記憶する領域である。
【0017】
次に、図1に戻り、ドライバ13は、制御部7から供給される時刻、計算データ、名前・電話番号データ、EEPROM25に記憶されている音声データに関する各種データをLCD(液晶)表示器14に表示する。LCD表示器14は、ドットマトリクスやセグメントタイプの電極からなり、時計モード時には、日付、現在時刻を表示し、ブロック選択時には、後述する表示例で示すように、日付、現在時刻、および選択されているブロックを表示し、音声データの録音・再生時には、少なくとも、日付、現在の時刻、および録音時間を表示する(点滅表示)。
【0018】
フリップフロップF1,F2は、各々、制御部7の制御に従って出力レベルがオン/オフされる出力Qを、それぞれ再生指令信号PSおよび録音指令信号RSとして、メモリ制御集積回路2のアドレス制御部22に供給する。電源15は、共通のバッテリBTからの供給電圧を制御用集積回路1を動作させるための駆動電圧に変換し、上述した各部に供給する。
【0019】
次に、メモリ制御集積回路2およびその周辺回路について説明する。アドレス制御部22は、上述した制御用集積回路1のフリップフロップF1から供給される再生指令信号PSおよびフリップフロップF2から供給される録音指令信号RSに従って、EEPROM25の上位アドレス(ブロック指定アドレス)および下位アドレス(ブロック内のアドレス)を生成するとともに、EEPROM25のR/W(書き込み/読み出し)信号を生成して、EEPROM25に供給する。
【0020】
ここで、図3は、上記アドレス制御部22の回路構成を示す回路図である。図3において、フリップフロップF3は、再生指令信号PS(1パルス)がセット端子Sに入力されると、セット(Q=1)され、該出力QをAND(アンド)回路22aに供給する。AND回路22aは、上記フリップフロップF3の出力Qが「1」のとき(再生中)、再度、再生指令信号PSが入力されると、1パルス信号を出力し下位アドレスカウンタ22dをリセット(クリア)するとともに、上位アドレスを「1」だけインクリメントする。したがって、再生状態に於いて再度、再生指令信号PSが入力されると、そのブロックの再生状態が中止され、次のブロックの音声データが再生対象となる。
【0021】
OR(オア)回路22bは、上記フリップフロップF3の出力Qまたは録音指令信号RS(=R/W信号:録音中は「1」)のいずれか一方が「1」となると、すなわち、再生中または録音中であるとき、「1」となる出力をAND回路22cに供給する。AND回路22cは、上記OR回路22bの出力が「1」のとき、すなわち、再生指令信号PSが入力され、上記フリップフロップF3がセットされている間、または録音指令信号RS(「1」)が入力されている間、言い換えると、再生中または録音中、後述する発振回路28からのクロックφを下位アドレスカウンタ22dに供給する。
【0022】
下位アドレスカウンタ22dは、上述したように、再生指令信号PSまたは録音指令信号RSが供給されている間、すなわち、再生中または録音中、AND回路22cを介して供給されるクロックφをカウントすることにより、上位アドレスカウンタ(後述)で指定される、EEPROM25のブロック内において、その先頭アドレスから順次アドレスを更新(インクリメント)する。また、下位アドレスカウンタ22dは、1ブロックのカウントが終了すると、すなわち、1ブロックの録音/再生が終了すると、キャリー信号CをOR回路22eおよび上位アドレスカウンタ22fに供給する。OR回路22eは、上記下位アドレスカウンタ22dのキャリー信号Cまたは録音指令信号RSが供給されると、「1」となる出力を上記フリップフロップF3のリセット端子Rに供給し、フリップフロップF3をリセットする。
【0023】
上位アドレスカウンタ22fは、前述したように、3ビットで構成されており、該3ビットでEEPROM25の8つのブロックのうちの一つを指定するようになっている。該上位アドレスカウンタ22fは、再生中に、再度、再生指令信号PSが入力されることにより、AND回路22aの出力が「1」となると、その出力をカウントし、再生/録音の対象となるブロックを次のブロックに進める。また、上位アドレスカウンタ22fは、上述した下位アドレスカウンタ22dからキャリー信号Cが出力されると、すなわち、1ブロックの録音/再生が終了すると、リセット(クリア)される。アドレスデコーダ22gは、下位アドレスカウンタ22dおよび上位アドレスカウンタ22fによるカウント値をデコードし、EEPROM25のアドレスを指定する。
【0024】
以下、キー入力部3の操作と関連させてアドレス指定を説明すると、
▲1▼再生キー3bを押下すると、フリップフロップF1から1パルスの再生指令信号PSが出力される(これについては後述する)。この結果、フリップフロップF3がセットされ、下位アドレスカウンタ22dによってクロックφがカウントされる。このとき、R/W信号(=録音指令信号RS)は「0」であるので、EEPROM25では、アドレス指定されているブロックに記憶されている音声データが読み出される。
【0025】
▲2▼音声データの再生中に、再度、再生キー3bを押下すると、AND回路22aの出力が「1」となるので、下位アドレスカウンタ22dがリセット(クリア)され、そのブロックの再生が中止されるとともに、上位アドレスカウンタ22fのカウント値が「1」だけインクリメントされ、再生対象のブロックが次のブロックとなり、該上位アドレスカウンタ22fで新たに指定されたブロックの音声データが先頭アドレスから下位アドレスカウンタ22dのカウント値によって順次読み出される。
【0026】
▲3▼録音キー3aを押下すると、後述する処理によって、上位アドレスカウンタ22fのカウント値が選択キー3cで指定されたブロックになるまで、フリップフロップF1から再生指令信号PSが出力された後、フリップフロップF2から「1」となる録音指令信号RSが出力される。この結果、フリップフロップF3がリセットされ、下位アドレスカウンタ22dによってクロックφがカウントされる。このとき、R/W信号(=録音指令信号RS)は「1」であるので、EEPROM25では、上位アドレスカウンタ22fのカウント値によってアドレス指定されているブロックに、音声データが下位アドレスカウンタ22dのカウント値によって順次記憶される。
【0027】
次に、図1に戻り、マイク23は、ユーザの音声を集音し、音声信号を符号化部24に供給する。符号化部24は、増幅器、フィルター、AーD(アナログーデジタル)変換回路(いずれも図示せず)等を備え、音声信号をデジタルデータ(音声データ)に変換し、EEPROM25に供給する。復号化部26は、アドレス制御部22によってアクセスされたEEPROM25のブロックの記憶領域から供給される音声データをアナログ信号に変換し、スピーカ27によって音声として出力する。
【0028】
EEPROM25は、全体として約2M(メガ)ビットのフラッシュメモリからなり、8つのブロック25a乃至25hを有し、それぞれ音声データを5秒間記憶できる。EEPROM25のアドレスカウンタは、上述したように、上位3ビットの上位アドレスカウンタ22fと、下位アドレスカウンタ22dとに別れており、上位3ビットによって各ブロックが指定される。つまり、「000」で1番目のブロック、「001」で2番目のブロック、「010」で3番目、……、「111」で8番目のブロックが指定される。マイク23、符号化部24を介して取り込まれた音声データは、アドレス制御部22によるアクセスに従って、所定のブロックに順次記憶される。発振回路28は、EEPROM25等を動作させるための所定のタイミングクロック、クロックφ等を生成し、アドレス制御部22、EEPROM25等の各部へ供給する。電源(電源回路)29は、共通のバッテリBTからの供給電圧をメモリ制御集積回路2を動作させるための駆動電圧に変換し上述した各部に供給するもので、例えば、録音及び再生動作を行なっていない時には発振回路28やEEPROM25には電源供給を行なわず、録音時及び再生動作時に電源供給を行なう。この為に、例えばアドレス制御部22の、録音時及び再生動作時に「1」信号が出力されるオア回路22bの出力信号が供給されるようになっている。
【0029】
A−2.外観構成
図4は上述した電子腕時計の外観構成を示す模式図である。図4において、時計ケース30の前面には、日付、時刻、各種データ(画像データ)を表示する表示装置としてLCD(液晶)表示器14が設けられている。時計ケース30は、バンド31,32によって腕に装着される。また、LCD表示器14は、ガラス33によって保護されている。LCD表示器14の下部には、音声を入力するためのマイク23および録音した音声データを再生するためのスピーカ27が設けられている。さらに、LCD表示器14の下部には、音声の録音開始を指示するための録音キー3aおよび録音した音声データの再生を指示するための再生キー3bが設けられている。また、図示しないが時計ケース30の側方には選択キー3cが設けられている。
【0030】
B.本実施例の動作
次に、上述した実施例による電子腕時計の動作について説明する。なお、時計機能、計算機能、データバンク機能については、従来と同様であるので、その説明は省略し、以下では、音声データのEEPROM25に対する録音/再生動作について説明する。
【0031】
(1)メイン処理
図5は、本実施例のメイン動作を説明するためのフローチャートである。まず、ステップS10でキー入力部3で何らかのキーが押下されたか否かを判断し、何らかのキーが押下されたことが検出されると、ステップS12に進む。ステップS12では、押下されたキー(録音キー3a、再生キー3b、選択キー3c、他のキー)に応じて、後述するキー処理を行う。一方、キー入力がない場合には、ステップS14に進み、録音フラグRが「1」であるか否かを判断し、録音フラグRが「1」の場合、すなわち、録音中である場合には、ステップS16に進む。
【0032】
以下、ステップS16〜S20は録音中における処理であり、まず、ステップS16では、タイマTを「1(秒)」だけインクリメントすることで、録音時間を計時し、ステップS18で、タイマTが「5(秒)」に達したか否かを判断する。そして、タイマTが「5(秒)」に達していなければ、ステップS30に進み、表示処理を行う。一方、タイマTが「5(秒)」に達した場合、すなわち、5秒間の録音(1ブロック分の録音)が終了すると、ステップS20に進み、フリップフロップF2をリセットするとともに、録音フラグRおよびアドレス指定されているブロックを示すレジスタLを「0」とし、録音処理を終了する。その後、ステップS30で表示処理を行う。
【0033】
また、ステップS14において、録音フラグRが「1」でない場合、すなわち録音中でない場合には、ステップS22に進む。以下、ステップS22〜S28は録音中における処理であり、まず、ステップS22では、再生フラグPが「1」であるか否かを判断し、再生フラグPが「1」でない場合、すなわち、再生中でない場合には、前述したステップS30に進み、表示処理を行う。一方、再生フラグPが「1」の場合、すなわち、再生中である場合には、ステップS24に進み、タイマTを「1(秒)」だけインクリメントすることで、再生時間を計時し、ステップS26で、タイマTが「5(秒)」に達したか否かを判断する。そして、タイマTが「5(秒)」に達していなければ、ステップS30に進み、表示処理を行う。
【0034】
一方、タイマTが「5(秒)」に達した場合、すなわち、5秒間の再生(1ブロック分の再生)が終了すると、ステップS28に進み、再生フラグPおよびアドレス指定されているブロックを示すレジスタLを「0」とし、再生処理を終了する。その後、ステップS30で表示処理を行う。
【0035】
(2)キー処理
次に、図6は、本実施例のキー処理の動作を説明するためのフローチャートである。以下では、録音/再生対象となるブロックを指定するブロック指定処理、指定されたブロックに音声データを記憶する録音処理、ならびに、指定されたブロックに記憶されている音声データを再生する再生処理について説明する。
【0036】
a.ブロック指定処理
以下に述べるステップS40およびS42は、録音/再生対象とする、EEPROM25のブロックを指定するための処理であり、まず、ステップS40において、上述したステップS10において操作されたキーが選択キー3cであるか否かを判断する。そして、選択キー3cが押下された場合には、ステップS42で、選択指定されたブロックを示すレジスタMを「1」だけインクリメントし、録音/再生の対象となるブロックを1つ進める。そして、当該処理を終了し、前述したメイン処理に戻る。
【0037】
このように、選択キー3cを押下する度に、レジスタMの値がインクリメントされ、指定するブロックを1つずつ進めることができる。例えば、選択キー3cを操作することで、6番目のブロックが指定されたとすると(M=6)、この場合、図7に示すように、録音日時(日付、時刻、曜日)、記憶済みブロック、被選択(指定されている)ブロックをLCD表示器に表示する。図示の例では、点灯している矩形部(図示の6番目のブロック)が録音対象として指定されたブロックである。なお、現時点では、上位アドレスカウンタ22fの値は、「000」で1番目のブロックを指定しており、レジスタLの値は「0」である。
【0038】
b.録音処理
以下に述べるステップS44〜S56は、録音キー3aが押下されたときの録音処理であり、上記ステップS40で、選択キー3cが押下されていないと判断された場合には、ステップS44に進み、録音キー3aが押下されたか否かを判断する。そして、録音キー3aが押下された場合には、ステップS46に進み、録音フラグRが「1」であるか否か、すなわち、録音中であるか否かを判断する。ここで、録音中でない場合には、ステップS48に進み、フリップフロップF1をセット/リセットし、再生指令信号PS(1パルス)を送出する。これにより、フリップフロップF3がセットされる。
【0039】
次に、ステップS50で、レジスタLの値とレジスタMの値とが等しいか否かを判断する。この場合、上述したように、レジスタLの値は「0」であり、レジスタMの値は「6」であるので、ステップS52に進み、レジスタLの値を「1」だけインクリメントし、2番目のブロックを指定させた後、ステップS48に戻る。以下、レジスタLの値とレジスタMの値とが等しくなるまで、ステップS48、ステップS52を繰り返し、その都度、フリップフロップF1をセット/リセットすることで、再生指令信号PS(1パルス)を送出させる。この結果、ステップS48が実行される度に、AND回路22aの出力が「1」となるので、上位アドレスカウンタ22fのカウント値が順次インクリメントされ、指定しているブロックが1番目、2番目、……、6番目と更新される。同様にして、ステップS52が実行される度に、レジスタLがインクリメントされるので、指定しているブロックが1番目、2番目、……、6番目と更新される。
【0040】
そして、レジスタLの値(=上位アドレスカウンタのカウント値)とレジスタMの値とが等しくなると、ステップS50からステップS54に進み、フリップフロップF2をセットし、録音指令信号RSを送出するとともに、録音フラグRを「1」とし、タイマTをクリアし、当該処理を終了する。これにより、メモリ制御集積回路2では、アドレス制御部22の上位アドレスカウンタ22fで、EEPROM25のブロックが指定され、下位アドレスカウンタ22dで、指定されたブロックのアドレスが順次更新されることになる。この結果、マイク23から入力され、符号化回路24で変換された音声データは、アドレス制御部22によって指定されるブロックに順次記憶される。この場合、録音フラグRが「1」であるので、前述した図5に示すメインルーチンに戻ったとき、ステップS16,S18,S30が実行される。また、録音中、LCD表示器には、図8に示すように、矩形部を点灯または点滅させることによって録音時間を表示する。図示の例では、現時点で、4秒経過したことが表示されている(4番目のブロックが点滅)。
【0041】
また、録音中(R=1)に、録音キー3aが再度押下されると、ステップS46からステップS56に進む。ステップS56では、フリップフロップF2をリセットすることで音声データの録音を停止し、録音フラグRを「0」として当該処理を終了する。
【0042】
また、録音中(R=1)に、録音スイッチ3aが再度押下されずに、5秒経過すると、図5に示すステップS18の判断結果が「YES」となるので、ステップS20に進み、前述した録音終了処理が実行される。この結果、制御用集積回路1では、フリップフロップF2がリセットされ、録音フラグRおよびレジスタLが「0」とされ、初期状態に戻る。また、メモリ制御集積回路2では、下位アドレスカウンタからキャリー信号Cが出力されるので、上位アドレスカウンタもリセットされる。
【0043】
c.再生処理
以下に述べるステップS60〜S74は、再生キー3bが押下されたときの再生処理であり、上記ステップS40,S44で、選択キー3cまたは録音キー3aのどちらも押下されていないと判断された場合には、ステップS60に進み、再生キー3bが押下されたか否かを判断する。ここで、再生キー3bが押下されていなければ、ステップS76に進み、その他のキー処理を実行し、当該処理を終了する。一方、再生キー3bが押下された場合には、ステップS62に進み、再生フラグPが「0」であるか否か、すなわち、再生中であるか否かを判断する。ここで、再生中でない場合には、ステップS64に進み、フリップフロップF1をセット/リセットし、再生指令信号PS(1パルス)を送出する。これにより、フリップフロップF3がセットされる。
【0044】
次に、ステップS66で、レジスタLの値とレジスタMの値とが等しいか否かを判断する。ここで、前述したように、レジスタLの値が「0」で、レジスタMの値が「6」とすると、レジスタLの値とレジスタMの値とが等しくないので、ステップS68に進み、レジスタLの値を「1」だけインクリメントし、2番目のブロックを指定させた後、ステップS64に戻る。以下、レジスタLの値とレジスタMの値とが等しくなるまで、ステップS64、S66、S68を繰り返し、その都度、フリップフロップF1をセット/リセットすることで、再生指令信号PS(1パルス)を送出させる。この結果、ステップS64が実行される度に、AND回路22aの出力が「1」となるので、上位アドレスカウンタ22fのカウント値が順次インクリメントされ、指定しているブロックが1番目、2番目、……、6番目と更新される。同様にして、ステップS68が実行される度に、レジスタLがインクリメントされるので、指定しているブロックが1番目、2番目、……、6番目と更新される。
【0045】
そして、レジスタLの値(=上位アドレスカウンタのカウント値)とレジスタMの値とが等しくなると、ステップS66からステップS70に進み、再生フラグPを「1」とし、タイマTをクリアし、当該処理を終了する。これにより、メモリ制御集積回路2では、アドレス制御部22の上位アドレスカウンタ22fで、EEPROM25のブロックが指定され、下位アドレスカウンタ22dで、指定されたブロックのアドレスが順次更新されることになる。この結果、アドレス制御部22で指定されたブロックに記憶されている音声データは、復合化回路26でアナログ信号に変換され、スピーカ27から出力される。この場合、再生フラグPが「1」であるので、前述した図5に示すメインルーチンに戻ったとき、ステップS24,S26,S28が実行される。また、再生中、LCD表示器には、録音中と同様に、図8に示すように、矩形部を点灯または点滅させることによって録音時間を表示する。図示の例では、現時点で、4秒経過したことが表示されている(4番目のブロックが点滅)。
【0046】
また、再生中(P=1)に、再生キー3bが再度押下されると、ステップS62からステップS72に進む。ステップS72では、フリップフロップF1をセット/リセットすることで、AND回路22aから1パルス出力し、上位アドレスカウンタの値を「1」だけインクリメントし、指定されるブロックを次のブロックとする。この結果、次のブロックに記憶されている音声データが再生される。また、このとき、レジスタLを「1」だけインクリメントしておく。なお、再生処理では、常に、タイマTが5秒に達した時点(ステップS26)でのみ、音声データの再生を停止する。
【0047】
なお、上記実施例では、本発明を携帯型の電子時計に適用した例について述べたが、本発明は電子時計以外の電子機器、例えば、携帯型の電話機やページャー、電子手帳等の情報機器、あるいは携帯型ではなく据え置き型の各種電子機器にも適用できる。また、音声データの記憶メモリとしては、フラッシュタイプのEEPROMに限らず、他の揮発性、或いは不揮発性のメモリを用いる事が可能である。さらに、音声データの録音/再生だけでなく、画像データ等他のデータのの記憶/表示にも適用できる。
【0048】
【発明の効果】
本発明によれば、半導体チップの端子数を増やさずに、半導体メモリの複数のブロック毎に、データを選択的に録音再生できるという利点がある。
【図面の簡単な説明】
【図1】本発明の一実施例による電子腕時計の構成を示すブロック図である。
【図2】本実施例によるRAM9のデータ構成を示す概念図である。
【図3】本実施例によるアドレス制御部22の回路構成を示す回路図である。
【図4】本実施例による電子腕時計の外観構成を示す模式図である。
【図5】本実施例によるメイン動作を説明するためのフローチャートである。
【図6】本実施例によるキー処理の動作を説明するためのフローチャートである。
【図7】本実施例によるブロック指定時におけるLCD表示器の表示例を示す概念図である。
【図8】本実施例による録音/再生中におけるLCD表示器の表示例を示す概念図である。
【符号の説明】
1 制御用集積回路(制御回路)
2 メモリ制御集積回路(半導体チップ)
3 キー入力部
3a 録音キー
3b 再生キー
3c 選択キー
7 制御部(記憶指令信号出力手段、読出指令信号出力手段、第1の出力制御手段、第2の出力制御手段)
9 指定データ記憶手段
14 LCD表示器
F1 フリップフロップ(読出指令信号出力手段、第2の出力制御手段)
F2 フリップフロップ(記憶指令信号出力手段、第1の出力制御手段)
F3 フリップフロップ
T1 再生指令信号入力端子(読出指令信号入力端子)
T2 録音指令信号入力端子(記憶指令信号入力端子)
22 アドレス制御部(アドレス指定手段、書き込み読み出し制御手段、ジャンプ制御手段、記憶制御手段、読出制御手段)
25 EEPROM(半導体メモリ)
Claims (1)
- 半導体チップと制御回路とからなり、
前記半導体チップは、
データが入力されるデータ入力端子と、
複数の記憶領域を有し、それぞれの記憶領域に前記データ入力端子から入力されたデータが記憶される不揮発性の半導体メモリと、
記憶指令信号が入力される記憶指令信号入力端子と、
この記憶指令信号入力端子から記憶指令信号が入力された際に前記データ入力端子から入力されるデータを前記半導体メモリに記憶させる記憶制御手段と、
読出指令信号が入力される読出指令信号入力端子と、
この読出指令信号入力端子から読出指令信号が入力される度に前記半導体メモリの前記複数の記憶領域の1つを順次指定し、該指定した記憶領域に記憶されているデータを読み出す読出制御手段とを備え、
前記制御回路は、
前記複数の記憶領域のうち、1つを指定する指定データを記憶する指定データ記憶手段と、
前記半導体チップの前記記憶指令信号入力端子に記憶指令信号を出力する記憶指令信号出力手段と、
前記半導体メモリの複数の記憶領域を指定するための記憶領域指定スイッチ手段と、
この記憶領域指定スイッチ手段が操作された際に、前記指定データ記憶手段の指定データを変更する手段と、
前記半導体チップの読出制御手段で、現在指定されている記憶領域を示すデータを記憶する現指定データ記憶手段と、
前記半導体チップの前記読出指令信号入力端子に、前記現指定データ記憶手段に記憶されているデータと、前記指定データ記憶手段に記憶されている指定データとの差に応じた読出指令信号を出力する読出指令信号出力手段とを具備することを特徴とするデータ記憶装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13610496A JP3968392B2 (ja) | 1996-05-30 | 1996-05-30 | データ記憶装置 |
EP97922104A EP0842513A1 (en) | 1996-05-30 | 1997-05-20 | Data storage device |
US09/000,309 US6145060A (en) | 1996-05-30 | 1997-05-20 | Data storage device with only internal addressing |
PCT/JP1997/001686 WO1997045839A1 (en) | 1996-05-30 | 1997-05-20 | Data storage device |
KR1019980700678A KR100290814B1 (ko) | 1996-05-30 | 1997-05-20 | 데이터 기억장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13610496A JP3968392B2 (ja) | 1996-05-30 | 1996-05-30 | データ記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09320256A JPH09320256A (ja) | 1997-12-12 |
JP3968392B2 true JP3968392B2 (ja) | 2007-08-29 |
Family
ID=15167379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13610496A Expired - Fee Related JP3968392B2 (ja) | 1996-05-30 | 1996-05-30 | データ記憶装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6145060A (ja) |
EP (1) | EP0842513A1 (ja) |
JP (1) | JP3968392B2 (ja) |
KR (1) | KR100290814B1 (ja) |
WO (1) | WO1997045839A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000148997A (ja) * | 1998-11-13 | 2000-05-30 | Minolta Co Ltd | 画像処理装置 |
EP1126466A1 (en) * | 2000-02-18 | 2001-08-22 | STMicroelectronics S.r.l. | Electronic device for the recording/reproduction of voice data |
KR101257912B1 (ko) * | 2007-02-14 | 2013-04-24 | 삼성전자주식회사 | 반도체 메모리 장치와 이 장치의 단자 배치 방법, 및 이장치를 구비한 메모리 모듈과 이 모듈의 기판의 단자 및라인 배치 방법 |
JP6798518B2 (ja) * | 2018-03-20 | 2020-12-09 | 株式会社三洋物産 | 遊技機 |
JP6798519B2 (ja) * | 2018-03-20 | 2020-12-09 | 株式会社三洋物産 | 遊技機 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4368988A (en) * | 1979-12-12 | 1983-01-18 | Casio Computer Co., Ltd. | Electronic timepiece having recording function |
EP0294202A3 (en) * | 1987-06-03 | 1989-10-18 | Kabushiki Kaisha Toshiba | Digital sound data storing device |
KR900003837A (ko) * | 1988-08-30 | 1990-03-27 | 최근선 | 음성 메세지 기억 회로 및 이를 위한 마이콤 제어 방법 |
GB2253078A (en) * | 1991-02-21 | 1992-08-26 | Radamec Group Plc | Apparatus for the storage and playback of spoken messages |
JP3163119B2 (ja) * | 1991-07-19 | 2001-05-08 | シャープ株式会社 | 記録再生装置 |
US5491774A (en) * | 1994-04-19 | 1996-02-13 | Comp General Corporation | Handheld record and playback device with flash memory |
US5818781A (en) * | 1995-11-13 | 1998-10-06 | Lexar | Automatic voltage detection in multiple voltage applications |
US5903868A (en) * | 1995-11-22 | 1999-05-11 | Yuen; Henry C. | Audio recorder with retroactive storage |
-
1996
- 1996-05-30 JP JP13610496A patent/JP3968392B2/ja not_active Expired - Fee Related
-
1997
- 1997-05-20 KR KR1019980700678A patent/KR100290814B1/ko not_active IP Right Cessation
- 1997-05-20 US US09/000,309 patent/US6145060A/en not_active Expired - Lifetime
- 1997-05-20 WO PCT/JP1997/001686 patent/WO1997045839A1/en not_active Application Discontinuation
- 1997-05-20 EP EP97922104A patent/EP0842513A1/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
KR19990036014A (ko) | 1999-05-25 |
US6145060A (en) | 2000-11-07 |
JPH09320256A (ja) | 1997-12-12 |
WO1997045839A1 (en) | 1997-12-04 |
EP0842513A1 (en) | 1998-05-20 |
KR100290814B1 (ko) | 2001-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4368988A (en) | Electronic timepiece having recording function | |
US5014317A (en) | Recording/reproducing apparatus with voice recognition function | |
US4391530A (en) | Electronic timepiece | |
JPH0341800B2 (ja) | ||
JP3968392B2 (ja) | データ記憶装置 | |
JP3705305B2 (ja) | 音声記憶再生装置 | |
JP5228642B2 (ja) | 録音再生装置 | |
US5870354A (en) | Data recording and reproducing apparatus capable of detecting an input for controlling an output | |
JPS61210599A (ja) | 録音機能付電子機器 | |
JP2995917B2 (ja) | 時間割表示装置 | |
JPH0632635Y2 (ja) | 音声合成装置付電子機器 | |
JP2520626Y2 (ja) | メロディ演奏時計 | |
CN1194715A (zh) | 数据存储装置 | |
JPS6346874Y2 (ja) | ||
JPS58218677A (ja) | 音声記憶機能付電子機器 | |
JPH0641416Y2 (ja) | オ−トダイアラ装置 | |
JPH09237208A (ja) | 電子機器 | |
JPS61163397A (ja) | 電子式録音装置 | |
JP5056227B2 (ja) | イベントレコーダおよびイベントレコーダの時刻データ記録方法 | |
JPH0527057A (ja) | 音響出力時計 | |
KR20030006843A (ko) | 소리와 영상으로 알람기능을 수행하는 시계 | |
JPH0216476B2 (ja) | ||
JPS6236550B2 (ja) | ||
JPS59218987A (ja) | メモ付電子時計 | |
KR20010081542A (ko) | 시계 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070323 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070413 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070426 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |