JPH09320256A

JPH09320256A - データ記憶装置

Info

Publication number: JPH09320256A
Application number: JP13610496A
Authority: JP
Inventors: Akihide Takasu; 晶英高須; Yuichi Masuda; 裕一増田
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1996-05-30
Filing date: 1996-05-30
Publication date: 1997-12-12
Anticipated expiration: 2016-05-30
Also published as: KR19990036014A; US6145060A; WO1997045839A1; EP0842513A1; JP3968392B2; KR100290814B1

Abstract

(57)【要約】【課題】回路構成を複雑化することなく、不揮発性メ
モリの各ブロック毎に、データを選択的に記憶・読み出
しできるデータ記憶装置を提供する。【解決手段】制御部７は、録音キー３ａまたは再生キ
ー３ｂが押下されると、まず、フリップフロップＦ１か
ら１パルスの再生指令信号ＰＳを所定個数だけ出力し、
指定ブロックをアドレス制御部２２に設定した後、フリ
ップフロップＦ２から録音指令信号ＲＳを、あるいはフ
リップフロップＦ１から再生指令信号ＰＳを出力する。
アドレス制御部２２は、上記所定個数の再生指令信号に
従って、ＥＥＰＲＯＭ２５の指定ブロックに対するアド
レスを生成し、該指定ブロックに対して音声データの録
音再生を行う。また、制御部７は、音声データの再生中
に、再度、再生キー３ｂが押下されると、フリップフロ
ップＦ１から１パルスの再生指令信号ＰＳを出力する。
アドレス制御部２２は、上記再生指令信号ＰＳを受信す
ると、アドレスを次のブロックにジャンプさせて再生対
象のブロックを１つ進める。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、音声データや楽音
データ或いは画像データ等の各種データを記憶するデー
タ記憶装置に関する。

【０００２】

【従来の技術】従来より、外部からの音声信号あるいは
画像信号等のアナログ信号をデジタルデータに変換し
（Ａ／Ｄ変換）、ＲＡＭ等の半導体メモリに記憶させて
おき、必要に応じて上記ＲＡＭから読み出し、復号化
（Ｄ／Ａ変換）して出力するデータ記憶装置が知られて
いる。

【０００３】

【発明が解決しようとする課題】ところで、従来のデー
タ記憶装置では、１つの半導体メモリを１つの音声デー
タの録音再生装置、あるいは１つの画像（例えば、テレ
ビの１画面分の画像データ）の画像データ記憶装置とし
て使用する場合、音声データの録音および再生時、ある
いは、画像データの記憶および読み出し時には、半導体
メモリの最初のアドレスから順次アドレス指定すればよ
い。しかしながら、１つの半導体メモリを複数のブロッ
クに分けて、それぞれ選択的に録音再生する場合におい
ては、あるいは、それぞれのブロックに１画像ずつ画像
データを記憶させる場合においては、そのブロックの先
頭アドレスから順次アドレス指定しなければならない。
そのため、選択されたブロックの先頭アドレスデータを
アドレス制御部に送ってプリセットし、そのアドレスか
ら順次アドレスを更新していく必要があった。

【０００４】一方、符号化されたデータをＲＡＭ等の揮
発性メモリに記憶したのでは、電池寿命や電池交換時、
あるいは停電地等において、記憶内容が消えてしまうの
で、ＥＥＰＲＯＭ等の不揮発性メモリを用いることが考
えられる。しかしながら、これらの不揮発性メモリは、
例えば、１Ｖ程度で動作するＣＭＯＳ回路に比較して、
動作させるための駆動電圧が極めて高い。このため、録
音再生や画像データの記憶読み出し等を制御する比較的
低電圧で動作する電子回路と、不揮発性メモリ等を含む
電子回路とを、それぞれ別々のチップで構成し、それぞ
れ異なった電圧で制御しなければならない。このよう
に、主要な回路部と不揮発性メモリ等を含む電子回路と
を別チップで構成し、かつ、上述したように、１つの不
揮発性メモリを複数のブロックに分け、それぞれ選択的
に録音再生する場合にあっては、各ブロックの先頭アド
レスを直接アドレス指定しなければならないので、アド
レスデータの入力端子として複数の端子が必要となり、
不揮発性メモリ等を含む電子回路のチップが大型化して
しまうという問題があった。

【０００５】そこで本発明は、回路構成を複雑化するこ
となく、不揮発性メモリの各ブロック毎に、データを選
択的に録音・再生できるデータ記憶装置を提供すること
を目的とする。

【０００６】

【課題を解決するための手段】上記目的達成のため、請
求項１記載の発明によるデータ記憶装置は、データが記
憶される半導体メモリを内蔵する半導体チップと、この
半導体チップに内蔵された前記半導体メモリへのデータ
の書き込みを制御する記憶指令信号および前記半導体メ
モリに記憶されたデータの読み出しを制御する読出指令
信号を送出する制御回路とからなり、前記半導体チップ
は、更に、データが入力されるデータ入力端子と、前記
制御回路からの記憶指令信号が入力される記憶指令信号
入力端子と、前記制御回路からの読出指令信号が入力さ
れる読出指令信号入力端子と、前記半導体メモリのアド
レスを指定するアドレス指定手段と、前記記憶指令信号
入力端子から記憶指令信号が入力された際に前記アドレ
ス指定手段のアドレスを順次更新して前記データ入力端
子から入力されるデータを前記半導体メモリに記憶さ
せ、前記読出指令信号入力端子から読出指令信号が入力
される際に前記アドレス指定手段のアドレスを順次更新
して前記半導体メモリに記憶されているデータを読み出
す書き込み読み出し制御手段と、前記半導体メモリから
読み出されたデータを出力するデータ出力端子と、前記
書き込み読み出し制御手段によるデータの読み出し状態
において前記読出指令信号入力端子に再度読出指令信号
が入力されると、前記アドレス指定手段のアドレスをジ
ャンプさせるジャンプ制御手段とを具備することを特徴
とする。

【０００７】また、上記目的達成のため、請求項２記載
の発明によるデータ記憶装置は、データが入力されるデ
ータ入力端子と、複数の記憶領域を有し、それぞれの記
憶領域に前記データ入力端子から入力されたデータが記
憶される不揮発性の半導体メモリと、記憶指令信号が入
力される記憶指令信号入力端子と、この記憶指令信号入
力端子から記憶指令信号が入力された際に前記データ入
力端子から入力されるデータを前記半導体メモリに記憶
させる記憶制御手段と、読出指令信号が入力される読出
指令信号入力端子と、この読出指令信号入力端子から読
出指令信号が入力される度に前記半導体メモリの前記複
数の記憶領域の１つを順次指定し、該指定した記憶領域
に記憶されているデータを読み出す読出制御手段とを備
え、前記読出指令信号によって前記半導体メモリの記憶
領域を指定する半導体チップと、前記複数の記憶領域の
うち、１つを指定する指定データを記憶する指定データ
記憶手段と、前記半導体チップの前記記憶指令信号入力
端子に記憶指令信号を出力する記憶指令出力手段と、前
記半導体チップの前記読出指令信号入力端子に前記指定
データ記憶手段に記憶されている指定データに応じた読
出指令信号を出力する読出指令信号出力手段とを備える
制御回路とを具備することを特徴とする。

【０００８】また、上記目的達成のため、請求項３記載
の発明によるデータ記憶装置は、複数の記憶領域の各々
にデータを記憶する不揮発性の半導体メモリを内蔵する
半導体チップと、この半導体チップに内蔵された前記半
導体メモリへのデータの書き込みを制御する記憶指令信
号および前記半導体メモリに記憶されたデータの読み出
しを制御する読出指令信号を送出する制御回路とからな
り、前記半導体チップは、データが入力されるデータ入
力端子と、前記制御回路からの記憶指令信号が入力され
る記憶指令信号入力端子と、前記制御回路からの読出指
令信号が入力される読出指令信号入力端子と、前記半導
体メモリのアドレスを指定するアドレス指定手段と、前
記記憶指令信号入力端子から記憶指令信号が入力された
際に前記アドレス指定手段のアドレスを順次更新して前
記データ入力端子から入力されるデータを前記半導体メ
モリに記憶させ、前記読出指令信号入力端子から読出指
令信号が入力された際に前記アドレス指定手段のアドレ
スを順次更新して前記半導体メモリに記憶されているデ
ータを読み出す書き込み読み出し制御手段と、前記半導
体メモリから読み出されたデータを出力するデータ出力
端子と、前記書き込み読み出し制御手段によって前記半
導体メモリに記憶されたデータが読み出されている際に
前記読出指令信号入力端子に読出指令信号が入力される
と、前記アドレス指定手段のアドレスを次の記憶領域の
先頭アドレスにジャンプさせるジャンプ制御手段とを備
え、前記制御回路は、前記複数の記憶領域のうち、１つ
を指定する指定データを記憶する指定データ記憶手段
と、前記半導体チップの前記記憶指令信号入力端子に記
憶指令信号を出力する記憶指令信号出力手段と、前記半
導体チップの前記読出指令信号入力端子に読出指令信号
を出力する読出指令信号出力手段と、前記半導体チップ
の前記データ入力端子から入力されるデータを前記半導
体チップに記憶させる際には前記記憶指令信号出力手段
から記憶指令信号を出力する前に前記指定データ記憶手
段に記憶されている指定データに応じた数の読出指令信
号を前記読出指令信号出力手段から出力することによ
り、前記指定データに対応する記憶領域の先頭アドレス
を前記ジャンプ制御手段によってアドレス指定させる第
１の出力制御手段と、前記半導体チップの前記半導体メ
モリに記憶されたデータを読み出す際には前記指定デー
タ記憶手段に記憶されている指定データに応じた数の読
出指令信号を前記読出指令信号出力手段から出力するこ
とにより、前記指定データに対応する記憶領域の先頭ア
ドレスを前記ジャンプ制御手段によってアドレス指定さ
せる第２の出力制御手段とを具備することを特徴とす
る。

【０００９】

【発明の実施の形態】以下、本発明の実施の形態を、携
帯用電子機器である電子腕時計等に適用した一実施例と
して、図面を参照して説明する。

【００１０】Ａ．本実施例の構成Ａ−１．ブロック構成図１は本発明の一実施例による電子腕時計の構成を示す
ブロック図である。図において、本実施例の電子腕時計
は、時計機能、計算機機能、多数の名前・電話番号デー
タ等を記憶して表示するデータバンク機能、外部からの
音声をメモとして記憶して再生するメモ機能等を有し、
時計機能、計算機機能、データバンク機能等の処理回路
を備え、且つ、音声データの録音再生を制御する制御手
段を備えた、例えばＣ−ＭＯＳ素子からなる１チップの
制御用集積回路１と、音声データ等が記憶される、例え
ばフラッシュＥＥＰＲＯＭからなる不揮発性メモリおよ
び該不揮発性メモリおよびそのアドレスを制御するアド
レス制御手段を備えた１チップのメモリ制御集積回路２
とから構成されている。制御用集積回路１とメモリ制御
集積回路２とは、異なる駆動電圧で動作するが、同一の
バッテリから電源供給を受け、それぞれの集積回路内の
電源回路で必要な電圧を得るように構成されている。ま
た、制御用集積回路１とメモリ制御集積回路２とは、メ
モリ制御集積回路２が制御用集積回路１の制御に従って
不揮発性メモリに音声データを記憶したり、記憶されて
いる音声データを読み出すための指令信号を受信するた
め、再生指令信号入力端子Ｔ１および録音指令信号入力
端子Ｔ２を介して２本のラインによって電気的に接続さ
れている。

【００１１】まず、制御用集積回路１およびその周辺回
路について説明する。キー入力部３は、各種データを入
力するためのテンキー、文字キー等（図示せず）を備え
ており、また、音声を録音するための録音スイッチ３
ａ、録音した音声データを再生する再生スイッチ３ｂ、
および後述するＥＥＰＲＯＭ２５の複数の記憶領域のブ
ロック（８つ）のうち、録音・再生を行うブロックを選
択するための選択キー（セレクトキー）３ｃを備えてい
る。該キー入力部３の各キーの入力信号は制御部７に送
られキー入力が検知される。

【００１２】発振回路４は、所定周波数の基準クロック
を生成し、分周回路５に供給する。分周回路５は、上記
基準クロックを分周して、計時回路６、制御部７等の各
部を動作させるためのシステムクロック、各種タイミン
グクロックを生成して出力する。計時回路６は、分周回
路５からのタイミングクロックのうちの計時用の基準信
号である１秒信号に基づいて現在時刻（月日、曜日、時
分秒）を計時し、現在時刻データを制御部７に供給す
る。

【００１３】制御部７は、後述するＲＯＭ８に予め固定
的に記憶された所定のマイクロプログラムを実行するこ
とにより、当該電子腕時計の上述した各種機能を実現す
るＣＰＵ（中央処理回路）であり、特に、本実施例で
は、後述する処理により、後述するＥＥＰＲＯＭ２５の
分割されたブロックに対しての音声データの録音・再生
等を行うプログラムを含む。具体的には、制御部７は、
選択キー３ｃが押下される度に、録音・再生を行うブロ
ックを１つずつ巡回させることにより、所望するブロッ
クを選択させ、録音スイッチ３ａが押下されると、ＥＥ
ＰＲＯＭ２５の選択されたブロックにマイク２３から入
力される音声の音声データを記憶し、さらに、再生スイ
ッチ３ｂが押下されると、ＥＥＰＲＯＭ２５の選択され
たブロックに記憶された音声データを再生する。なお、
各キーの操作と各部の詳細な動作については後述する。

【００１４】ＲＯＭ８は、上記制御部７によって実行さ
れるマイクロプログラムや各種初期パラメータを記憶す
る。また、ＲＡＭ９は、上記制御部７によるプログラム
の実行に伴って生じる各種データを格納するレジスタや
ワーキングエリアとして用いられる。

【００１５】ここで、図２は、ＲＡＭ９のデータ構成を
示す概念図である。図２において、表示レジスタは、後
述するＬＣＤ表示器（液晶表示装置）１４に各種データ
を表示するためのデータを記憶するレジスタである。レ
ジスタＭは、音声データが記憶されるＥＥＰＲＯＭ２５
の８つのブロックのうちユーザによって指定された録音
／再生ブロックを指定するためのレジスタである。次
に、レジスタＬは、メモリ制御集積回路２において、後
述する上位アドレスカウンタ２２ｆによってアドレス指
定されているブロックを示すレジスタである。制御用集
積回路１は、上記レジスタＬを用いて、現在、メモリ制
御集積回路２のアドレス制御部２２によってどのブロッ
クが指定されているかを知るようになっている。

【００１６】レジスタＴは、録音／再生時間（５秒）を
計時するタイマとして用いるタイマ用レジスタである。
フラグＲは、音声を録音中であることを示すフラグであ
り、「１」の時には、後述するマイク２３から入力され
た音声を符号化部（符号化回路）２４を介して取り込
み、音声データとしてＥＥＰＲＯＭ２５へ記憶させる。
また、フラグＰは、音声データの再生中であることを示
すフラグであり、「１」の時には、ＥＥＰＲＯＭ２５か
ら読み出した音声データを後述する復合化部（復合化回
路）２６を介して後述するスピーカ２７により出力させ
る。更に、記憶領域Ｗは、計算機機能、データバンク機
能のデータを記憶する領域である。

【００１７】次に、図１に戻り、ドライバ１３は、制御
部７から供給される時刻、計算データ、名前・電話番号
データ、ＥＥＰＲＯＭ２５に記憶されている音声データ
に関する各種データをＬＣＤ（液晶）表示器１４に表示
する。ＬＣＤ表示器１４は、ドットマトリクスやセグメ
ントタイプの電極からなり、時計モード時には、日付、
現在時刻を表示し、ブロック選択時には、後述する表示
例で示すように、日付、現在時刻、および選択されてい
るブロックを表示し、音声データの録音・再生時には、
少なくとも、日付、現在の時刻、および録音時間を表示
する（点滅表示）。

【００１８】フリップフロップＦ１，Ｆ２は、各々、制
御部７の制御に従って出力レベルがオン／オフされる出
力Ｑを、それぞれ再生指令信号ＰＳおよび録音指令信号
ＲＳとして、メモリ制御集積回路２のアドレス制御部２
２に供給する。電源１５は、共通のバッテリＢＴからの
供給電圧を制御用集積回路１を動作させるための駆動電
圧に変換し、上述した各部に供給する。

【００１９】次に、メモリ制御集積回路２およびその周
辺回路について説明する。アドレス制御部２２は、上述
した制御用集積回路１のフリップフロップＦ１から供給
される再生指令信号ＰＳおよびフリップフロップＦ２か
ら供給される録音指令信号ＲＳに従って、ＥＥＰＲＯＭ
２５の上位アドレス（ブロック指定アドレス）および下
位アドレス（ブロック内のアドレス）を生成するととも
に、ＥＥＰＲＯＭ２５のＲ／Ｗ（書き込み／読み出し）
信号を生成して、ＥＥＰＲＯＭ２５に供給する。

【００２０】ここで、図３は、上記アドレス制御部２２
の回路構成を示す回路図である。図３において、フリッ
プフロップＦ３は、再生指令信号ＰＳ（１パルス）がセ
ット端子Ｓに入力されると、セット（Ｑ＝１）され、該
出力ＱをＡＮＤ（アンド）回路２２ａに供給する。ＡＮ
Ｄ回路２２ａは、上記フリップフロップＦ３の出力Ｑが
「１」のとき（再生中）、再度、再生指令信号ＰＳが入
力されると、１パルス信号を出力し下位アドレスカウン
タ２２ｄをリセット（クリア）するとともに、上位アド
レスを「１」だけインクリメントする。したがって、再
生状態に於いて再度、再生指令信号ＰＳが入力される
と、そのブロックの再生状態が中止され、次のブロック
の音声データが再生対象となる。

【００２１】ＯＲ（オア）回路２２ｂは、上記フリップ
フロップＦ３の出力Ｑまたは録音指令信号ＲＳ（＝Ｒ／
Ｗ信号：録音中は「１」）のいずれか一方が「１」とな
ると、すなわち、再生中または録音中であるとき、
「１」となる出力をＡＮＤ回路２２ｃに供給する。ＡＮ
Ｄ回路２２ｃは、上記ＯＲ回路２２ｂの出力が「１」の
とき、すなわち、再生指令信号ＰＳが入力され、上記フ
リップフロップＦ３がセットされている間、または録音
指令信号ＲＳ（「１」）が入力されている間、言い換え
ると、再生中または録音中、後述する発振回路２８から
のクロックφを下位アドレスカウンタ２２ｄに供給す
る。

【００２２】下位アドレスカウンタ２２ｄは、上述した
ように、再生指令信号ＰＳまたは録音指令信号ＲＳが供
給されている間、すなわち、再生中または録音中、ＡＮ
Ｄ回路２２ｃを介して供給されるクロックφをカウント
することにより、上位アドレスカウンタ（後述）で指定
される、ＥＥＰＲＯＭ２５のブロック内において、その
先頭アドレスから順次アドレスを更新（インクリメン
ト）する。また、下位アドレスカウンタ２２ｄは、１ブ
ロックのカウントが終了すると、すなわち、１ブロック
の録音／再生が終了すると、キャリー信号ＣをＯＲ回路
２２ｅおよび上位アドレスカウンタ２２ｆに供給する。
ＯＲ回路２２ｅは、上記下位アドレスカウンタ２２ｄの
キャリー信号Ｃまたは録音指令信号ＲＳが供給される
と、「１」となる出力を上記フリップフロップＦ３のリ
セット端子Ｒに供給し、フリップフロップＦ３をリセッ
トする。

【００２３】上位アドレスカウンタ２２ｆは、前述した
ように、３ビットで構成されており、該３ビットでＥＥ
ＰＲＯＭ２５の８つのブロックのうちの一つを指定する
ようになっている。該上位アドレスカウンタ２２ｆは、
再生中に、再度、再生指令信号ＰＳが入力されることに
より、ＡＮＤ回路２２ａの出力が「１」となると、その
出力をカウントし、再生／録音の対象となるブロックを
次のブロックに進める。また、上位アドレスカウンタ２
２ｆは、上述した下位アドレスカウンタ２２ｄからキャ
リー信号Ｃが出力されると、すなわち、１ブロックの録
音／再生が終了すると、リセット（クリア）される。ア
ドレスデコーダ２２ｇは、下位アドレスカウンタ２２ｄ
および上位アドレスカウンタ２２ｆによるカウント値を
デコードし、ＥＥＰＲＯＭ２５のアドレスを指定する。

【００２４】以下、キー入力部３の操作と関連させてア
ドレス指定を説明すると、再生キー３ｂを押下すると、フリップフロップＦ１か
ら１パルスの再生指令信号ＰＳが出力される（これにつ
いては後述する）。この結果、フリップフロップＦ３が
セットされ、下位アドレスカウンタ２２ｄによってクロ
ックφがカウントされる。このとき、Ｒ／Ｗ信号（＝録
音指令信号ＲＳ）は「０」であるので、ＥＥＰＲＯＭ２
５では、アドレス指定されているブロックに記憶されて
いる音声データが読み出される。

【００２５】音声データの再生中に、再度、再生キー
３ｂを押下すると、ＡＮＤ回路２２ａの出力が「１」と
なるので、下位アドレスカウンタ２２ｄがリセット（ク
リア）され、そのブロックの再生が中止されるととも
に、上位アドレスカウンタ２２ｆのカウント値が「１」
だけインクリメントされ、再生対象のブロックが次のブ
ロックとなり、該上位アドレスカウンタ２２ｆで新たに
指定されたブロックの音声データが先頭アドレスから下
位アドレスカウンタ２２ｄのカウント値によって順次読
み出される。

【００２６】録音キー３ａを押下すると、後述する処
理によって、上位アドレスカウンタ２２ｆのカウント値
が選択キー３ｃで指定されたブロックになるまで、フリ
ップフロップＦ１から再生指令信号ＰＳが出力された
後、フリップフロップＦ２から「１」となる録音指令信
号ＲＳが出力される。この結果、フリップフロップＦ３
がリセットされ、下位アドレスカウンタ２２ｄによって
クロックφがカウントされる。このとき、Ｒ／Ｗ信号
（＝録音指令信号ＲＳ）は「１」であるので、ＥＥＰＲ
ＯＭ２５では、上位アドレスカウンタ２２ｆのカウント
値によってアドレス指定されているブロックに、音声デ
ータが下位アドレスカウンタ２２ｄのカウント値によっ
て順次記憶される。

【００２７】次に、図１に戻り、マイク２３は、ユーザ
の音声を集音し、音声信号を符号化部２４に供給する。
符号化部２４は、増幅器、フィルター、ＡーＤ（アナロ
グーデジタル）変換回路（いずれも図示せず）等を備
え、音声信号をデジタルデータ（音声データ）に変換
し、ＥＥＰＲＯＭ２５に供給する。復号化部２６は、ア
ドレス制御部２２によってアクセスされたＥＥＰＲＯＭ
２５のブロックの記憶領域から供給される音声データを
アナログ信号に変換し、スピーカ２７によって音声とし
て出力する。

【００２８】ＥＥＰＲＯＭ２５は、全体として約２Ｍ
（メガ）ビットのフラッシュメモリからなり、８つのブ
ロック２５ａ乃至２５ｈを有し、それぞれ音声データを
５秒間記憶できる。ＥＥＰＲＯＭ２５のアドレスカウン
タは、上述したように、上位３ビットの上位アドレスカ
ウンタ２２ｆと、下位アドレスカウンタ２２ｄとに別れ
ており、上位３ビットによって各ブロックが指定され
る。つまり、「０００」で１番目のブロック、「００
１」で２番目のブロック、「０１０」で３番目、……、
「１１１」で８番目のブロックが指定される。マイク２
３、符号化部２４を介して取り込まれた音声データは、
アドレス制御部２２によるアクセスに従って、所定のブ
ロックに順次記憶される。発振回路２８は、ＥＥＰＲＯ
Ｍ２５等を動作させるための所定のタイミングクロッ
ク、クロックφ等を生成し、アドレス制御部２２、ＥＥ
ＰＲＯＭ２５等の各部へ供給する。電源（電源回路）２
９は、共通のバッテリＢＴからの供給電圧をメモリ制御
集積回路２を動作させるための駆動電圧に変換し上述し
た各部に供給するもので、例えば、録音及び再生動作を
行なっていない時には発振回路２８やＥＥＰＲＯＭ２５
には電源供給を行なわず、録音時及び再生動作時に電源
供給を行なう。この為に、例えばアドレス制御部２２
の、録音時及び再生動作時に「１」信号が出力されるオ
ア回路２２ｂの出力信号が供給されるようになってい
る。

【００２９】Ａ−２．外観構成図４は上述した電子腕時計の外観構成を示す模式図であ
る。図４において、時計ケース３０の前面には、日付、
時刻、各種データ（画像データ）を表示する表示装置と
してＬＣＤ（液晶）表示器１４が設けられている。時計
ケース３０は、バンド３１，３２によって腕に装着され
る。また、ＬＣＤ表示器１４は、ガラス３３によって保
護されている。ＬＣＤ表示器１４の下部には、音声を入
力するためのマイク２３および録音した音声データを再
生するためのスピーカ２７が設けられている。さらに、
ＬＣＤ表示器１４の下部には、音声の録音開始を指示す
るための録音キー３ａおよび録音した音声データの再生
を指示するための再生キー３ｂが設けられている。ま
た、図示しないが時計ケース３０の側方には選択キー３
ｃが設けられている。

【００３０】Ｂ．本実施例の動作次に、上述した実施例による電子腕時計の動作について
説明する。なお、時計機能、計算機能、データバンク機
能については、従来と同様であるので、その説明は省略
し、以下では、音声データのＥＥＰＲＯＭ２５に対する
録音／再生動作について説明する。

【００３１】（１）メイン処理図５は、本実施例のメイン動作を説明するためのフロー
チャートである。まず、ステップＳ１０でキー入力部３
で何らかのキーが押下されたか否かを判断し、何らかの
キーが押下されたことが検出されると、ステップＳ１２
に進む。ステップＳ１２では、押下されたキー（録音キ
ー３ａ、再生キー３ｂ、選択キー３ｃ、他のキー）に応
じて、後述するキー処理を行う。一方、キー入力がない
場合には、ステップＳ１４に進み、録音フラグＲが
「１」であるか否かを判断し、録音フラグＲが「１」の
場合、すなわち、録音中である場合には、ステップＳ１
６に進む。

【００３２】以下、ステップＳ１６〜Ｓ２０は録音中に
おける処理であり、まず、ステップＳ１６では、タイマ
Ｔを「１（秒）」だけインクリメントすることで、録音
時間を計時し、ステップＳ１８で、タイマＴが「５
（秒）」に達したか否かを判断する。そして、タイマＴ
が「５（秒）」に達していなければ、ステップＳ３０に
進み、表示処理を行う。一方、タイマＴが「５（秒）」
に達した場合、すなわち、５秒間の録音（１ブロック分
の録音）が終了すると、ステップＳ２０に進み、フリッ
プフロップＦ２をリセットするとともに、録音フラグＲ
およびアドレス指定されているブロックを示すレジスタ
Ｌを「０」とし、録音処理を終了する。その後、ステッ
プＳ３０で表示処理を行う。

【００３３】また、ステップＳ１４において、録音フラ
グＲが「１」でない場合、すなわち録音中でない場合に
は、ステップＳ２２に進む。以下、ステップＳ２２〜Ｓ
２８は録音中における処理であり、まず、ステップＳ２
２では、再生フラグＰが「１」であるか否かを判断し、
再生フラグＰが「１」でない場合、すなわち、再生中で
ない場合には、前述したステップＳ３０に進み、表示処
理を行う。一方、再生フラグＰが「１」の場合、すなわ
ち、再生中である場合には、ステップＳ２４に進み、タ
イマＴを「１（秒）」だけインクリメントすることで、
再生時間を計時し、ステップＳ２６で、タイマＴが「５
（秒）」に達したか否かを判断する。そして、タイマＴ
が「５（秒）」に達していなければ、ステップＳ３０に
進み、表示処理を行う。

【００３４】一方、タイマＴが「５（秒）」に達した場
合、すなわち、５秒間の再生（１ブロック分の再生）が
終了すると、ステップＳ２８に進み、再生フラグＰおよ
びアドレス指定されているブロックを示すレジスタＬを
「０」とし、再生処理を終了する。その後、ステップＳ
３０で表示処理を行う。

【００３５】（２）キー処理次に、図６は、本実施例のキー処理の動作を説明するた
めのフローチャートである。以下では、録音／再生対象
となるブロックを指定するブロック指定処理、指定され
たブロックに音声データを記憶する録音処理、ならび
に、指定されたブロックに記憶されている音声データを
再生する再生処理について説明する。

【００３６】ａ．ブロック指定処理以下に述べるステップＳ４０およびＳ４２は、録音／再
生対象とする、ＥＥＰＲＯＭ２５のブロックを指定する
ための処理であり、まず、ステップＳ４０において、上
述したステップＳ１０において操作されたキーが選択キ
ー３ｃであるか否かを判断する。そして、選択キー３ｃ
が押下された場合には、ステップＳ４２で、選択指定さ
れたブロックを示すレジスタＭを「１」だけインクリメ
ントし、録音／再生の対象となるブロックを１つ進め
る。そして、当該処理を終了し、前述したメイン処理に
戻る。

【００３７】このように、選択キー３ｃを押下する度
に、レジスタＭの値がインクリメントされ、指定するブ
ロックを１つずつ進めることができる。例えば、選択キ
ー３ｃを操作することで、６番目のブロックが指定され
たとすると（Ｍ＝６）、この場合、図７に示すように、
録音日時（日付、時刻、曜日）、記憶済みブロック、被
選択（指定されている）ブロックをＬＣＤ表示器に表示
する。図示の例では、点灯している矩形部（図示の６番
目のブロック）が録音対象として指定されたブロックで
ある。なお、現時点では、上位アドレスカウンタ２２ｆ
の値は、「０００」で１番目のブロックを指定してお
り、レジスタＬの値は「０」である。

【００３８】ｂ．録音処理以下に述べるステップＳ４４〜Ｓ５６は、録音キー３ａ
が押下されたときの録音処理であり、上記ステップＳ４
０で、選択キー３ｃが押下されていないと判断された場
合には、ステップＳ４４に進み、録音キー３ａが押下さ
れたか否かを判断する。そして、録音キー３ａが押下さ
れた場合には、ステップＳ４６に進み、録音フラグＲが
「１」であるか否か、すなわち、録音中であるか否かを
判断する。ここで、録音中でない場合には、ステップＳ
４８に進み、フリップフロップＦ１をセット／リセット
し、再生指令信号ＰＳ（１パルス）を送出する。これに
より、フリップフロップＦ３がセットされる。

【００３９】次に、ステップＳ５０で、レジスタＬの値
とレジスタＭの値とが等しいか否かを判断する。この場
合、上述したように、レジスタＬの値は「０」であり、
レジスタＭの値は「６」であるので、ステップＳ５２に
進み、レジスタＬの値を「１」だけインクリメントし、
２番目のブロックを指定させた後、ステップＳ４８に戻
る。以下、レジスタＬの値とレジスタＭの値とが等しく
なるまで、ステップＳ４８、ステップＳ５２を繰り返
し、その都度、フリップフロップＦ１をセット／リセッ
トすることで、再生指令信号ＰＳ（１パルス）を送出さ
せる。この結果、ステップＳ４８が実行される度に、Ａ
ＮＤ回路２２ａの出力が「１」となるので、上位アドレ
スカウンタ２２ｆのカウント値が順次インクリメントさ
れ、指定しているブロックが１番目、２番目、……、６
番目と更新される。同様にして、ステップＳ５２が実行
される度に、レジスタＬがインクリメントされるので、
指定しているブロックが１番目、２番目、……、６番目
と更新される。

【００４０】そして、レジスタＬの値（＝上位アドレス
カウンタのカウント値）とレジスタＭの値とが等しくな
ると、ステップＳ５０からステップＳ５４に進み、フリ
ップフロップＦ２をセットし、録音指令信号ＲＳを送出
するとともに、録音フラグＲを「１」とし、タイマＴを
クリアし、当該処理を終了する。これにより、メモリ制
御集積回路２では、アドレス制御部２２の上位アドレス
カウンタ２２ｆで、ＥＥＰＲＯＭ２５のブロックが指定
され、下位アドレスカウンタ２２ｄで、指定されたブロ
ックのアドレスが順次更新されることになる。この結
果、マイク２３から入力され、符号化回路２４で変換さ
れた音声データは、アドレス制御部２２によって指定さ
れるブロックに順次記憶される。この場合、録音フラグ
Ｒが「１」であるので、前述した図５に示すメインルー
チンに戻ったとき、ステップＳ１６，Ｓ１８，Ｓ３０が
実行される。また、録音中、ＬＣＤ表示器には、図８に
示すように、矩形部を点灯または点滅させることによっ
て録音時間を表示する。図示の例では、現時点で、４秒
経過したことが表示されている（４番目のブロックが点
滅）。

【００４１】また、録音中（Ｒ＝１）に、録音キー３ａ
が再度押下されると、ステップＳ４６からステップＳ５
６に進む。ステップＳ５６では、フリップフロップＦ２
をリセットすることで音声データの録音を停止し、録音
フラグＲを「０」として当該処理を終了する。

【００４２】また、録音中（Ｒ＝１）に、録音スイッチ
３ａが再度押下されずに、５秒経過すると、図５に示す
ステップＳ１８の判断結果が「ＹＥＳ」となるので、ス
テップＳ２０に進み、前述した録音終了処理が実行され
る。この結果、制御用集積回路１では、フリップフロッ
プＦ２がリセットされ、録音フラグＲおよびレジスタＬ
が「０」とされ、初期状態に戻る。また、メモリ制御集
積回路２では、下位アドレスカウンタからキャリー信号
Ｃが出力されるので、上位アドレスカウンタもリセット
される。

【００４３】ｃ．再生処理以下に述べるステップＳ６０〜Ｓ７４は、再生キー３ｂ
が押下されたときの再生処理であり、上記ステップＳ４
０，Ｓ４４で、選択キー３ｃまたは録音キー３ａのどち
らも押下されていないと判断された場合には、ステップ
Ｓ６０に進み、再生キー３ｂが押下されたか否かを判断
する。ここで、再生キー３ｂが押下されていなければ、
ステップＳ７６に進み、その他のキー処理を実行し、当
該処理を終了する。一方、再生キー３ｂが押下された場
合には、ステップＳ６２に進み、再生フラグＰが「０」
であるか否か、すなわち、再生中であるか否かを判断す
る。ここで、再生中でない場合には、ステップＳ６４に
進み、フリップフロップＦ１をセット／リセットし、再
生指令信号ＰＳ（１パルス）を送出する。これにより、
フリップフロップＦ３がセットされる。

【００４４】次に、ステップＳ６６で、レジスタＬの値
とレジスタＭの値とが等しいか否かを判断する。ここ
で、前述したように、レジスタＬの値が「０」で、レジ
スタＭの値が「６」とすると、レジスタＬの値とレジス
タＭの値とが等しくないので、ステップＳ６８に進み、
レジスタＬの値を「１」だけインクリメントし、２番目
のブロックを指定させた後、ステップＳ６４に戻る。以
下、レジスタＬの値とレジスタＭの値とが等しくなるま
で、ステップＳ６４、Ｓ６６、Ｓ６８を繰り返し、その
都度、フリップフロップＦ１をセット／リセットするこ
とで、再生指令信号ＰＳ（１パルス）を送出させる。こ
の結果、ステップＳ６４が実行される度に、ＡＮＤ回路
２２ａの出力が「１」となるので、上位アドレスカウン
タ２２ｆのカウント値が順次インクリメントされ、指定
しているブロックが１番目、２番目、……、６番目と更
新される。同様にして、ステップＳ６８が実行される度
に、レジスタＬがインクリメントされるので、指定して
いるブロックが１番目、２番目、……、６番目と更新さ
れる。

【００４５】そして、レジスタＬの値（＝上位アドレス
カウンタのカウント値）とレジスタＭの値とが等しくな
ると、ステップＳ６６からステップＳ７０に進み、再生
フラグＰを「１」とし、タイマＴをクリアし、当該処理
を終了する。これにより、メモリ制御集積回路２では、
アドレス制御部２２の上位アドレスカウンタ２２ｆで、
ＥＥＰＲＯＭ２５のブロックが指定され、下位アドレス
カウンタ２２ｄで、指定されたブロックのアドレスが順
次更新されることになる。この結果、アドレス制御部２
２で指定されたブロックに記憶されている音声データ
は、復合化回路２６でアナログ信号に変換され、スピー
カ２７から出力される。この場合、再生フラグＰが
「１」であるので、前述した図５に示すメインルーチン
に戻ったとき、ステップＳ２４，Ｓ２６，Ｓ２８が実行
される。また、再生中、ＬＣＤ表示器には、録音中と同
様に、図８に示すように、矩形部を点灯または点滅させ
ることによって録音時間を表示する。図示の例では、現
時点で、４秒経過したことが表示されている（４番目の
ブロックが点滅）。

【００４６】また、再生中（Ｐ＝１）に、再生キー３ｂ
が再度押下されると、ステップＳ６２からステップＳ７
２に進む。ステップＳ７２では、フリップフロップＦ１
をセット／リセットすることで、ＡＮＤ回路２２ａから
１パルス出力し、上位アドレスカウンタの値を「１」だ
けインクリメントし、指定されるブロックを次のブロッ
クとする。この結果、次のブロックに記憶されている音
声データが再生される。また、このとき、レジスタＬを
「１」だけインクリメントしておく。なお、再生処理で
は、常に、タイマＴが５秒に達した時点（ステップＳ２
６）でのみ、音声データの再生を停止する。

【００４７】なお、上記実施例では、本発明を携帯型の
電子時計に適用した例について述べたが、本発明は電子
時計以外の電子機器、例えば、携帯型の電話機やページ
ャー、電子手帳等の情報機器、あるいは携帯型ではなく
据え置き型の各種電子機器にも適用できる。また、音声
データの記憶メモリとしては、フラッシュタイプのＥＥ
ＰＲＯＭに限らず、他の揮発性、或いは不揮発性のメモ
リを用いる事が可能である。さらに、音声データの録音
／再生だけでなく、画像データ等他のデータのの記憶／
表示にも適用できる。

【００４８】

【発明の効果】本発明によれば、半導体チップは、記憶
指令信号入力端子を介して制御回路から記憶指令信号が
入力されると、書き込み読み出し制御手段によって、ア
ドレス指定手段のアドレスを順次更新してデータ入力端
子から入力されるデータを半導体メモリに記憶させる一
方、読出指令信号入力端子を介して制御回路から読出指
令信号が入力されると、書き込み読み出し制御手段によ
って、アドレス指定手段のアドレスを順次更新して半導
体メモリに記憶されているデータを読み出し、データ出
力端子から読み出されたデータを出力し、書き込み読み
出し制御手段によるデータの読み出し状態において、読
出指令信号入力端子に制御回路から再度読出指令信号が
入力されると、ジャンプ制御手段によって、アドレス指
定手段のアドレスをジャンプさせるようにしているの
で、回路構成を複雑化せず、また、半導体チップの端子
数を増やさずに、半導体メモリの複数のブロック毎に、
データを選択的に録音再生できるという利点がある（請
求項１乃至３）。

【図面の簡単な説明】

【図１】本発明の一実施例による電子腕時計の構成を示
すブロック図である。

【図２】本実施例によるＲＡＭ９のデータ構成を示す概
念図である。

【図３】本実施例によるアドレス制御部２２の回路構成
を示す回路図である。

【図４】本実施例による電子腕時計の外観構成を示す模
式図である。

【図５】本実施例によるメイン動作を説明するためのフ
ローチャートである。

【図６】本実施例によるキー処理の動作を説明するため
のフローチャートである。

【図７】本実施例によるブロック指定時におけるＬＣＤ
表示器の表示例を示す概念図である。

【図８】本実施例による録音／再生中におけるＬＣＤ表
示器の表示例を示す概念図である。

【符号の説明】

１制御用集積回路（制御回路）２メモリ制御集積回路（半導体チップ）３キー入力部３ａ録音キー３ｂ再生キー３ｃ選択キー７制御部（記憶指令信号出力手段、読出指令信号出力
手段、第１の出力制御手段、第２の出力制御手段）９指定データ記憶手段１４ＬＣＤ表示器Ｆ１フリップフロップ（読出指令信号出力手段、第２
の出力制御手段）Ｆ２フリップフロップ（記憶指令信号出力手段、第１
の出力制御手段）Ｆ３フリップフロップＴ１再生指令信号入力端子（読出指令信号入力端子）Ｔ２録音指令信号入力端子（記憶指令信号入力端子）２２アドレス制御部（アドレス指定手段、書き込み読
み出し制御手段、ジャンプ制御手段、記憶制御手段、読
出制御手段）２５ＥＥＰＲＯＭ（半導体メモリ）

Claims

【特許請求の範囲】

【請求項１】データが記憶される半導体メモリを内蔵
する半導体チップと、この半導体チップに内蔵された前
記半導体メモリへのデータの書き込みを制御する記憶指
令信号および前記半導体メモリに記憶されたデータの読
み出しを制御する読出指令信号を送出する制御回路とか
らなり、前記半導体チップは、更に、データが入力されるデータ
入力端子と、前記制御回路からの記憶指令信号が入力さ
れる記憶指令信号入力端子と、前記制御回路からの読出
指令信号が入力される読出指令信号入力端子と、前記半
導体メモリのアドレスを指定するアドレス指定手段と、
前記記憶指令信号入力端子から記憶指令信号が入力され
た際に前記アドレス指定手段のアドレスを順次更新して
前記データ入力端子から入力されるデータを前記半導体
メモリに記憶させ、前記読出指令信号入力端子から読出
指令信号が入力される際に前記アドレス指定手段のアド
レスを順次更新して前記半導体メモリに記憶されている
データを読み出す書き込み読み出し制御手段と、前記半
導体メモリから読み出されたデータを出力するデータ出
力端子と、前記書き込み読み出し制御手段によるデータ
の読み出し状態において前記読出指令信号入力端子に再
度読出指令信号が入力されると、前記アドレス指定手段
のアドレスをジャンプさせるジャンプ制御手段とを具備
することを特徴とするデータ記憶装置。
【請求項２】データが入力されるデータ入力端子と、
複数の記憶領域を有し、それぞれの記憶領域に前記デー
タ入力端子から入力されたデータが記憶される不揮発性
の半導体メモリと、記憶指令信号が入力される記憶指令
信号入力端子と、この記憶指令信号入力端子から記憶指
令信号が入力された際に前記データ入力端子から入力さ
れるデータを前記半導体メモリに記憶させる記憶制御手
段と、読出指令信号が入力される読出指令信号入力端子
と、この読出指令信号入力端子から読出指令信号が入力
される度に前記半導体メモリの前記複数の記憶領域の１
つを順次指定し、該指定した記憶領域に記憶されている
データを読み出す読出制御手段とを備え、前記読出指令
信号によって前記半導体メモリの記憶領域を指定する半
導体チップと、前記複数の記憶領域のうち、１つを指定する指定データ
を記憶する指定データ記憶手段と、前記半導体チップの
前記記憶指令信号入力端子に記憶指令信号を出力する記
憶指令信号出力手段と、前記半導体チップの前記読出指
令信号入力端子に前記指定データ記憶手段に記憶されて
いる指定データに応じた読出指令信号を出力する読出指
令信号出力手段とを備える制御回路とを具備することを
特徴とするデータ記憶装置。
【請求項３】複数の記憶領域の各々にデータを記憶す
る不揮発性の半導体メモリを内蔵する半導体チップと、
この半導体チップに内蔵された前記半導体メモリへのデ
ータの書き込みを制御する記憶指令信号および前記半導
体メモリに記憶されたデータの読み出しを制御する読出
指令信号を送出する制御回路とからなり、前記半導体チップは、データが入力されるデータ入力端
子と、前記制御回路からの記憶指令信号が入力される記
憶指令信号入力端子と、前記制御回路からの読出指令信
号が入力される読出指令信号入力端子と、前記半導体メ
モリのアドレスを指定するアドレス指定手段と、前記記
憶指令信号入力端子から記憶指令信号が入力された際に
前記アドレス指定手段のアドレスを順次更新して前記デ
ータ入力端子から入力されるデータを前記半導体メモリ
に記憶させ、前記読出指令信号入力端子から読出指令信
号が入力された際に前記アドレス指定手段のアドレスを
順次更新して前記半導体メモリに記憶されているデータ
を読み出す書き込み読み出し制御手段と、前記半導体メ
モリから読み出されたデータを出力するデータ出力端子
と、前記書き込み読み出し制御手段によって前記半導体
メモリに記憶されたデータが読み出されている際に前記
読出指令信号入力端子に読出指令信号が入力されると、
前記アドレス指定手段のアドレスを次の記憶領域の先頭
アドレスにジャンプさせるジャンプ制御手段とを備え、前記制御回路は、前記複数の記憶領域のうち、１つを指
定する指定データを記憶する指定データ記憶手段と、前
記半導体チップの前記記憶指令信号入力端子に記憶指令
信号を出力する記憶指令信号出力手段と、前記半導体チ
ップの前記読出指令信号入力端子に読出指令信号を出力
する読出指令信号出力手段と、前記半導体チップの前記
データ入力端子から入力されるデータを前記半導体チッ
プに記憶させる際には前記記憶指令信号出力手段から記
憶指令信号を出力する前に前記指定データ記憶手段に記
憶されている指定データに応じた数の読出指令信号を前
記読出指令信号出力手段から出力することにより、前記
指定データに対応する記憶領域の先頭アドレスを前記ジ
ャンプ制御手段によってアドレス指定させる第１の出力
制御手段と、前記半導体チップの前記半導体メモリに記
憶されたデータを読み出す際には前記指定データ記憶手
段に記憶されている指定データに応じた数の読出指令信
号を前記読出指令信号出力手段から出力することによ
り、前記指定データに対応する記憶領域の先頭アドレス
を前記ジャンプ制御手段によってアドレス指定させる第
２の出力制御手段とを具備することを特徴とするデータ
記憶装置。