JPS6216392B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、一般的なタイマー用集積回路素子か
らのセグメント表示素子用のデータ出力を用いて
時刻表示用の音声を発声させる装置に関し、集積
回路素子化に有効なものを提供しようとするもの
である。

時刻発声をさせる装置では、タイマーの出力の
時刻データを発声装置に取り込み、ここでタイマ
ーのデータの内容に応じて発声語を選択し、それ
に基き時刻を発声させる。例えばタイマーの時２
桁目が“１”、時１桁目が“２”分２桁目が
“３”、分１桁目が“４”の場合、つまり12時34分
の場合には、「ジユウ」「ニ」「ジ」「サン」「ジユ
ウ」「ヨン」「プン」と選択して発音させる。とこ
ろで、発声音声をデータとしてメモリーに記憶さ
せる場合には、数字は４ビツトにしておくと扱い
やすい。ところが、通常手に入れやすいタイマー
ICの出力データは、各桁が４ビツトではなく、
各桁毎に７セグメント表示素子駆動用の出力デー
タになつていることが多い。またそのような７セ
グメントの出力データを４ビツトのデータ信号に
変換するロジツクICも入手が難しいのが現状で
ある。

特に発声装置には１チツプマイクロコンピユー
タICに用いることが多く、入力端子を多く設け
ることができないという問題がある。例えば、12
時間計の場合、時２桁目に１ビツト、時１桁目、
分２桁目および分１桁目に各々７ビツト、また液
晶表示の場合には表示出力はパルスなのでコモン
信号も参照用に１ビツト必要であり、タイマーの
出力データの合計は23ビツトにもなる。そこで本
発明は、そのようなタイマーからのデータを発声
装置用のICに取込む手段に関するものである。

以下、本発明の実施例について図面を参照して
説明する。

第１図において、１はタイマーIC、２はその
時と分の出力の調整用スイツチ類、３は７セグメ
ントによる液晶表示板である。タイマーIC１の
データ出力は液晶表示用12時間計の場合で、７セ
グメント出力とコモン出力とを持つ。４，５，６
は各々８ビツトの並列入力から各ビツトを順次選
択して出力するロジツクICからなるデータセク
タで、発声装置７中の２進変換回路８からのセレ
クトパルスＤ，Ｅ，Ｆによつて選択する入力を順
次切換えて８通りの入力を順次選択する。点線内
の発声装置７を１チツプマイクロコンピユータで
構成し得るもので、その入力としてＡ，Ｂ，Ｃの
３ビツトを用い、選択用にＤ，Ｅ，Ｆの３ビツト
のセレクトパルスを出力する。それらを合わせて
計６ビツトの入出力端子で済む。２進変換回路８
は第２図でも説明するが、シリアルに取込んだ７
セグメント用の時刻情報データをバイナリ信号に
変換する装置である。発声回路９は２進変換回路
８のメモリーに貯えられた時刻データにより発声
語を選択し、それに基いて時刻表示音声信号を発
生する発声制御回路、１０はＤ／Ａコンバータ、
１１はスピーカである。１２は発声モード切換ス
イツチで、１分毎、１時間毎、あるいはスイツチ
を押す都度に発声させる等の制御信号を発声回路
９に送るものである。

ここで、液晶表示板３はその入力レベルとして
5V付近でも充分使用可能である為、タイマ−IC
１の出力は5Vレベルのものとし、これで駆動す
るデータセレクタ４，５，６にはCMOS−ICを
使用している。

次に７セグメントデータをバイナリ信号に変換
する２進変換回路８について第２図で説明する。
ここで、Ｄ，Ｅ，Ｆはカウンタ１３の出力で、こ
れはリセツトされて（Ｄ，Ｅ，Ｆ）＝（０、０、
０）となつた後、端子１４からのクロツク１の立
上りでカウントアツプし、（Ｄ，Ｅ，Ｆ）＝（１、
１、１）の後再び（０、０、０）に戻る。一方デ
ータセレクタ４，５，６よりシリアルに得られる
時刻データＡ，Ｂ，Ｃはそれぞれシフトレジスタ
１５，１６，１７にクロツク１の立下り毎にシフ
トしながら入力され、図の様にシフトレジスタ１
５，１６，１７に全てのデータが入力された時点
でクロツクは止まる。次に、カウンタ１８はリセ
ツトされた後、端子１９からのクロツク２により
カウントアツプする。カウンタ１８の内容はバイ
ナリデータと７セグメントデータとが対応するデ
ータテーブル２０のアドレスとなり、データテー
ブル２０の出力は７セグメントレジスタ２１に出
力される。これがシフトレジスタ１５，１６，１
７の下７ビツトのデータと各々比較器２２，２
３，２４で比較され、一致した時のみ各比較器２
２，２３，２４からRAM、２５，２６，２７に
対してロード信号が出されて、RAM２５，２
６，２７にはバイナリデータになされた、時１桁
目、分２桁目、および分１桁目のデータがメモリ
される。なお分２桁目は“０”〜“５”までであ
り、３ビツトで表わせる。そこでRAM２６の４
ビツト目には、ここでは説明を省くが時２桁目を
入れることにする。カウンタ１８は“９”の後に
リセツトされて再び“０”に戻る。また、この例
では液晶表示板３を用いているのでコモン出力を
用いており、そのコモン出力が“１”から“０”
に変化した直後にデータを取込む様にすればよ
い。

前にも述べた通り、２進変換回路８と発声回路
９をマイクロコンピユータで構成すれば、使用
ICはタイマーIC１、１チツプマイクロコンピユ
ータ７、Ｄ−Ａコンバータ１０および８ビツトの
データセレクタIC４，５，６の計６個のICで構
成できる。

以上の説明の様に、本発明によれば、７セグメ
ント出力のタイマーICを用いる場合でも３個の
８ビツトデータセレクタを用いることによつて発
声装置の入出力端子を最少限の個数に削減でき、
極めて小型の回路が構成できる。

なおこの例では“AM”と“PM”の区別をし
ていないが、「午前」、「午後」も発声させるよう
にする場合には両者のどちらかであるから例えば
“AM”の情報を取り入れてこれが“１”か
“０”かを判別すればよい。この情報はシフトレ
ジスタ１６の８ビツト目に入れることができる。

また、24時間計の場合には時２桁目は第３図で
わかるように“ｂ”又は“ｃ”又は“ａ”、
“ｇ”、“ｅ”、“ｄ”の内の１個の３グループの中
から２個を取り出せば良いことがわかる。この場
合、時２桁目は２ビツトの情報で表わせる。この
場合例えばシフトレジスタ１５，１６の８ビツト
目を用いることができる。

以上のように、本発明によれば、セグメント表
示用のデータが出力されている通常のタイマー
ICを用いる場合において、そのセグメント表示
素子駆動用のデータ出力をデータセレクタを用い
てシリアル信号に変換して発声装置用のICに入
力するようにしたことにより、最少数の端子によ
つて発声装置用ICを作成することができ、IC化
に適したものを得ることができるものである。

【図面の簡単な説明】

第１図は本発明の一実施例における時刻発声装
置のブロツク線図、第２図はその要部の詳細なブ
ロツク線図、第３図はその一部の正面図である。 １……タイマーIC、２……スイツチ類、３…
…液晶表示板、４，５，６……データセレクタ、
７……発声装置、８……２進変換回路、９……発
声回路、１０……Ｄ−Ａコンバータ、１１……ス
ピーカ、１２……発声モードスイツチ。

Claims (1)

【特許請求の範囲】
1. １ 各桁毎にセグメント表示素子駆動用のセグメ
   ント毎のデータ出力を発生するタイマー用集積回
   路素子の各データ出力端子を複数ビツトのデータ
   セレクタの入力端子に並列に接続し、上記データ
   セレクタのセレクト用入力端子に上記データを順
   次出力させるための時刻発声信号作成用の集積回
   路のセレクトパルス出力端子を接続し、上記デー
   タセレクタの直列データ出力端子を上記時刻発声
   信号作成用の集積回路のデータ入力端子に接続す
   るようにしたことを特徴とする時刻発声装置。