JPS6110227Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、複数の外部スイツチの単体、もしく
は組合せ操作により時刻の修正、アラーム時刻の
設定、表示の切換え等を行うアラーム電子時計に
関する。

〔考案の概要〕

本考案は、複数の外部スイツチにより各種計時
動作やアラーム時刻の設定を行うアラーム電子時
計において、電子時計として通常に使用される機
能を操作するスイツチの組合せ以外のスイツチの
組合せにより、アラーム設定時刻以外にも任意に
アラーム音を発生させて、アラーム音のデモンス
トレーシヨンを行うことを可能にするものであ
る。

〔従来の技術〕

従来のアラーム時計は、あらかじめ設定したア
ラーム時刻と通常時刻が一致した場合のみアラー
ム音を発生するという機構であつた。

〔考案が解決しようとする問題点〕

上記の様な時計を多数店頭に取り揃えて販売す
る場合にアラーム音がどの時計においても同じで
あれば問題ないが、消費者の希望する音を何種類
もとりそろえた場合に、どの時計がどのような音
を発生するかを消費者に説明するためにはひとつ
ひとつの時計のアラーム時刻を設定して、通常時
刻と一致する時間の間待たねばならないという欠
点があつた。

〔問題を解決するための手段〕

本考案は上記の欠点を除去し、任意にアラーム
音を発生されるために、既にある複数のスイツチ
のうち、計時動作に関係のないスイツチの組合せ
を検出するスイツチ検出手段により任意にアラー
ム音を発生させる様にした。

〔作用〕

上記の様な構成によれば、任意にアラーム音を
鳴らすために新たにスイツチなどを設ける必要が
無く、消費者にアラーム機能を説明する際に便利
なものとなる。

〔実施例〕

以下、図面に基いて本考案の一実施例を説明す
る。

第１図は一実施例の基本回路図である。

発振分周回路１は時刻計数機能のために必要な
周波数を作り、この周波数は次の時刻用カウンタ
２に入力され、ここで秒、分、時、日、など時刻
表示に適切な時間単位に分周される。スイツチ５
は一方の端子が電位Ｖ_DDに接続され、他端はチ
ヤタリング防止回路６に接続されている。スイツ
チ５がONの場合にはチヤタリング防止回路６の
出力はパルス発生回路７を経て一定のパルス幅を
持つたパルスとなつて出力される。

ただし、パルス発生回路７ａの出力だけは、一
定幅のパルスとならずに、スイツチ５ａがONの
場合には電位Ｖ_DDを、スイツチ５ａがOFFの
場合には電位Ｖ_SSを保つ。

パルス発生回路７ａ，７ｂの出力はAND回路
８に入力され、パルス発生回路７ａ〜７ｄの出力
はAND回路９に入力され、パルス発生回路７ｃ
の出力はチヤンネル選択用シフトレジスタ１１に
入力される。AND回路８の出力は、AND回路群
１２のすべてのAND回路の一方の入力端と、
AND回路群１３のうちのAND回路１３ａの一方
の入力端と、以下同様にAND回路群１４のうち
のAND回路１４ａ、AND回路群１５のうちの
AND回路１５ａの一方の入力端子に接続され
る。

AND回路９の出力は時間単位選択シフトレジ
スタ１０に入力され、その入力のパルスの数によ
つて日、時、分の三個の出力のどれかに信号が発
生する。

前記シフトレジスタ１０の三個の出力は、それ
ぞれAND回路１２ａ，１２ｂ，１２ｃの他方の
入力端子に接続される。AND回路群１２の出力
はAND回路群１３，１４，１５の各AND回路の
一方の入力端子に接続される。詳細には、AND
回路１２ａの出力はAND回路１３ｂに、AND回
路１２ｂの出力はAND回路１３ｃ，１４ｂ，１
５ｂに、AND回路１２ｃの出力はAND回路１３
ｄ，１４ｃ，１５ｃに接続されている。

シフトレジスタ１１はパルス発生回路７ｃの出
力パルス数によりＷ，Ｍ１，Ｍ２の三個の出力よ
り順次信号を出す。この三個の出力のうち出力Ｗ
はAND回路群１３のすべてのAND回路の他方の
入力端に接続されており、以下同様に出力Ｍ１、
出力Ｍ２はそれぞれAND回路群１４，１５のす
べてのAND回路の他方の入力端に接続されてお
り、それと同時に出力Ｗ，Ｍ１，Ｍ２は、３つの
出力のうちどの出力端子に信号が出ているかを判
別する判別回路２３に入力され、判別回路２３の
出力は、この出力信号によつて所望のチヤンネル
（本実施例では時刻表示Ｗ、第１アラーム時刻記
憶内容表示Ｍ１、第２アラーム時刻記憶内容表示
Ｍ２の合計３チヤンネル）を切換え表示する表示
切換回路１６に入力されている。

AND回路群１３，１４，１５のそれぞれの出
力は、時刻用カウンタ２、第１アラーム時刻記憶
用カウンタ（以下Ｍ１用カウンタ）３、第２アラ
ーム時刻記憶用カウンタ（以下Ｍ２用カウンタ）
４にそれぞれ入力される。

時刻用カウンタ２、Ｍ１用カウンタ３、Ｍ２用
カウンタ４の内容はそれぞれ表示切換回路１６に
入力されるとともに、時刻カウンタ２とアラーム
記憶用カウンタ３，４の内容を比較して、等しい
場合には一致信号を出力する一致検出回路１９に
入力される。

表示切換回路１６に入力された時刻用カウンタ
２、アラーム記憶用カウンタ３，４の内容は判別
回路２３の信号によつてひとつだけ選択出力さ
れ、次のデコーダ／ドライバ１７を通つて表示体
１８に表われる。

また、一致検出回路１９が一致信号を出した場
合は、OR回路２０を通つて発音体ドライバ２１
をONにし、発音体２２を鳴らす。

またパルス発生回路７ａの出力はスイツチ検出
手段としてのAND回路２４のインバータ入力端
子に、同様に７ｂ，７ｄの出力は残りのノーマル
入力端子に接続されている。

次の動作を説明する。

今スイツチ５ｃのみONにすると、パルス発生
回路７ｃの出力には一定幅のパルスが表われる。
このとき、時刻用カウンタ２、Ｍ１用カウンタ
３、Ｍ２用カウンタ４のうち、どのカウンタの内
容を表示体１８に表示させるかを選択するチヤン
ネル選択用シフトレジスタ１１は、パルス発生回
路７ｃの出力に表われたパルスの数により、出力
Ｗ、出力Ｍ１、出力Ｍ２のように順次にレベル
“１”の信号が発生する。この信号は判別回路２
３に入力され、判別回路２３の出力によつてコン
トロールされる表示切換回路１６は、その信号に
対応したカウンタの内容を表示体１８上に表示す
る。

次に時刻カウンタの秒リセツトを考えると次の
通りである。スイツチ５ａをONにすると、パル
ス発生回路７ａの出力はレベル“１”を保つ。こ
こで表示が時刻表示になるように適当な回数だけ
スイツチ５ｃを押す。

次にスイツチ５ｂを押すと１回押すごとに一定
幅のパルスがひとつだけパルス発生回路７ｂに表
われる。

今、時刻表示にしているのでシフトレジスタ１
１の三個の出力端は、出力Ｗのみがレベル“１”
で残りの二個の出力はレベル“０”である。

そのため、AND回路群１４，１５はOFFとな
り、AND回路群１３のうちでAND回路１３ａの
みがパルスを通し、時刻用カウンタ２の秒カウン
タがこのパルスでリセツトされる。

この場合、AND回路９がOFFのため、シフト
レジスタ１０の三個の出力はすべてレベル“０”
となり、AND回路群１２の出力はレベル“０”
である。そのためAND回路１３ｂ，１３ｃ，１
３ｄはOFFとなる。

アラーム記憶用カウンタ３，４のカウンタリセ
ツトの場合も同様にして、そのリセツトしたいチ
ヤンネルを選択して、スイツチ５ｂを押すと、Ｍ
１用カウンタ３をリセツトする場合にはAND回
路１４ａに、Ｍ２用カウンタ４をリセツトする場
合にはAND回路１５ａにパルスが表われ、それ
ぞれのアラーム記憶用カウンタをリセツトする。

次に時刻修正の場合について述べる。

スイツチ５ａは前の場合と同様にONにしてお
く。この場合パルス発生回路７ａはレベル“１”
を保持する。

次にスイツチ５ｃを適当な回数だけ押すことに
よつて修正したいチヤンネルを選択する。ここで
は代表として時刻用カウンタ２の修正について述
べる。

日カウンタを修正する場合は、スイツチ５ｄを
１回押す。そのときパルス発生回路７ｄの出力に
はひとつのパルスが発生する。このときAND回
路９はONとなり、日、時、分などの時間単位を
選択する時間単位選択シフトレジスタ１０の三個
の出力のうち、出力“日”のみがレベル“１”と
なる。他の二個の出力はレベル“０”のままであ
る。

このときに、スイツチ５ｂを押すと、１回押す
ごとにパルス発生回路７ｂにはひとつのパルスが
表われる。このときAND回路８はONとなり、パ
ルスを通す。

今、シフトレジスタ１０の出力、出力“日”の
みがレベル“１”だからAND回路群１２のうち
AND回路１２ａだけがパルスを通す。

シフトレジスタ１１の出力は、出力Ｗのみがレ
ベル“１”だからAND回路１３ａ，１３ｂだけ
が、結局パルスを出力することになるが、時刻カ
ウンタ２のなかで、日、時、分の修正信号が入つ
た場合には、秒リセツト信号が入つても秒リセツ
トが効かないように構成しておけば、日の桁のみ
修正される。

時、分修正の場合も同様に、修正したい時間単
位をスイツチ５ｄを押すことによつて選択し、ス
イツチ５ｂを押すごとに、AND回路８にパルス
が出力される。この場合時を選択していたのな
ら、AND回路１２ｂ、分を選択していたのな
ら、AND回路１２ｃの出力にパルスが表われ、
そして、シフトレジスタ１１が出力Ｗのみレベル
“１”のため、結局、パルスは、時を選択してい
た場合にはAND回路１３ａ，１３ｃに、分を選
択していた場合にはAND回路１３ａ，１３ｄに
表われる。このとき秒リセツト信号を出さないよ
うに設定しておけば、時または分の修正信号のみ
効力を持つ。

またアラーム時刻を設定する場合もまつたく同
じ要領でできる。

このときには、アラーム時刻記憶用カウンタを
シフトレジスタ１１により選択するため、修正パ
ルスはAND回路群１４または１５の出力に表わ
れる。この後、設定されたアラーム時刻と通常時
刻とや一致した場合は、一致検出回路１９の出力
がレベル“１”となりOR回路２０を通つて発音
体ドライバ２１をONし、発音体２２を駆動して
あらかじめ設定した時刻がきたことを音によつて
知らせる。

以上でアラーム電子時計としてのスイツチ操作
方法の一実施例を述べたが、上述以外のスイツチ
操作の組合せはいくつかある。

例えばスイツチ５ａがOFFでスイツチ５ｂが
ONの場合、またスイツチ５ａがOFFでスイツチ
５ｄがONの場合、さらにはスイツチ５ａがOFF
でスイツチ５ｂ，５ｄが両方ともONの場合など
がある。そして、このようなスイツチ操作を行な
つた場合にはいつでもアラームを鳴らすようにす
る訳であるが、ここでは説明の例として、スイツ
チ５ａがOFFでスイツチ５ｂ，５ｄが両方とも
ONの場合を考える。

スイツチ５ａがOFFのときはパルス発生回路
７ａの出力はレベル“０”を保つ。スイツチ５
ｂ，５ｄが両方ともONのときパルス発生回路７
ｂ，７ｄの出力にはレベル“１”のパルスが発生
する。これらの出力は、パルス発生回路７ａの出
力だけAND回路２４のインバータ入力端子に、
残りはノーマル入力端子に接続されているため、
AND回路２４の出力はレベル“１”のパルスと
なつてOR回路２０を通り、発音体ドライバ２１
をONし、発音体２２を鳴らす。

第２図は、第１図の説明の理解を深めるための
図で、パルス発生回路７ｃの出力がシフトレジス
タ１１を、AND回路９の出力がシフトレジスタ
１０を動作させて各出力を選択している様子をタ
イミングチヤートにて表わしたものである。

〔考案の効果〕

以上、詳述してきた様に本考案のアラーム電子
時計は、既に在る複数のスイツチの組合わせとい
つた簡単な操作でアラーム音を出すことが出来、
消費者にとつては容易に自分の好みの音を持つア
ラーム電子時計を捜し出すことができ、また売り
手側から見れば、短い時間で色々な音を消費者に
聞いてもらえるという利点があり、その価値は大
きいものとなる。

【図面の簡単な説明】

第１図は本考案によるデイジタルアラーム時計
を説明する基本回路図、第２図は要部のタイミン
グチヤート図である。 １，２，３，４……カウンタ、５……スイツ
チ、６……チヤタリング防止回路、７……パルス
発生回路、８，９，１２，１３，１４，１５，２
４……AND回路、１０，１１……シフトレジス
タ、１６……表示切換回路、１７……デコーダ／
ドライバ、１８……表示体、１９……一致検出回
路、２０……OR回路、２１……発音体ドライ
バ、２２……発音体、２３……判別回路。

Claims (1)

【実用新案登録請求の範囲】
1. 計時基準信号発生手段と、前記計時基準信号発
   生手段に接続される時刻計数手段と、アラーム時
   刻を記憶するアラーム記憶手段と、前記時刻計数
   手段とアラーム記憶手段の内容によりアラーム音
   を発生するアラーム音発生手段と、複数のスイツ
   チを有し前記時刻計数手段およびアラーム記憶手
   段を制御する外部操作手段とを有する電子時計に
   おいて、前記外部操作手段の複数のスイツチのう
   ち通常計時動作の制御に使用される組合わせ以外
   のスイツチの操作を検出するスイツチ検出手段を
   備え、前記スイツチ検出手段の出力は前記アラー
   ム音発生手段に接続され、前記アラーム記憶手段
   の記憶内容に関係なく任意にアラーム音を発生さ
   せることを可能としたことを特徴とするアラーム
   電子時計。