KR800001339B1 - 전화 다이알링을 위한 디지탈 다중음 발생기 - Google Patents

Abstract

내용 없음.

Description

전화 다이알링을 위한 디지탈 다중음 발생기

제1도는 조정신호와 데이타 흐름을 묘사하는 본 발명의 부록 다이이그램(block diagram)이다.

제2도는 제1도의 출력회로의 한 실체를 도해하는 전기적 계통도이다.

제3도는 여러 가지 음 주파수의 진폭정보가 제1도의 데이타 소스에 저장되는 방법을 묘사하는파형도이다.

제4도는 제1도의 데이타 소스로부터의 선정된 음주파수 한쌍을 묘사하는 파형도이다.

제5도는 복합음 파형을 따라 진폭치를 나타내는 코드된 데이타 정보들의 그 파형에 근접하는 아날로그 출력신호로의 전환을 도해하는 간결화된 파형의 희학적 표현이다.

본 발명은 다가(多價)파형 발생에 관한 것으로, 특히 전화기에서 다중음 주파수(MTMF)발생을 위한 음 발생기에 관한 것이다. 종래의 대부분 전화기는 아날로그 회로로써 다이얼링 신호를 발생시킨다. 그러한 회로는 보통 동조 회로인데, 특별한 다이얼링음 발생에 필요한 음에 동조된 인덕터스 코일과 캐펙시터로 이루어져 있다. 키-보드의 푸쉬 버튼을 누르면 다중음 다이얼링 신호를 발생시키는데 필요한 주파수를 발생하도록 인덕터-캐펙시터 회로루-프가 형성된다.

종래의 그러한 아날로그 회로는 어떤 한계성을 수반했었다. 예를들면, 필요한 주파수 발생을 위한 동조회로를 가동시키기 위해서는 비교적 큰 전력이 필요하다. 그래서, 하나의 전원으로 동작하는 다중음 다이얼링 장치의 푸쉬 버-트수(數)에는 한계가 있다.

그리고, 동작하는 환경의 큰 몬도의 변화에서도 사용가능해야 한다. 그래서, 다중음 주파수 발생 전화기에 사용되는 회로는 온도의 변화가 큰 경우에도 일정한 주파수를 유지해야 한다. 이러한 오차가 작은 주파수를 발생하기 위해서 고성능 회로소자가 필요한떼, 이것은 많은 제조비가 필요하다.

더욱이, 등조회로는 700-1,700HZ 범위에서 동작되어야 하기 때문에, 회로 소자의 크기가 비교적 커야 한다. 그래서, 이러한 아날로그 회로를 구성하기 위해서는 부피가 커질 수 밖에 없다. 최근에 다중음 주파수 발생을 위한 디지탈 회로의 사용이 시도도고 있다. 일례로 미국 특허, No. 3,787,836 Hagelbagrger의 경우, 필요한 파형의 근사치를 만들기 위해서, 조정된 주파수를 분할하고, 이동시키고, 지연시켜, 합하는 방법을 사용하고 있다. 그러나, 그러한 시스템은 발생하는 고조파(高祖波)를 제거하기 위해서 필터가 필요하다. 따라서, 제조비가 높아질 수 밖에 없다. 대부분의 경우 디지탈 회로는 쉽게 집적회로로 만들 수 있기 때문에, 온도의 민감도가 낮고, 부피도 작아지는 잇점이 있다.

더우기, 그러한 회로는, 전력 소모가 작아진다.

그러므로, 본 발명은 현재 사용되는 아날로그 다중음 발생회로와 대치할 수 있고, 디지탈 회로를 사용하는 반도체 다중음 신호, 발생기에 관한 것이다. 더우기, 반도체 신호발생기가 디지탈 회로를 사용하기 때문에, 본 발명품은 집적회로로 만들 수 있을 것이다. 게다가, 본 발명품은 현재 사용하는 아날로그 회로에 비해서 전력 소모가 적은 잇점이 있다.

본 발명을 구성하는 디지탈 회로는 4개의 기본적이 기능단위 또는 모들(modules)로서 그룹지어 질수 있다.

조절기(controller)가 있어서 복합음 출력의 발생을 위해 다른 모들들을 동기화시키는데 필요한 기본적인 명령과 타이밍 펄스를 발생시킨다. 그 조정기는 타치(접촉)음다이알링 세트의 키보드나 복합음 신호발생을 시작하는 지시신호의 형태로 외부 데이타원으로부터 신호들을 받는다. 조정기로부터의 명령과 타이밍 펄스들은 데이타 원, 델터 변조기 그리고 출력모들에 인가된다.

그 데이타 소스에는 두 개의 집적화된 기억장치가 있다.

이러한 기억장치에 저장된 각각의 복합음 주파수들은 파형을 따라 연속적으로 놓여 있는 데이타 점의 진폭값이 여러개의 비트(bit)로써 부호화된 일련의 데이타인 것이다.

조정기로부터 적절한 신호를 받음으로서 데이타 소스는 두 개의 선정된 주파수에 대한 연이은 진폭 데이타 정보를 시간동기성으로 판독하여 그들을 합하고 그 합을 델타 변조기에 인가할 것이다. 델타 변조기는 합해진 진폭데이타 정보를 받아서 저장된 디지탈 부호화된 정보와 비교하는데 그것은 바로 앞서의 진폭합의 근사치이다. 그래서, 금번의 데이타정보 합이 이전의 결과 정보보다 큰지 적은지의 결정이 이루어진다. 이런 결정에 근거하여, 2진 레벨중 하나는 델타 변조기로부터의 출력인데 그것은 일정시간에 걸쳐 무주기성 디지탈 펄스열을 형성한다. 연속된 데이타 점에 해당하는 두 진폭 값이 기억장치로부터 판독되기 바로전에 그 이전의 근사처는 연이어 있는 비교단에서 정보를 증가 또는 감소시킴으로써 보완되어 진다. 델타 변조기로부터의 디지탈 펄스열은 출력모들에 인가된다. 출력모들은 앞서의 결과정보의 변화에 대응하여 에너지를 추가 또는 삭감시킴으로서 펄스열을 집적시킨다. 이것은 단일저항기를 통한 단일콘덴사의 조정된 충전과 방전에 의해 대개는 성취된다. 그래서 출력모들은 델타 변조기로부터의 단일 디지탈 펄스열 출력으로부터 하나의 아날로그 파형을 구성하는데 그것은 외부 전화시스템에 적합한 복합은 다이알링 신호의 적절한 근사치이다.

제1도에서는 적절한 복합음 다이알링 신호를 발생시키는데 본 발명에서 필요한 회로는 절선으로 가리켜진대로 4개의 기능적인 회로모들로서 나뉘어 진다. 조정기“A”는 복합음 출력의 발생을 위해 나머지 회로 모듈들을 동기화하는데 필요한 기본적인 명령과 타이밍 펄스들을 갖는다. 조정기 “A”는 키(key)가 눌러질 때 접촉음 다이알 장치의 키-보드로부터 명령 신호를 받거나, 적절한 외부 소스로부터 지시 정보 형태로 명령신호를 받는다. (14) 혹은 (16) 입력선에 가해진 키-보드나 지시 소-스로부터의 신호는 조정기 A로 하여금 데이타 소-스 B, 델터변조기 C와 출력단 D에 인가될 타이밍 신호와 제어 신호를 발생토록 한다.

이러한 타이밍과 조정 신호들은 스테이숀 세트키가 풀어지거나 또는 만약에 신호 발생이 지시정보에 의해 시작되는 경우에는 음발생능력의 중지를 명령하는 또 다른 지시를 받을 때까지 계속된다. 조정기“A”로부터의 적절한 신호를 받는다면, 데이타 소스“B”는 델타 변조기“C”에 일련의 디지탈식으로 부호화된 데이타 정보들을 연속적으로 전달하기 시작하는데, 이 부호화된 데이타 정보는 복합음 다이알 신호가 이루어질 선정될 두 음 파형 위에 정해진 연속 데이타 점에 해당하는 진폭값을 표시하고 있다.

델타 변조기“C”는 수선된 데이타 정보에 따라 일련의 바이너리(2원적인)“1”과 “0”, 높거나 낮은 전압 수준들을 각각 발생시켜 발생되는 다이알링 파형의 정보를 함유하는 비주기성 디지탈 펄스열을 형성하도록 작용한다. 출력모듈“D”는 델타 변조기로부터 이러한 디지탈 펄스열을 받아서 디지탈식으로 묘사된 파형을 정화한 아날로그 파형으로 만든다.

여러 가지 기능의 회로모듈내의 회로를 좀더 자세히 관찰해 보면 조정기“A”는 복 부호화 하기 위해서 접촉음 키-보드 정보를 수신하는 키-보드 복호화 회로(30)를 포함하고 있다.

복호화된 정보는 그 후 주파수 선정회로(34)에 인가된다. 또한 지시정보는 디지터 컴퓨터 같은 것으로부터 지시 복호화 회로(32)가 수신하여 주파수 선정회로(34)가 복합음 발생을 시작하게 만든다. 주파수 선정회로(34)로부터의 한 출력은 타이밍 조정회로(82)를 가동시켜 시스템 가동중의 나머지 회로단에 필요한 적절한 연속 신호들을 발생시키기 시작한다. 매스터클럭(Master clock)은 타이밍 조정 회로(82)에 적절한 조정시간을 제공한다.

데이타 원 B에는 판독만하는 기억장치(ROM)(50)과 (52)가 있는데, 이것들은 복합음 다이알링 신호를 발생시키는데 필요한 몇 개의 표준 교류 파형의 진폭을 나타내는 많은 6비트 데이타 정보를 저장한다.

ROMs(50과 52)는 각각 번지 기록기(address register)에 의해(42)(44)번지를 지정받게되는데, 이것들은 정(正)이나 역(逆)으로 계산 가능하고, 0번지를 포함하도록 설정된 8진 계산기이다.

번지 기록기 조절기(40)는 번지계산기(42),(44)에 정(正), 역(逆) 계산을 지시하는 디지탈 펄스를 발생시킨다.

또한 적절한 신호를 받음으로서 기록조정장치(40)는 번지기록기를 털게할(clear)것이다. 그렇게하여 그들이 0번지를 갖도록 한다.

또한 발신기록 조정장치(40)는 일반적인 로직회로를 갖는데, 그것은 아드레스 카운터(42와 44)의 출력을 모니터하며, 주파수 선정회로(34)에 이해 기록조정장치(40)에 제공되는 아드레스 정보와 이러한 출력들을 비교시킨다. 아드레스 카운터(42나 44)가 선정 회로(34)에 의해 제공되는 양까지 미치게 되면 아드레스 기록 조정장치(40)는 그러한 아드레스 카운터가 하향카운팅을 시작하게 한다. (50,52) 각각은 24출력선을 가지며, 6개의 출력선 4세트로 각각 나뉘어 진다. ROMs(50,52)의 출력선들은 쌍 선정장차(70)에 인가되는데 그 장치는 주파수 선정회로(34)의 조정하에 ROMs(50과 52) 각각에 의해 제공된 4세트의 라인들로부터 한세트의 출력선을 선정한다. 그렇게 선정된 2세트 라인은 가산기(76)에 연결되는데 그것은 두 데이타 정보가 쌍선정장치로부터 출력선에 나타날 때 그들을 합하고 그7자리 데이타 정보인 그 합을 델타 변조기“C”의 비교회로(90)에 인가한다.

비교회로(90) 이외에도 델타변조기“C”는 전 결과 기록부(Previous result Register)(94)와 갱신(update control register)(92)를 포함하며, 그것은 전 결과 기록부(94)가 1만큼 증가 또는 감소되게 한다. 전 결과 기록부(94)는 7단계 기록 카운터로서 현재 비교회로(90)에 인가된 합 데이타정보의 출현 바로전에 라인(78)에 나타나는 합 데이타의 디지탈식 근사치를 함유한다. 갱신 조정장치(update control)(92)는 전 결과 기록부(94)의 함량이 가산기(76)로부터의 7비트 합보다 크기가 크냐 작으냐에 따라 그 용량을 하나씩 증가 또는 감소시킴으로서 전 결과 기록부(94)를 갱신시켜 준다.

처음에는 데이타 기록부(94)는 조정기“A”로부터의 적절한 펄스에 의해 예정된 7비트 함량을 갖도록 된다. 이 함량은 비교회로(compare circuit)(90)에 의해 데이타 소스“B”로부터의 시발데이타 정보출력과 비교된다.

만약에 이러한 비교의 결과가 그 데이타 정보가 데이타 정보기록부(94)의 용량보다 적다면 비교회로(90)의 출력은 낮은 전압수준 또는 2진 제로상태가 된다. 반대의 경우, 비교회로(90) 출력은 2진(binary)“one”을 표시하는 보다 높은 전압이 된다.

연속적인 타이밍 펄스들이 데이타 소스“B”에 제공되어 2개의 6비트 데이타 정보가 연속하여 가산기(76)에 인가되도록 하면 가산기(76)로 부터의 7비트 합이 비교회로(90)에 인가된다. 한 주기 동안 비교회로(90)은 출력회로(100)에 인가될 비주기 디지탈 펄스열을 내보낸다. 출력회로(100)는 콘덴사의 조정된 충전이나 방전을 통하여 원하는 복합을 다이알링 신호에 적절히 근접하는 다가 파형을 만들어 낸다.

제2도에서는 출력회로(100)에 포함된 회로가 묘사되어 있다. 그 출력회로는 그 안에 인버터(102와 104), NAND게이트(106과 108) 전계 효과 트랜지스터(FETs)(Q₁과 Q₂), 그리고 적분회로(R₁과 C₁)을 포함한다. 볼 수 있는 바와 같이 출력회로(100)는 비교회로(90)로부터 입력이외에 입력선(46)상에 제공된 시발펄스를 받는다. 이러하펄스는 복합용발생기의 전체적인 운전과 연관되어 아래에 묘사되어 있다. 입력(46)은 복합음 발생중에는 낮은 전압수준 즉 디지탈 D이라고 말할수 있다.

FETs(Q₁과 Q₂)느 어느 특정시간에 FET의 전도상태에 따라 저항기(R₁)을 통하여 콘덴사(C₁)의 충전이나 방전을 조정하기 위한 전압 분할 회로망을 형성한다. Q₁은 양전압원 +V에 직접 연결되기 때문에 Q₁은 전도 상태이고 Q₂는 비전도상태가 되어 콘덴서 C₁이 +V로 충전된다. 그와 달리, Q₁이 비전도 상태이고 Q₂가 전도 상태이면 C₁은 저항 R₁과 Q₁이 갖는 저항성을 통하여 방전하게 된다.

FETs Q₁과 Q₂는 비교회로(90)의 출력에 대응하여 콘덴사 C₁을 충전 또는 방전시키기 위해 전도 또는 비 전도상태가 된다. 만약에 비교회로(90)의 출력이 2진“1”이면, 출력 인버터(102)는 낮은 전압 수준이 되어, NAND게이트(106)에 인가된다.

이것은 NAND게이트(106)의 출력이 FETQ₁이 전도 상태로 되기에 충분한 전압수준, 2진“1”상태가 되게 한다. 인버터(104)로부터 게이트 NAND(108)에 제공된 2진“1”과 비교회로(90)으로부터 게이트 NAND(108)에 인가된 2진“1”과 연결 접속은 게이트(108)이 FETQ₂가 비 전도 상태로 되기에 충분한 낮은 전압 즉, 2진“0”상태로 되게 한다. 그래서 콘덴사(C₁)는 FETQ₁과 저항기 R₁을 통한 전류에 의해 충전 될 것이다. 그와 반대로 비교회로(90)으로부터의 2진 “0”인버터(102)가 2진 “1”을 NAND 게이트(106)에 제공하도록 할 것이다 이러한 2진“1”은 인버터(104)에 의해 그것에 제공된 2진 “1”과 함께, NAND게이트(106)의 출력이 FETQ₁가 비 전도 상태로 되기에 충분한 낮은 전압수준, 2진“0”상태가 되도록 한다. 비교회로(90)로부터의 2진“0”는 게이트(108)의 출력이 FETQ₂가 전도되기에 충분한 2진“1”상태로 되게한다. 그래서 콘덴사 C₁은 FETQ₂가 진도상태인 경우에는 어느때나 저항기 R₁과 FETQ₂를 통하여 방전되게 될 것이다.

제3도와 4도에서는 ROM(50과 52)의 운전과 그들의 용량에 대해 보다 잘 묘사될 것이다. 다이알링을 위한 다중음 신호의 발생은 적절한 다이알링 신호를 창조하기 위해서 두 개의 음(즉, 하나는 고음대와 하나는 저음대 주파수)의 복합이 필요하다. 그래서 ROM(50)에 저장된 것은 4개의 연속된 데이타 정보들로서 그림 3의 F₅에서 F₈까지의 4개의 고음대 주파수에 대한 연속된 진폭치를 표시한다. 또한 ROM(52)도 데이타 정보를 갖고 있는데, 파형 E₁에서 F₄까지의 4개 저음대 주파수에 대한 진폭정보를 표현한다.

파형들의 피크(Peak) 진폭들은 동일하고 어떤 특별한 데이타 포인트에서의 진폭 값은 6비트 정보에 의해 묘사된다. 최소 진폭 값은 6비트 정보(000 000)으로 표현된다. 또한 어떤 특수한 파형에서의 최대 진폭값은 6비트 정보(111 111)로 표현된다. 여러 가지 파형들의 나머지 진폭값들은 이러한 두 개의 6비트 정보값사이로 변한다. 4개의 저주파수를 묘사하는 데이타정보는 ROM(52)에 포함되는데 그 데이타 정보는 ROM(52)에서의 “0”번지에 포함된 각각의 저주파수에 대한 최소 진폭값들을 표현한다. 제3도의 주파수(F₁-F₂)도해가 가리키듯이, 데이타 정보에 포함된 진폭 값은 그들의 번지 위치(ROM 52에서의)가 증가함에 따라 증가한다. 아드레스가 연속하여 증가하면 파형들의 증가하는 진폭값을 나타내는 데이타 정보들은 연속하여 ROM 출력에 제공된다.

제3도에서 알 수 있듯이 최소 진폭치로부터 최대 진폭치까지 전개되는 4개의 저급주파수 파형들 각각의 단지 반주기만이 전체 싸이클을 발생시키는데 필요하다. 예를 들면 제3도의 파형 F3에서 나타나 있듯이 ROM(52)은 번지 기록기(44)에 의해서 점 “a”에서의 진폭치 A2(000 000)를 표시하는 데이타 정보를 저장하는 시발번지로부터 점 “b”의 진폭치 A8를 저장하는 번지까지 차례로 번지가 지정된다.

그래서 데이타 점 “a”에서 “b”까지 또는 F3의 간격“ab”의 진폭값의 반 싸이클은 서초에는 ROM(52)의 출력이 된다.(F1,F2,F4의 진폭값도 그렇게 될 것이다). 이 점에서 아드레스 기록장치(44)의 카운터는 연속적으로 하향카운트하도록 명령되며, 그래서 데이타 정보 A2를 포함하는 아드레스가 다시 도달될 때까지는 데이타 정보들은 역순으로 아드레스 하게 된다.

F3의 검“b”에서 점“a”까지 또는 “ba”의 진폭치 반싸이클은 ROM(52)로부터 출력되어 F3에 대한 진폭값의 전체싸이클이 “ab”와 “ba”로 구성된다.

ROM(52)에 번지를 지정해 주기 위해서 번지기록기(44)의 그러한 사이클과 리싸이클을 계속함으로서 4개의 저주파수의 진폭값을 연속적인 방법으로 출력시키게 될 것이다.

ROM(50)와 번지 기록기(42)의 동작은 동일하다. 따라서 예를들어 제3도의 파형 F5를 사용한다면 c_d 또는 cd의 진폭값들은 시초부터 연속적을 ROM(50)으로부터 출력된다.

번지기록기(42)의 전도는 d_c 또는 “dc”진폭값이 ROM(50)으로부터 출력되도록 할 것이다. 그러나, 제3도의 F5에서 F8까지의 고주파수 도해에서 묘사되었듯이 ROM(50)의 시발번지(즉, 처음 데이타점)는 어떤 고주파수의 최대진폭치를 표시하는 6비트 정보를 저장한다. ROM(50)이 연속적으로 상향을 H번지가 지정됨에 따라 고주파 진폭치는 감소한다.

제4도는 F3의 “ab”와“ba”간격에서의 진폭치 반 싸이클의 복합을 도해하며, 또한 진폭값의 주기적 진행을 구성하기 위해서 F5의 “cd”“dc”간격에서의 진폭치도 도해한다.

ROM(50과 52)에 포함되 파형들을 묘사하는 진폭치들은 같은 빈도로 근접된다. 이를 위해서는 각 개개의 주파수의 한 싸이클의 진폭값을 묘사하는데는 각각 다른 수의 데이타 정보가 필요하다. 알려진 바로는 238.66KHZ의 아드레스속도에서는 4개의 저주파수에 대한 바람직한 데이타 점의 숫자는 127,140,155,171개이다. 고주파수에 대해 사용되는 데이타 정보 숫자는 73,81,87,99이다. 그래서 가장 높은 주파수는 그것의 진폭 파형을 묘사하기 위해서 가장 적은 수의 데이타 정보를 함유하며, 반면에 가장 낮은 주파수는 가장 높은 수의 데이타 정보를 필요로 한다.

ROM(50과 52)가 번지 기록기(42와 44)에 의해 각각 번지가 지정될 때에는 그 번지에 상응하는 특별한 데이타 정보가 전체 8개 주파수에 대해 ROM으로부터 출력될 것이다. 그러나 위에서 묘사된 바와 같이 쌍 성전기(Pair Selector)(70)은 일반적인 로직회로를 사용(주파수 선정회로(34)의 조정하에 작동하는)하여 ROM(50)으로부터의 한 세트의 6출력선과 ROM(52)로부터의 한 세트의 출력서을 선정하게 된다. 그렇게 선정된 출력선상의 신호들은 2진 가산되도록 가산기(76)에 인가된다. 따라서, 가산기(76)의 출력은 델타 변조기“C”의 비교회로(90)에 7비트 데이타 정보를 제공하는데 그것은 특정한 데이타 포인트에서 하나의 고주파수에 대한 진폭값의 합고, 같은(time-wise) 데이타 점에서의 저주파수에 대한 진폭값의 합계를 표시한다.

다중음 발생기는 키보드 디 코오드(dewde) 회로(30)에 의해 키보드상에 입력(14)에 받아들여진 수화기 키-보드로부터의 명명신호를 수신함으로써 가동된다. 또한 복합음 발생은 지시 데코드 회로(32)에 의해 지시입력선(16)에 인가된 지시 정보의 수신으로부터 결과될 수도 있다.

입력(14나 16)을 통하여 제1도의 회로에 제공되는 명령은 일반적인 로직회로에 의해 복호와 되기 때문에 복호화 회로(30 또는 32)로부터의 출력은 8개 유효 주파수로부터 발생되는 특별한 음의 쌍을 지정하게 된다.

가동상태에서는 시간조정회로(82)는 아드레스 기록조정장치(40)에 대해 시발펄스를 실제 가동이 시작되기 전에 인가하여 번지 기록 조정장치(40)가 번지 기록장치(42와 44)를 그들의 시작 번지 즉, “0”번지로 미리 만들어 놓는다.

또한 이러한 시발펄스는 아드레스 기록조정장치(40)이 라인(46) 상에 시발 펄스를 발생시키게 한다.

라인(46)에 나타나는 시발펄스는 전결과 기록장치(94)에 인가되어 아드레드(76)에 의해 비교회로(90)에 제공된 처음 진폭합계치와 비교하기 위한 예정된 양을 부하받게 된다.

아드레스 기록조정장치(46)로부터의 시발펄스는 또한 제1도와 2도의 출력회로(100)에도 적용된다. 제2도에서도 시발펄스가 라인(46)에 나타날 때는(그것은 2진“1”일 것임), 인버터(104)의 출력은 2진 “0”이 됨을 알 수 있다. 인버터(104)의 출력이 NAND 게이트(106과 108)에 인가될 때에는 그들의 출력 모두는 2진 “1”을 받아 FETQ1과 Q2가 전도 상태로 된다. FETQ1과 Q2가 도통된 상태에서 전압분할 배열은 저항 R1과 콘덴서 C1 회로망에 연결됨을 알 수 있다. 따라서 FETQ1과 Q2는 그들의 임피던스가 거의 같게 선정되는 것이 바람직하다.

FETQ1과 Q2를 동시에 도통되는 것은 고음대 주파수가 최대 진폭값에 있고 저음대 주파수가 최소 진폭값이 있을 때 한 데이타 점에서 고음대 주파수와 저음대 주파수의 합에 의해 생성된 다중음 신호의 중간 수준 전압으로 콘덴사(C1)이 충전하도록 해 준다.

시발 펄스가 라인(46) 상에 제공되는(나타나는)데 필요한 시간은 콘덴사(C1)가 중간 수준 전압값으로 충전(또는 방전)하는데 소요되는 시간에 의해 정해진다.

일단 시발조건이 이루어지며 시간조정회로(82)가 주기적인 펄스열을 아드레스 기록조정장치(40)이 제공하기 시작한다. 아드레스 조정장치(40)는 이렇나 펄스열을 아드레스 기록장치(42와 44)에 인가시킴으로써 그들을 상향 카운트시켜 연속적으로 ROM(50과 52)에 번지를 지정해 주도록 한다.

제3도와 4도에 대해 다시 말하자면 입력 14나 16중 하나는 제3도의 고음대파형(F5)와 저음대 파형(F3)을 묘사하는 진폭값으로 구성되는 다중음 신호의 발생에 필요하다. 적절한 시발이 완료된 후 시간 T0에서 번지 기록장치(42와 44)는 “0”번지를 갖는다.

ROM50으로부터의 4세트의 출력선들 각각은 F1에서 F4까지의 주파수에 대한 최대 진폭값을 나타내는 6비트 데이타 정보를 나타낸다. 그러나 주파수 선정회로(34)의 조정하에서는 쌍 선정장치(pair selector)는 에더(76)에 적용되는 P3와 P5에 대한 6비트 데이타 정보를 갖는 단지 두 세트의 출력선을 선정할 뿐이다.

그렇게 되면 적절한 타이밍 펄스들이 인가되어 카운트 42와 44에 번지를 지정해 줌으로써 그들이 연속적으로 상향 카운터하게 하고 그렇게 함으로서 연속적인 방법으로 ROM50과 52에 번지를 지정해 주게 만든다.

예를 들어 Te에서는 쌍 선정장치(70)의 출력상에 나타나는 6비트 데이타 정보들은 F3에 대해서는 진폭값 A4를 나타내고 F5에 대해서는 제3도에서 보여지는 바와 같이 진폭 A3를 나타낸다.

제3도의 Tf에서는 F5는 이미 최소 진폭값에 다달아 있으며, 반면에 F3는 진폭수준 A6에 있음을 알 수 있다. 이 점에서는 번지 카운터 조정장치(40)(이것은 번지 카운터 출력들을 주파수 선정회로(34)로부터의 적절한 입력과 비교한다), 번지 카운터(42)가 주파수 F5의 진폭점에 있어서 데이타 정보에 대한 저장상한에 도달한 것을 결정한다. 번지 카운터 조정장치(40)이 상향/하향 명령조정을 바꾸어서, 번지 카운터(42)에 인가된 펄스들은 그것이 현재 포함하고 있는 양으로부터 연속적으로 하향카운트 시키게 될 것이다. ROM(50)은 반대로 번지를 지정 받아서 F5에 대한 진폭값이 최소진폭 A5로부터 최대진폭 A1으로 진행하게 한다. 또한 Tg에서는 상한 번지(upper address)는 F3의 피크 진폭 A8에 해당하는 번지가 된다. 그렇게 되면 번지 카운터(44)의 방향은 전도되어 그것에 적용되는 다르 펄스는 그것을 하향 카운트시켜 역순으로 ROM(52)의 저항 위치에 번지를 지정하게 한다.

번지 카운터(42와 44)가 다시 “0”번지로 될 때에는 유사한 카운터 방향 전도가 일어나 그들을 다시 상향 카운터 시킨다. 그래서 가산기(76)이 그림 4에 도해된 주기 파형에 대하 진폭을 묘사하는 데이타 정보를 수신하는 동안, 번지 카운터(42)와 (44)는 파형 F3과 F5의 반 주기에 있는 데이타 점에서의 진폭치에 대해서 상향과 하향으로 번지를 지정하는 작업을 계속한다.

데이타 정보들은 그들이 쌍선전기(70)의 출력상에 나타날 때 가산기(76)에 의해 합해진다. 가산기(76)의 출력은 비교회로(90)에 인가되는 7비트 데이타 정보의 연속 열(Seguential series)이다.

제5도에서는 델타변조기에 적용되는 7자리 데이타 정보와 비주기성 디지탈 펄스열과 연속적인 복합음 신호 근접치를 생산하는데 있어서의 그들의 사용이 묘사된다. 제5(a)도는 다중음 파형과 함께 그것에 표시된 특정 진폭수준이 표시되어 있다. 제5(a)도에 표시된 각각의 진폭수준은 가산기(76)에 인가된 두 6비트 데이타 정보의 7비트 합이다. 가산기(76)으로부터의 7비트 데이타 정보들은 ROM(50과 52)로부터의 두 개의 최소 진폭값의 합에 상응하는 최소진폭을 갖는다. 그래서 제5(a)도의 진폭(A10)은 데이타 정보(000 000)로 표현되며 최대진폭(A16)은 데이타(111 1110)으로 표현된다. 나머지 데이타 점들에서의 진폭수준들은 이러한 두 값 사이에서 변하는 데이타 정보량으로 묘사된다.

데이타 소스(“B”)로부터 출력될 수 있는 다수의 그러한 데이타 정보를 갖고 있는 타이밍 펄스들은 조정모들“A”에 의해 공급되어 데이타 원“B”가 연속적으로 데이타 정보를 출력하도록 한다. 그래서 타이밍 펄스 Ta,Tb,Tc가 데이타 원“B”에 인가될 때는 진폭점 A10,A12,A14를 나타내는 데이타 정보들은 데이타 소스에 의해 델타변조기“C”에 연속적으로 제공된다. 처음에는 데이타 기록장치(94)가 라인(46)상에 나타나는 시발펄스에 의해 예정된 7자리 약을 갖도록 지정된다. 이러한 양은 비교회로(90)에 의해서 데이타소스“B”의 가산기(76)으로부터의 처음 출력된 데이타 정보와 비교된다. 만약에 가산기(76)으로부터의 데이타 정보가 데이타 기록장치(94)의 함량보다 적은 경우에는 비교회로(90)의 출력은 2진“0”가 된다. 그 반대의 경우에는 비교회로(90)의 출력으 2진“1”이 된다.

전결과 기록장치(94)가 7자리 정보를 갖고 있는데, 그 양은 가산기(76)의 출력상에 나타난 7자리 정보의 양보다 적다고 가정한다. 비교회로(90)은 2진“0”를 출력할 것이며, 그것은 가산기(76)에 의해 그것에 적용된 7자리 정보와 전결과 기록장치(94)와 비교하여 이루어진다.

시간조정회로(timig and control circuit)(82)로부터의 다음 타이밍펄스는 아드레스 기록장치(42와 44)가 ROM(50과 52)의 다음 번지로 진행하도록 할 것이며, 그것은 또한 전 결과 조정장치(92)에도 적용될 것이다.

전 결과 조정장치는 비교회로로부터의 2진“1”출력을 감지하며, 인가된 타이밍 펄스에 상응하여 진 결과 기록장치(94)를 증가시키고 그 기록장치는 그의 의해서 끌어올려진다(updated).

또한 만약에 비교회로(90)이 2진“0”를 출력시켜 가산기(76)의 출력이 전 결과 기록의 함량보다 더 적은 경우에는 전 결과 조정장치(92)는 시간조정회로(82)로부터의 적절한 타이밍 펄스에 상응하여 전결과 기록기를 하나 감소시킨다.

가산기(76)으로부터의 일련의 7비트 정보가 비교회로990)에 제공될 때에는 일련의 비교가 이루어져 비교회로(90)으로부터의 출력은 2진“1”또는 2진“0”로 된다. 데이타 소스로부터의 데이타 정보를 출력하고 비교하고 새롭게(update) 하는 과정은 계속되어 일정시간에 걸쳐 비교회로(90)이 제5(C)도에서 도해된 무주기성 펄스열을 출력하게 만든다.

그렇게 생성된 무주기성 펄스열은 출력모듈“D”에 적용되는데 그것은 위에서 설명된 콘덴사의 조정된 충전을 통하여 출력(110)에 재 구성된 신호를 나타내는데 그 신호의 진폭은 데이타 소스“B”로부터 연속적으로 출력된 데이타 정보에 의해 묘사되는 파형에 비례하고, 그 신호의 주파수는 타이밍 펄스의 주파수에 비례한다. 그러한 출력파형은 제5(d)도에 도해되어 있다.

그래서 이상에서 나열된 목적들을 완전히 만족하는 디지탈 회로를 이용한 다중을 발생회로가 본 발명에 따라 설명되어져 있다는 것은 명백하다. 본 발명이 특정한 구체형으로 설명되어 있는데, 이상 설명한 것을 감안해 볼 때 회로상의 어떤 변형도 이 분야에 종사하는 사람들에게는 낮설지 않음이 확실하다.

예를 들자면 델타변조기“C”는 제1도에서 입력선 74에 의해 표시되었듯이 외부 소스로부터의 다가 파형(multi valued)을 묘사하는 데이타 정보를 대신 받을 수도 있다. 따라서 본 발명의 명세는 첨부된 광범위한 청구범위 속에 그러한 모든 대치, 변조, 변형을 포함하는 셈이 된다.

Claims (1)

1. 진폭 정보를 저장하기 위한 저장 장치와 진폭정보를 선택적으로 도달시키기 위하여 저장장치와 관련된 번지를 지정해 주는 장치를 포함하고 있으며, 1개 이상의 일련의 데이타 정보 형태로 부호화된 진폭 정보를 제공하는 데이타 소-스 장치와, 연속된 데이타 정보의 상대적 크기를 표시하는 디지탈 펄스 열을 제공하기 위한 일련의 데이타 정보에 따라 반응하는 비교기 장치와, 디지터 펄스 열을 근접된 아날로그 파형으로 바꾸기 위한 비교기 출력에 따라 반응하는 출력장치로 구성되며, 그러한 파형들을 표현하는 부호화된 진폭정보로부터 근사한 아날로그 피형을 만들기 위한 디지탈 신호 발생기.

Images