JP6090017B2 - コンピュータシステム - Google Patents
コンピュータシステム Download PDFInfo
- Publication number
- JP6090017B2 JP6090017B2 JP2013144272A JP2013144272A JP6090017B2 JP 6090017 B2 JP6090017 B2 JP 6090017B2 JP 2013144272 A JP2013144272 A JP 2013144272A JP 2013144272 A JP2013144272 A JP 2013144272A JP 6090017 B2 JP6090017 B2 JP 6090017B2
- Authority
- JP
- Japan
- Prior art keywords
- slot
- setting information
- pci
- slots
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Description
Claims (3)
- ホストコンピュータと、
前記ホストコンピュータに接続されるPCI−Express拡張部と、
前記ホストコンピュータが1台で動作するモードであるか複数台で動作するモードであるかを切替設定する設定手段と、
前記設定手段での設定に応じ、PCI−Express拡張部のリセット信号と基準クロック信号と初期化ROM信号を連動して同時にそれぞれのモード用に切り替える制御手段と、
を備えるコンピュータシステム。 - 前記制御手段は、前記ホストコンピュータが1台で動作する場合の設定情報を記憶する第1ROMの出力と、前記ホストコンピュータが複数台で動作する場合の設定情報を記憶する第2ROMの出力を切替出力する手段を備え、前記設定手段での設定が、前記ホストコンピュータが1台で動作するモードの場合に前記第1ROMの設定情報を切替出力し、前記ホストコンピュータが複数台で動作するモードの場合に前記第2ROMの設定情報を切替出力する請求項1記載のコンピュータシステム。
- 前記第1ROMの設定情報は、前記PCI−Express拡張部の備える複数のスロットのうちのいずれかを上流とし、他のスロットを下流とする設定情報を含み、前記第2ROMの設定情報は、前記PCI−Express拡張部の備える複数のスロットのうちのいずれか複数を上流とし、他のスロットを下流とする設定情報を含む請求項2記載のコンピュータシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013144272A JP6090017B2 (ja) | 2013-07-10 | 2013-07-10 | コンピュータシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013144272A JP6090017B2 (ja) | 2013-07-10 | 2013-07-10 | コンピュータシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015018355A JP2015018355A (ja) | 2015-01-29 |
JP6090017B2 true JP6090017B2 (ja) | 2017-03-08 |
Family
ID=52439300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013144272A Active JP6090017B2 (ja) | 2013-07-10 | 2013-07-10 | コンピュータシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6090017B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102669219B1 (ko) | 2016-08-16 | 2024-05-28 | 삼성전자주식회사 | 종단 장치로부터 제공되는 부트 업 명령어에 기초하여 부팅 동작을 수행하도록 구성되는 전자 장치 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2743850B2 (ja) * | 1994-12-28 | 1998-04-22 | 日本電気株式会社 | データ処理装置 |
JP5182771B2 (ja) * | 2008-04-02 | 2013-04-17 | ヒューレット−パッカード デベロップメント カンパニー エル.ピー. | 共有i/oにおけるリセットの変換 |
JP2010039729A (ja) * | 2008-08-05 | 2010-02-18 | Hitachi Ltd | I/o管理システム、サーバシステム及びそのi/oスイッチの管理方法 |
JP5426228B2 (ja) * | 2009-05-11 | 2014-02-26 | 株式会社アキブホールディングス | ネットワークシステム、ホストコンピュータ、hub装置、nic装置、及び通信方法 |
-
2013
- 2013-07-10 JP JP2013144272A patent/JP6090017B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015018355A (ja) | 2015-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7134894B2 (ja) | ストレージシステム、及びプログラマブルロジックデバイス | |
US10817443B2 (en) | Configurable interface card | |
US7639561B2 (en) | Multi-port memory device having variable port speeds | |
US8463977B2 (en) | Use of PCI express for CPU-to-CPU communication | |
US11409682B2 (en) | Folded memory modules | |
EP3172870B1 (en) | Non-transparent bridge method and apparatus for configuring high-dimensional pci-express networks | |
JP7123146B2 (ja) | 相互接続トポロジの自己識別 | |
US5802333A (en) | Network inter-product stacking mechanism in which stacked products appear to the network as a single device | |
US20160292115A1 (en) | Methods and Apparatus for IO, Processing and Memory Bandwidth Optimization for Analytics Systems | |
EP1703413B1 (en) | Partition allocation method and computer system | |
JP6090017B2 (ja) | コンピュータシステム | |
JP3992702B2 (ja) | 非同期回路設計に使用可能なプログラマブルロジックブロック | |
TWI689818B (zh) | 可變式電子裝置 | |
KR100602204B1 (ko) | 메인 제어부와 부 제어부로 구성된 제어 시스템 및 버스연결 방법 | |
US6636916B1 (en) | Assigning PCI device interrupts in a computer system | |
JP2006303730A (ja) | 半導体集積回路装置および半導体集積回路装置の設計装置 | |
US20080307149A1 (en) | Clustering System and Flexible Interconnection Architecture Thereof | |
US7076584B2 (en) | Method and apparatus for interconnecting portions of circuitry within a data processing system | |
JP4346539B2 (ja) | 制御装置 | |
JP2010257411A (ja) | マルチファンクション・カード・システム、マルチファンクション・カード、およびその制御方法 | |
JP4339338B2 (ja) | カードバスデバイスを備えた装置及びそのアクセス制御方法 | |
JP4453271B2 (ja) | コンピュータシステム及びメモリの接続方法 | |
JP2005025545A (ja) | プログラマブルコントローラ | |
Shen et al. | On a design of crossroad switches for low-power on-chip communication architectures | |
CN117421268A (zh) | 一种互联系统、设备及网络 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170123 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6090017 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |