JPH0331962A - 初期化及び診断終了認識システム - Google Patents
初期化及び診断終了認識システムInfo
- Publication number
- JPH0331962A JPH0331962A JP1166206A JP16620689A JPH0331962A JP H0331962 A JPH0331962 A JP H0331962A JP 1166206 A JP1166206 A JP 1166206A JP 16620689 A JP16620689 A JP 16620689A JP H0331962 A JPH0331962 A JP H0331962A
- Authority
- JP
- Japan
- Prior art keywords
- initialization
- bus
- diagnosis
- processors
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003745 diagnosis Methods 0.000 title claims abstract description 30
- 238000012545 processing Methods 0.000 claims abstract description 12
- 230000010365 information processing Effects 0.000 claims description 5
- 230000006870 function Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 238000002405 diagnostic procedure Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004092 self-diagnosis Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は初期化及び診断終了認識システムに関し、特に
複数のプロセッサを有し、これ等プロセッサの各々が初
期化処理及び診断処理を実施するよう構成された情報処
理装置における初期化及び診断終了認識システムに関す
る。
複数のプロセッサを有し、これ等プロセッサの各々が初
期化処理及び診断処理を実施するよう構成された情報処
理装置における初期化及び診断終了認識システムに関す
る。
従来技術
複数のプロセッサの各々が初期化及び診断を実施するよ
うな情報処理装置では、電源投入直後に実施される機能
の初期化及び診断が終了し、通常の動作が可能となった
ことを認識する必要があるが、かかる場合の認識方式と
して以下の２種類の方式がある。
うな情報処理装置では、電源投入直後に実施される機能
の初期化及び診断が終了し、通常の動作が可能となった
ことを認識する必要があるが、かかる場合の認識方式と
して以下の２種類の方式がある。
先ず第１の方式では、装置に実装される可能性のある複
数のプロセッサの各々において、電源投入から初期化及
び診断終了までの時間が実測若しくは計算され、当該時
間のうち最大の時間が経過するまで、他のプロセッサに
対しては初期化及び診断終了後の一定時間はプログラム
ループを行わせ、全てのプロセッサの初期化及び診断終
了がなされるまで、通常動作を行わないようになってい
る。
数のプロセッサの各々において、電源投入から初期化及
び診断終了までの時間が実測若しくは計算され、当該時
間のうち最大の時間が経過するまで、他のプロセッサに
対しては初期化及び診断終了後の一定時間はプログラム
ループを行わせ、全てのプロセッサの初期化及び診断終
了がなされるまで、通常動作を行わないようになってい
る。
第２の方式のｅｌｌ！ｄ及び動作は次の如くである。
プロセッサの各々には、初期化及び診断実行の途中でも
他のプロセッサからのアクセスを受付けることができ、
かつ他のプロセッサから内容を読取ることができ、更に
はプログラムによりセット可能なフリップフロップ（Ｆ
Ｆと略記する）を含む回路を設ける。
他のプロセッサからのアクセスを受付けることができ、
かつ他のプロセッサから内容を読取ることができ、更に
はプログラムによりセット可能なフリップフロップ（Ｆ
Ｆと略記する）を含む回路を設ける。
そして、各プロセッサは初期化及び診断が終了すると、
電源投入時にシステムリセット信号によりリセットされ
た自ＦＦを夫々セットする。そして、各プロセッサは電
源投入後実装される可能性のある初期化及び自己診断を
行う回路全てについて実装の有無を確認し、実装されて
いる回路についてのみ、他のプロセッサのＦＦを含む回
路をアクセスすることにより、各プロセッサが有するＦ
Ｆの内容を監視する。
電源投入時にシステムリセット信号によりリセットされ
た自ＦＦを夫々セットする。そして、各プロセッサは電
源投入後実装される可能性のある初期化及び自己診断を
行う回路全てについて実装の有無を確認し、実装されて
いる回路についてのみ、他のプロセッサのＦＦを含む回
路をアクセスすることにより、各プロセッサが有するＦ
Ｆの内容を監視する。
この監視時に、実装されている回路のＦＦの全てがセッ
オされた時点で、装置内の全ての機能の初期化及び診断
が終了したことを認識し、通常動作状態に入るように構
成されている。
オされた時点で、装置内の全ての機能の初期化及び診断
が終了したことを認識し、通常動作状態に入るように構
成されている。
上述した従来技術の第１の方式では、装置が使用可能な
状態になるまでの時間が、実装される可能性のあるプロ
セッサのうち初期化および診断に最も０開を要するもの
に対応した時間となるため、実際の装置の構成に関係な
く、装置が使用可能な状態になるまでの時間は、常に一
定となる。
状態になるまでの時間が、実装される可能性のあるプロ
セッサのうち初期化および診断に最も０開を要するもの
に対応した時間となるため、実際の装置の構成に関係な
く、装置が使用可能な状態になるまでの時間は、常に一
定となる。
そのため、初期化及び診断時間の短いプロセッサのみの
装置構成の場合、装置が使用可能な状態になるまでに、
全てのプロセッサが初期化及び診断を終了させるのに必
要な時間以外のむだな時間が発生するという欠点がある
。
装置構成の場合、装置が使用可能な状態になるまでに、
全てのプロセッサが初期化及び診断を終了させるのに必
要な時間以外のむだな時間が発生するという欠点がある
。
また、設計完了した装置に、新たに段別されるオプショ
ンを実装する場合、その新規設計のオプションには、装
置設計時に決定された一定の時間内に初期化および診断
を終了させるよう設計されなければならないという制約
か発生する。更に、その制約が守られない場合は、他の
プロセッサの通常動作開始までの時間を遅らせる必要が
生し、初期化または診断プログラム中のプログラムルー
プ回数を変更しなければならないという欠点がる。
ンを実装する場合、その新規設計のオプションには、装
置設計時に決定された一定の時間内に初期化および診断
を終了させるよう設計されなければならないという制約
か発生する。更に、その制約が守られない場合は、他の
プロセッサの通常動作開始までの時間を遅らせる必要が
生し、初期化または診断プログラム中のプログラムルー
プ回数を変更しなければならないという欠点がる。
−膜内に、初期化および診断プログラムは、ローダＲＯ
Ｍに格納されており、前記プログラムの変更は困難な場
合が多い。
Ｍに格納されており、前記プログラムの変更は困難な場
合が多い。
従来技術の第２の方式では、実装される可能性のある、
初期化及び診断を行う回路全てについて、実装の有無の
確認が必要であり、確認の方法としては、−膜内に確認
するプロセッサが確認される回路をアクセスし、一定時
間応答がなければ実装されていないと判断する方法が使
われているた・め、電源投入から装置が使用可能な状態
になるまでの時間が長時間になるという欠点がある。
初期化及び診断を行う回路全てについて、実装の有無の
確認が必要であり、確認の方法としては、−膜内に確認
するプロセッサが確認される回路をアクセスし、一定時
間応答がなければ実装されていないと判断する方法が使
われているた・め、電源投入から装置が使用可能な状態
になるまでの時間が長時間になるという欠点がある。
また、初期化及び診断を行うオプションを新規設計する
場合、その回路を設計完了した装置に実装するためには
、その装置の回路の実装の有無を確認するプログラムを
変更する必要が生じるという欠点がる。先の第１の方式
の場合と同様に、変更は困難な場合が多い。
場合、その回路を設計完了した装置に実装するためには
、その装置の回路の実装の有無を確認するプログラムを
変更する必要が生じるという欠点がる。先の第１の方式
の場合と同様に、変更は困難な場合が多い。
発明の目的
本発明の目的は装置が使用可能状態になるまでの時間を
装置構成に対応して適正に変化可能な初期化及び診断終
了認識システムを提供することである。
装置構成に対応して適正に変化可能な初期化及び診断終
了認識システムを提供することである。
発明の構成
本発明によれば、複数のプロセッサを有し、これ等プロ
セッサの各々が初期化処理及び診断処理を実施するよう
構成された情報処理装置における初期化及び診断終了認
識システムであって、前記プロセッサの全てに共通のバ
スと、このバスをプルアップするゾルアップ手段とを設
け、また前記プロセッサの各々に、電源投入時にリセッ
トされ初期化処理及び診断処理終了時にセットされるフ
リップフロップと、前記フリップフロップの出力を前記
バスへ導出するオープンコレクタ出力型式のドライバと
、前記バスの状態を読取る手段とを設けたことを特徴と
する初期化及び診断終了認識システムが得られる。
セッサの各々が初期化処理及び診断処理を実施するよう
構成された情報処理装置における初期化及び診断終了認
識システムであって、前記プロセッサの全てに共通のバ
スと、このバスをプルアップするゾルアップ手段とを設
け、また前記プロセッサの各々に、電源投入時にリセッ
トされ初期化処理及び診断処理終了時にセットされるフ
リップフロップと、前記フリップフロップの出力を前記
バスへ導出するオープンコレクタ出力型式のドライバと
、前記バスの状態を読取る手段とを設けたことを特徴と
する初期化及び診断終了認識システムが得られる。
実施例
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第１図は本発明の実施例を示す回路図である。
ＦＦＡはプログラムによりセット可能なフリップフロッ
プであり、ドライバＢはＦＦＡの出力を共通バスＤへ導
出するオープンコレクタ型式のドライバである。ボート
Ｃは共通バスＤの状態を読取るものである。そして、共
通バスＤはプルアップ素子Ｅによりハイレベルにプルア
ップされている。
プであり、ドライバＢはＦＦＡの出力を共通バスＤへ導
出するオープンコレクタ型式のドライバである。ボート
Ｃは共通バスＤの状態を読取るものである。そして、共
通バスＤはプルアップ素子Ｅによりハイレベルにプルア
ップされている。
第２図を参照すると、第２図は第１図の実施例が適用さ
れる情報処理装置のシステムブロック図であり、第１図
と同等部分は同一符号により示されている。
れる情報処理装置のシステムブロック図であり、第１図
と同等部分は同一符号により示されている。
パッケージ１〜３（本例では３個が示されているがこれ
に限定されるものではない）の各々は、プロセッサａ−
１，ａ−２，ａ−３と、ローダＲＯＭｂ−１．ｂ−２．
ｂ−３と、メモリｄ−１゜ｄ−２，ｄ−３と、１１０デ
バイスｅ−１，ｅ−２゜ｅ−３と、フリップフロップＡ
−１，Ａ、２．Ａ−３と、オープンコレクタドライバＢ
−１，Ｂ−２、Ｂ−３と、ボートＣ−１，Ｃ−２，Ｃ−
３とを夫々有している。
に限定されるものではない）の各々は、プロセッサａ−
１，ａ−２，ａ−３と、ローダＲＯＭｂ−１．ｂ−２．
ｂ−３と、メモリｄ−１゜ｄ−２，ｄ−３と、１１０デ
バイスｅ−１，ｅ−２゜ｅ−３と、フリップフロップＡ
−１，Ａ、２．Ａ−３と、オープンコレクタドライバＢ
−１，Ｂ−２、Ｂ−３と、ボートＣ−１，Ｃ−２，Ｃ−
３とを夫々有している。
バスＤはこれ等プロセッサに共通に設けられており、プ
ルアップ素子Ｅによりハイレベルにプルアップされてい
る。この共通バスＤヘドライバＢ−１．Ｂ−２．Ｂ−３
を介して各ＦＦ Ａ−ＩＡ−２，Ａ−３の出力が導出
され、この共通バスＤ（７）状態が各ボートＣ−１、Ｃ
−２、Ｃ−３１；１ｍより夫々読取られる。
ルアップ素子Ｅによりハイレベルにプルアップされてい
る。この共通バスＤヘドライバＢ−１．Ｂ−２．Ｂ−３
を介して各ＦＦ Ａ−ＩＡ−２，Ａ−３の出力が導出
され、この共通バスＤ（７）状態が各ボートＣ−１、Ｃ
−２、Ｃ−３１；１ｍより夫々読取られる。
装置の電源投入から、装置が使用可能な状態となるまで
の過程を順を追って説明する。
の過程を順を追って説明する。
装置の電源が投入されると、システムリセット信号によ
り全てのＦＦ Ａ−１，Ａ−２，・・・がリセットさ
れ、各ＦＦ Ａ−１，Ａ−２，・・・の出力がローレ
ベルになる。ドライ／（Ｂ−１，Ｂ−２・・・により、
ＦＦ Ａ−１，Ａ−２，・・・の出力がバスＤにドラ
イブされ、よってバスＤがローレベルになり、この状態
がボートＣ−１，Ｃ−２，・・て読取られる。
り全てのＦＦ Ａ−１，Ａ−２，・・・がリセットさ
れ、各ＦＦ Ａ−１，Ａ−２，・・・の出力がローレ
ベルになる。ドライ／（Ｂ−１，Ｂ−２・・・により、
ＦＦ Ａ−１，Ａ−２，・・・の出力がバスＤにドラ
イブされ、よってバスＤがローレベルになり、この状態
がボートＣ−１，Ｃ−２，・・て読取られる。
各パッケージ１，２．・・・内において、ローダＲＯＭ
ｂ−１，ｂ−２，・・・に格納されている初期化及
び診断プログラムにより、プロセッサミー１゜ａ−２，
・・・がそれぞれメモリｄ−１．ｄ−２．・・・１１０
デバイスｅ−１，ｅ−２，・・・の初期化及び診断を実
施後、ＦＦ Ａ−１，Ａ−２，−、−をセットする。
ｂ−１，ｂ−２，・・・に格納されている初期化及
び診断プログラムにより、プロセッサミー１゜ａ−２，
・・・がそれぞれメモリｄ−１．ｄ−２．・・・１１０
デバイスｅ−１，ｅ−２，・・・の初期化及び診断を実
施後、ＦＦ Ａ−１，Ａ−２，−、−をセットする。
よってＦＦ Ａ−１，Ａ−２，、・、の出力はハイレ
ベルになる。
ベルになる。
プロセッサａ−１，ａ−２，・・・の各々が初期化及び
診断に要する時間は、ａ−２よりａ−１，ａ−３よりａ
−２，・・・が長いとする。
診断に要する時間は、ａ−２よりａ−１，ａ−３よりａ
−２，・・・が長いとする。
パッケージ１，２．・・・の全てが装置に実装されてい
れば、バスＤがハイレベルになるのは、プロセッサミー
１が初期化及び診断を終了した時点となり、パッケージ
１が実装されていなければプロセッサミー２が、パッケ
ージ２が実装されていなければプロセッサミー３が初期
化及び診断を終了した時点となる。
れば、バスＤがハイレベルになるのは、プロセッサミー
１が初期化及び診断を終了した時点となり、パッケージ
１が実装されていなければプロセッサミー２が、パッケ
ージ２が実装されていなければプロセッサミー３が初期
化及び診断を終了した時点となる。
プロセッサａ−１，ａ−２，・・・はバスＤの状態をボ
ートｃ−１．Ｃ−２．・・・を介して監視しており、バ
スＤがハイレベルとなった時点で装置内の全ての機能の
初期化及び診断が終了したことを認識し、通常動作状態
となる。よって、装置が使用可能状態になるまでの時間
は、装置構成に対応して変化して最適化されることにな
ることは明らかである。
ートｃ−１．Ｃ−２．・・・を介して監視しており、バ
スＤがハイレベルとなった時点で装置内の全ての機能の
初期化及び診断が終了したことを認識し、通常動作状態
となる。よって、装置が使用可能状態になるまでの時間
は、装置構成に対応して変化して最適化されることにな
ることは明らかである。
発明の効果
本発明によれば、以上説明したように構成することによ
り、以下のような勝れた効果を奏する。
り、以下のような勝れた効果を奏する。
すなわち、装置が電源投入後通常使用可能な状態となる
までの時間を装置構成に対応して可変にできるため、初
期化及び診断時間が短いオプションの構成の場合は、そ
の時間に対応して、通常使用可能な状態となるまでの時
間を短くできる。
までの時間を装置構成に対応して可変にできるため、初
期化及び診断時間が短いオプションの構成の場合は、そ
の時間に対応して、通常使用可能な状態となるまでの時
間を短くできる。
装置の変更なしで、初期化及び診断に要する時間がどの
様な値のオプションにでも対応できるため、設計完了し
た装置に、新たに設計されるオプションを実装する場合
でも、そのオプションは一定時間内に初期化および診断
を終了させるよう設計されなければならないという制約
をなくすことができる上、制約が守られずローダＲＯＭ
の変更をしなければならないということもなくすことが
できる。
様な値のオプションにでも対応できるため、設計完了し
た装置に、新たに設計されるオプションを実装する場合
でも、そのオプションは一定時間内に初期化および診断
を終了させるよう設計されなければならないという制約
をなくすことができる上、制約が守られずローダＲＯＭ
の変更をしなければならないということもなくすことが
できる。
装置に実装される可能性のある初期化及び診断を行う回
路の実装の有無の確認をする必要がなくなるため、電源
投入から装置が使用可能な状態になるまでの時間を短縮
できる上、設３１′完了した装置に、新たに設計される
オプションを実装する場合でも、その装置のローダＲＯ
Ｍ変更なしで実装できる。
路の実装の有無の確認をする必要がなくなるため、電源
投入から装置が使用可能な状態になるまでの時間を短縮
できる上、設３１′完了した装置に、新たに設計される
オプションを実装する場合でも、その装置のローダＲＯ
Ｍ変更なしで実装できる。
第１図は本発明の実施例の回路図、第２図は本発明の実
施例が適用されるシステム構成図である。 主要部分の符号の説明 Ａ・・・・・ＦＦ Ｂ・・・・・・ドライバ Ｃ・・・・・・ボート Ｄ・・・・・・バス Ｅ・・・プルアップ素子
施例が適用されるシステム構成図である。 主要部分の符号の説明 Ａ・・・・・ＦＦ Ｂ・・・・・・ドライバ Ｃ・・・・・・ボート Ｄ・・・・・・バス Ｅ・・・プルアップ素子
Claims (1)
- （１）複数のプロセッサを有し、これ等プロセッサの各
々が初期化処理及び診断処理を実施するよう構成された
情報処理装置における初期化及び診断終了認識システム
であって、前記プロセッサの全てに共通のバスと、この
バスをプルアップするプルアップ手段とを設け、また前
記プロセッサの各々に、電源投入時にリセットされ初期
化処理及び診断処理終了時にセットされるフリップフロ
ップと、前記フリップフロップの出力を前記バスへ導出
するオープンコレクタ出力型式のドライバと、前記バス
の状態を読取る手段とを設けたことを特徴とする初期化
及び診断終了認識システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1166206A JPH0331962A (ja) | 1989-06-28 | 1989-06-28 | 初期化及び診断終了認識システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1166206A JPH0331962A (ja) | 1989-06-28 | 1989-06-28 | 初期化及び診断終了認識システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0331962A true JPH0331962A (ja) | 1991-02-12 |
Family
ID=15827062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1166206A Pending JPH0331962A (ja) | 1989-06-28 | 1989-06-28 | 初期化及び診断終了認識システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0331962A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08185331A (ja) * | 1994-12-28 | 1996-07-16 | Nec Corp | データ処理装置 |
| EP2381141A1 (en) | 2010-04-21 | 2011-10-26 | JATCO Ltd | Automatic transmission and hydraulic control method therefor |
-
1989
- 1989-06-28 JP JP1166206A patent/JPH0331962A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08185331A (ja) * | 1994-12-28 | 1996-07-16 | Nec Corp | データ処理装置 |
| EP2381141A1 (en) | 2010-04-21 | 2011-10-26 | JATCO Ltd | Automatic transmission and hydraulic control method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4433413A (en) | Built-in apparatus and method for testing a microprocessor system | |
| US20180145041A1 (en) | Self-test capable integrated circuit apparatus and method of self-testing an integrated circuit | |
| US7313730B1 (en) | Configuration logic for embedded software | |
| US20030110429A1 (en) | Method and system for use of a field programmable function within an application specific integrated circuit (ASIC) to access internal signals for external observation and control | |
| JP2986104B2 (ja) | 情報処理装置の自己試験回路 | |
| US5291425A (en) | Test mode setting arrangement for use in microcomputer | |
| JP2743850B2 (ja) | データ処理装置 | |
| JPH0331962A (ja) | 初期化及び診断終了認識システム | |
| JPS58181160A (ja) | 緊急動作制御方式 | |
| JPH06324906A (ja) | シングルチップマイクロコンピュータ | |
| JP2004302727A (ja) | Ｆｐｇａの動作チェック方式 | |
| JPH05180903A (ja) | 半導体集積回路装置のテスト方法及びテスト回路 | |
| JPH039428B2 (ja) | ||
| JPS5833581B2 (ja) | 診断に適した論理パッケ−ジ | |
| JPH0223432A (ja) | 自己診断方式 | |
| Hławiczka et al. | Universal test controller chip for board self test | |
| JP2692408B2 (ja) | 大規模集積回路における内蔵型診断回路 | |
| JPH05128019A (ja) | 入出力システムの動作状態のテスト方法 | |
| JP2005164265A (ja) | 集積回路の試験方法 | |
| JPS59211123A (ja) | 半導体集積回路 | |
| JPS6049345B2 (ja) | 論理装置の診断方式 | |
| JPH0210439A (ja) | プリント板診断方式 | |
| JPH05250204A (ja) | Ｌｓｉ化されたａｓｉｃマイコン | |
| JPH02168328A (ja) | 集積回路の試験診断方式 | |
| JPH0210976B2 (ja) |