JPH02141848A - 記憶消去回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は記憶消去回路に関し、特に揮発性メモリを・用
いた記憶回路の電源非供給時における記憶内容の盗難を
防ぐための記憶消去回路に関する。

〔従来の技術〕

従来、この種の記憶消去回路は、記憶回路の電源を着脱
式コネクタを介して供給しておくだけの簡単のものであ
った。即ち、記憶内容を盗もうとする場合は、必ず、上
述したコネクタを外さなければならない機構にしておき
、記憶回路を読み出そうとして前記コネクタを外した際
には、記憶回路に供給されている電源が切り離され記憶
回路の内容が破壊されるようになっていた。

〔発明が解決しようとする課題〕

上述した従来の記憶消去回路は、着脱式コネク夕を外し
ても記憶回路上の電源回路で使用している雑音除去用バ
イパスコンデンサによって記憶が数１０秒間保持されて
しまうという欠点がある。

本発明の目的は上述した欠点を除去し、記憶回路の揮発
性メモリの電源非供給時における格納内容の盗難を完全
に防止しうる記憶消去回路を提供することにある。

〔課題を解決するための手段〕

本発明の記憶消去回路は、揮発性のメモリに対する電源
と、この電源を出力するコネクタを介して接地可能な第
１の制御ラインとを備えた電源部と、前記電源部のコネ
クタと一対となって結合するコネクタを介して前記電源
の供給を受けつつ充電状態に保持される蓄電器と、前記
第１の制御ラインと前記コネクタを介して接続され常時
は地絡状態に保持される第２の制御ラインと、一端を前
記蓄電器の充電側に他端を前記第２の制御ラインに接続
した高抵抗のプルアップ抵抗と、前記コネクタの脱着に
よって変化する前記第２の制御ラインの高低２つの電位
レベルによって切替を制御され前記メモリに供給する前
記蓄電器の充電電圧の出力を接・断する切替スイッチ回
路とを備えた電源制御部とを具備して構成される。

〔実施例〕

次に、図面を参照して本発明の詳細な説明する。

第１図は本発明の一実施例の構成図である。第１図に示
す実施例の構成は、揮発性のメモリの電源供給を制御す
る電源制御部１と、メモリの電源を備えた電源部２とか
ら成り、記憶部１と電源部２とはコネクタ３ａ、３ｂで
接続され、なお、第１図にはメモリ４を併記している。

電源制御部１は、電源非供給時に一時的な電源を供給す
る蓄電器１１と、高抵抗のプルアップ抵抗１２．ＩＣを
利用する切替スイッチ回路１３゜および第２の制御ライ
ン１４を備え、また電源部２は電源２１および第１の制
御ライン２２を備えて構成される。

本実施例の場合、電源制御部１の配設基板と電源部２の
配設基板が一対のコネクタ３ａ、３ｂで結合され、これ
らコネクタを介して電源供給ラインａと第１および第２
の制御ライン２２が相互接続されている。第２の制御う
・イ１４は後述する如＜ＩＣを利用する切替スイッチ回
路１３の動作切替電圧を制御するためのものである。

次に、第１図の実施例の動作について説明する。

コネクタ３ａ、３ｂが結合している状態では、電源２１
の電圧で蓄電器５が充電されつつ、いわばフローティン
グ電源の状態で蓄電器５の充電電圧ＶＢＣがプルアップ
抵抗１２と切替スイッチ回路１３に供給される。

一方、高抵抗値のプルアップ抵抗１２の他端は第２の制
御ライン１４と接続され、さらに、第２の制御ライン１
４は第１の制御ライン２２およびコネクタ３ａ、３ｂを
介して地絡状態となり所定のＬレベルに保持される。

第２の制御ライン１４がＬレベルに保持されているとき
、切替スイッチ回路１３は、電源電圧ＶＢＣを端子■に
受けるように切替動作をするように制御され、従って、
メモリ４にはＶＢｃが供給されている。

この状態で電源電圧ｖＢｃはプルアップ抵抗１２を介し
て地絡されているが、プルアップ抵抗１２の抵抗値が極
めて大としであるため、ＶＢｃに与える影響は極めて機
微たるものであり、全く問題はない、こうして、メモリ
４は、データ格納状態に保持される。

次に、コネクタ３ａ、３ｂが離脱した場合は、第２の制
御ライン１４は地絡状態を解放され、第２の制御ライン
１４は高抵抗のプルアップ抵抗１２を介して電源電圧Ｖ
Ｂ（と接続され、さらに切替スイッチ回路１３と接続し
た状態で所定のＨレベルに保持される。第２の制御ライ
ン１４がＨレベルとなりと切替スイッチ回路１３は直ち
に■側に切り替えられ、メモリ４に対する電源電圧ＶＢ
Ｃの印加は停止され、揮発性のメモリ４の格納データは
破壊される。

こうして故障にコネクタ３ａ、３ｂの結合を外すと同時
に、メモリ４の格納データが消滅する。

〔発明の効果〕

以上説明したように本発明は、着脱式コネクタを外した
時揮発メモリの電源を即時遮断し、記憶していたデータ
を消去することが出来るので、記憶データの秘密保全性
を著しく高めることができるという効果がある。

【図面の簡単な説明】

第１図は本発明の記憶消去回路の一実施例の構成図であ
る。 １・・・記憶部、２・・・電源部、３ａ、３ｂ・・・コ
ネクタ、４・・・メモリ、１１・・・蓄電器、１２・・
・プルアップ抵抗、１３・・・切替スイッチ回路、１４
・・・第２の制御ライン、２１・・・電源、２２・・・
第１の制御ライン。

Claims (1)

1. 【特許請求の範囲】 揮発性のメモリに対する電源と、この電源を出力するコ
   ネクタを介して接地可能な第１の制御ラインとを備えた
   電源部と、 前記電源部のコネクタと一対となって結合するコネクタ
   を介して前記電源の供給を受けつつ充電状態に保持され
   る蓄電器と、前記第１の制御ラインと前記コネクタを介
   して接続され常時は地絡状態に保持される第２の制御ラ
   インと、一端を前記蓄電器の充電側に他端を前記第２の
   制御ラインに接続した高抵抗のプルアップ抵抗と、前記
   コネクタの脱着によつて変化する前記第２の制御ライン
   の高低２つの電位レベルによつて切替を制御され前記メ
   モリに供給する前記蓄電器の充電電圧の出力を接・断す
   る切替スイッチ回路とを備えた電源制御部と、 を具備して成ることを特徴とする記憶消去回路。