KR100286509B1 - 전력트랜지스터용 제어 전극 디스에이블 회로 - Google Patents

전력트랜지스터용 제어 전극 디스에이블 회로 Download PDF

Info

Publication number
KR100286509B1
KR100286509B1 KR1019930026541A KR930026541A KR100286509B1 KR 100286509 B1 KR100286509 B1 KR 100286509B1 KR 1019930026541 A KR1019930026541 A KR 1019930026541A KR 930026541 A KR930026541 A KR 930026541A KR 100286509 B1 KR100286509 B1 KR 100286509B1
Authority
KR
South Korea
Prior art keywords
transistor
disable
circuit
power
coupled
Prior art date
Application number
KR1019930026541A
Other languages
English (en)
Other versions
KR940017212A (ko
Inventor
스티븐윙
Original Assignee
요트.게.아. 롤페즈
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요트.게.아. 롤페즈, 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 요트.게.아. 롤페즈
Publication of KR940017212A publication Critical patent/KR940017212A/ko
Application granted granted Critical
Publication of KR100286509B1 publication Critical patent/KR100286509B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Protection Of Static Devices (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

하이-사이드(high-side) 전력 스위치로서 이용되는 전력 트랜지스터는 통상적으로 관련 제어 회로에서 바이어스 전류의 손실 또는 접지 접속의 실패와 같은 다양한 전위 파괴 조건에 적용된다. 이러한 전위 파괴 조건의 발생시 전력 트랜지스터를 보호하기 위해서, 제어 전극 디스에이블 회로(12)가 공급되는데 상기 회로는 전력 트랜지스터가 그러한 조건의 발생시, 또는 제어 회로가 턴 오프되거나 스탠드바이 모드로 놓여졌을때 턴 오프될 것을 보증한다. 전력 트랜지스터의 턴-오프는 전력 트랜지스터 입력 양단에 디스에이블 트랜지스터(112)를 단락짓고, 제어 회로에서 바이어스의 손실 또는 접지의 실패의 경우 디스에이블 트랜지스터(112)를 활성화하는 디스에이블 회로를 공급함으로써 보장된다. 디스에이블 트랜지스터(112)의 신용있는 활성화는 디스에이블 회로의 부트스트랩 커패시터 회로(140)에 의해 보장된다.

Description

전력 트랜지스터용 제어 전극 디스에이블 회로
[본 발명의 배경]
본 발명은 제1전원 공급 라인에 결합된 제1메인 전극과, 제2전원 공급라인에 결합된 제2단자를 갖는 부하의 제1단자에 결합된 제2메인 전극과, 제어 전극을 가지는 전력 트랜지스터에용 제어 전극 디스에이블 회로에 관하며, 상기 제어 전극 디스에이블 회로는, 전력 트랜지스터의 상기 제어 전극에 결합된 제1메인 전극과 부하의 상기 제1단자에 결합된 제2메인 전극과 제어 전극을 가지는 디스에이블 트랜지스터와, 상기 제2전원 공급 라인에 결합되며 최소 하나의 디스에이블 신호에 응답하는 회로 수단을 포함한다. 이러한 디스에이블 회로는 디스크리트(discrete) 및 전력 집적 회로(power integrated circuit:PIC) 또는 지능 전력 스위치(intelligent power switch:IPS) 응용 모두에서 전력 트랜지스터 보호를 위해 사용된다. 특히, 본 발명은 전력 트랜지스터와 관련된 제어 회로에서의 접지 접속의 실패 또는 바이어스 전류의 손실로 인한 손상으로부터 이러한 전력 트랜지스터를 보호하는데 관련된다.
PIC 또는 IPS 디바이스는 현재 자동차, 조명 및 모터 제어 회로를 포함한 폭 넓고 다양한 산업 응용에서 이용된다.
이러한 많은 응용에서, 부하를 공급하는 전력 트랜지스터는 상당한 전류 및 전압을 다루어야만 한다. 이러한 조건하에서, 관련 제어 회로에서의 접지 접속의 실패 또는 바이어스 전류의 손실과 같은 다양한 회로 불완전성은 전력 트랜지스터를 손상시키거나 심지어 파괴시킬 수 있다. 따라서, 디스크리트 및 집적 전력 트랜지스터를 상기 불완전성에서 보호하기 위한 간단하고 신용있는 기술을 고안하기 위해 끊임없는 노력이 행해졌다.
60 볼트 및 10 암페어 구동 능력을 가지며 자동차 응용에 사용되는 서문에서 설명된 타입의 지능 전력 스위치가 S. L. Wong과 그 외 몇몇에 의해, 1992년 3월에 발간된 "표준 셀을 사용하는 60-V 10-A 지능 전력 스위치의 디자인(Design of a 60-V 10-A Intelligent Power Switch Using Standard Cells)", 고체 회로의 IEEE 저널, Vol. 27, No. 3, pp. 429-432에 설명되어 있다. 상기 문헌의 제 3 도에서 하이-사이드(high-side) 전력 스위치로서 구성된 MOS 전력 트랜지스터가 상기 트랜지스터의 게이트에 결합된 게이트 제어 회로(전하 펌프를 포함하는)와, 비록 특정회로가 공개되지는 않았지만, 불완전 경우 차단하여 전력 트랜지스터를 보호하기 위해 게이트-대-소스 전압을 쇼트 아웃(short out)시키는 전력 트랜지스터의 게이트와 소스간에 접속된 제2MOS 트랜지스터와 함께 도시된다. 상기 게이트 제어 회로의 전하 펌프의 목적은 MOS 전력 트랜지스터에 전원 전압보다 높은 게이트 전압을 공급하여, 상기 트랜지스터의 소스에서의 출력이 가능한한 전원 전압에 근접하도록 하는 것이다. 그러나, 상기는 전력 트랜지스터가 활성화될 때 회로가 파손된 경우 보호 트랜지스터를 활성화하는데에 있어서 전위 문제를 유발시킨다.
하이-사이드 전력 트랜지스터와 사용하기 위한 특정 게이트 디스에이블 회로의 예가 유럽 특허 No. 0239862에서 도시된다. 상기 참고 문헌에서 공개된 회로에서, 전력 트랜지스터(T1)의 게이트-대-소스 전압을 쇼트 아웃하기 위해 사용된 트랜지스터(T2)는 게이트(G)가 단자(5)에서 접지로 직접 접속된 공핍-모드 트랜지스터이다. 접지 접속이 유지되는 한, 공핍-모드 트랜지스터(T2)는 "오프" 상태에 있을 것이며, 그래서 전력 트랜지스터(T1)의 정규적인 동작을 가능하게 한다.
그러나, 단자(5)에서의 접지 접속이 실패하면, 공핍-모드 트랜지스터인 트랜지스터(T2)가 턴 "온"될 것이며, 그리하여 T1 양단에 게이트-대-소스 쇼트를 제공하여 그로인해 접지 접속의 실패로 인해 일어날 수 있었던 손상으로부터 상기 트랜지스터를 보호한다. 그러나, 트랜지스터(2)의 게이트가 정규 동작동안 접지에 영구적으로 접속되기 때문에, 상기 트랜지스터는 접지 실패외의 다른 실패 모드의 경우 전력 트랜지스터의 보호를 위해 활성화 될 수 없다. 그리고 상기 트랜지스터는 전력 트랜지스터용 스탠드바이-모드 디스에이블의 역할도 할 수 없다. 게다가, 동일 집적 회로내에 증가(enhancement)-모드 트랜지스터에 더하여 공핍-모드 트랜지스터를 공급하면 제작 과정에서 복잡성과 경비가 늘어난다.
따라서, 공핍-모드 트랜지스터의 사용을 피하며 그리하여 제조하기가 보다 간단하고 경제적인 전력 트랜지스터의 제어 전극을 위한 디스에이블 회로를 가지는 것이 바람직하다.
또한, 상기 회로는 하나이상의 실패 모드에 응답해야 하고, 심지어 트랜지스터의 메인 단자 양쪽 모두가 전원 전압에 아주 근접하더라도 전력 트랜지스터를 턴 오프할 수 있어야 한다.
본 발명의 목적은 종래 이러한 회로에 사용된 확장 모드 트랜지스터와 함께 공핍 모드 트랜지스터의 사용을 필요로 하지 않으며 따라서 보다 간단하고 경제적으로 제작될 수 있는 전력 트랜지스터에 대한 디스에이블 회로를 제공하는 것이다.
본 발명의 추가의 목적은 하나 이상의 전위적으로 해로운 동작 조건에 응답하여 검출 및 활성화 할 수 있는 디스에이블 회로를 제공하여, 비록 메인 전극 양쪽 모두가 고 전원 전압에 매우 근접한 전위에 있더라도 전력 트랜지스터를 효과적으로 디스에이블 할 수 있게 하는 것이다.
본 발명에 따라, 상기 목적은 청구항 제 1 항의 특징을 포함하는 하이-사이드 전력 트랜지스터의 제어 전극을 위한 새로운 디스에이블 회로에 의해 달성된다. 상기 디스에이블 트랜지스터는 디스에이블 신호에 응답하거나 오픈 접지 회로인 회로에 접속된 제어 전극을 가진다. 부가하여, 상기 디스에이블 트랜지스터를 활성화하는 회로는, 비록 전력 트랜지스터의 메인 전극 양쪽 모두의 전압이 전 전원 전압에 매우 근접하더라도 디스에이블 회로가 효과적으로 기능할 수 있음을 보장하기 위해, 적어도 일시적으로 전원 전압보다 보다 높은 제어 전극에서의 전압을 발생하기 위해서 디스에이블 트랜지스터의 제어 전극에 결합된 커패시터를 포함한다.
상기 디스에이블 회로에서의 커패시터는 소위 말하는 "부트스트랩(bootstrap)" 커패시터로써 구성되며, 디스에이블 회로 또는 제어 회로로의 접지접속에서 상기 회로가 디스에이블 신호 또는 오픈 회로에 응답하도록 하기 위해 부가의 제어 트랜지스터가 공급된다.
제1도는 종래 전력 트랜지스터에 대한 디스에이블 회로의 부분 블럭도 및 부분 개략도.
제2도는 본 발명에 따른 디스에이블 회로의 개략도.
〈도면의 주요부분에 대한 부호의 설명〉
100 : 전력 트랜지스터 108 : 게이트 제어 회로
114 : 게이트 디스에이블 회로
본 발명은 첨부한 도면과 관련하여 읽혀질 다음의 상세한 설명을 참고로 하여 보다 완벽하게 이해될 수 있을 것이다.
[양호한 실시예의 상세한 설명]
앞서 언급된 IEEE 저널 문헌에서 공개된 일반적 타입의, 하이-사이드 MOS 전력 트랜지스터를 위한 게이트 디스에이블 회로의 부분 개략도 및 부분 블럭도가 제 1 도에 도시된다.
PIC 또는 IPS 디바이스의 출력 부분은 전력 MOS 트랜지스터(100)를 포함하는데 상기 트랜지스터의 드레인은 전원 공급 라인(Vcc)에 접속되며 소스는 제1단자(104)에서 통상적으로 램프, 모터 또는 다른 전력 소비 디바이스인 부하(102)의 한단부에 접속된다. 부하(102)의 제2단자는 접지에 접속된다. MOS 전력 트랜지스터의 게이트 전극(106)은 제 1 도에서 블록도 형태로 나타낸 게이트 제어 회로(108)에 접속된다. 상기 게이트 제어 회로는, 전력 트랜지스터의 소스에 최대 출력 전압을 보장하기 위해서, 전원 전압(Vcc)의 레벨보다 상위의 게이트 바이어스 전압을 발생하는 전하-펌프 바이어스 회로뿐만 아니라, 트랜지스터(100)의 상태를 제어하는 회로를 포함한다. 이 실시예에서, 선택적인 제너 다이오드(110)가 오버-전압 조건시 게이트 전극을 보호하기 위해서 전력 트랜지스터(100)의 게이트와 소스 사이에 접속된다.
게이트 전극 디스에이블 회로(12)는 두개의 메인 전극이 전력 트랜지스터(100)의 게이트와 소스 사이에 접속되며 게이트 전극이 게이트 디스에이블 회로(114)에 접속된 디스에이블 트랜지스터(112)를 포함한다. 제 1 도에 도시된 구성에서, MOS 전력 트랜지스터(100)가 PIC로 집적되거나 또는 디스크리트 성분 전력 디바이스이거나 상관없이, 전력 트랜지스터와 부하에는, 제 1 도에서 기호로 도시되듯이, 게이트 전극 회로(108) 및 게이트 디스에이블 회로(114)에 제공된 접지와는 분리된 접지 접속이 제공되어야 함에 주의하여야 한다.
제 2 도에서는 제 1 도에서의 점선 블록(12)내의 부분이 보다 상세히 도시되어 있다. 제 2 도의 회로는 디스에이블 트랜지스터(112)와 본 발명에 따른 새로운 디스에이블 회로(114)를 포함한다. 상기 회로(114)는 디스에이블 입력(122)과, 두개의 추가 트랜지스터(124, 126)의 입력에 결합된 출력을 갖는 트랜지스터(120)를 포함한다. 상기 회로는 저항(128)과, 선택적으로 트랜지스터(124)의 게이트 전극과 접지 사이에 결합된 제너 보호 다이오드(130)를 포함한다. 후에 상세히 설명되듯이, 저항(132)이 트랜지스터(124)의 출력을 "오프(off)"상태에서 전원 공급 라인(Vcc)에 결합시키기 위해 사용되고, 제너 다이오드(134)가 "온(on)" 상태의 트랜지스터(124)의 출력 전압을 조정하기 위해 저항(132)과 병렬로 놓여질 수 있다.
트랜지스터(126)의 게이트는 트랜지스터(124)의 게이트 전극과 병렬 접속되고, 상기 트랜지스터(126)의 출력은 앞서 설명된 디스에이블 트랜지스터(112)의 게이트 전극에 접속된다.
트랜지스터의 출력은 저항(136)에 또한 접속되며, 상기 저항(136)의 나머지 단부는 다이오드(138)에 의해 전원 공급 라인에 결합된다. 상기 회로 구성은 "부트 스트랩" 커패시터(140)에 의해 완성되는데, 상기 커패시터(140)는 트랜지스터(124)의 출력인 노드 A와 저항(136) 및 다이오드(138)간의 접합인 노드 B 사이에 접속된다.
마지막으로, 접지 조건의 실패가 접지 라인에서 점 C의 절단된 "X"로서 부호로 나타내어진다.
비록 회로(114)의 동작이 정밀한 성분값에 의존하지는 않지만, 몇몇의 대표적인 값은 저항(128)에 대해 15kΩ, 저항(132)에 대해 45kΩ, 저항(136)에 대해 30kΩ, 커패시터(140)에 대해 3pf이다. 더하여, 특정 극성 타입의 MOS 트랜지스터가 도시되지만, 모든 트랜지스터의 극성 타입은 역으로 될 수 있으며, 양극성 트랜지스터가 도면에 도시된 MOS 트랜지스터와 교체될 수 있다. 부가하여, 상기 예에서, Vcc는 통상적으로 12V이며, 제 1 도의 부하(102)의 저항은 통상적으로 수 Ω의 범위에 있으며, 결국 부하 전류는 1-10A의 범위에 존재한다.
정규 회로 동작동안, MOS 전력 트랜지스터(100)는 게이트 전극 제어 회로(108)에 의해 게이트 전극에서 제어된다.
"온" 상태에서, 상기 게이트 전압은 앞서 논의한대로, 트랜지스터(100)의 소스에서의 출력 전압이 가능한한 전원 전압에 근접함을 보장하기 위해서, 전원 전압(Vcc) 보다 수 볼트 위일 것이다. 통상적으로, 부하로의 출력 전압인 트랜지스터(100)의 소스에서의 전압은 전체(full) 전원 전압보다 적은 대략 0.5V 정도가 될 것이다. 후에 논의되듯이, 디스에이블 트랜지스터(112)의 소스가 접속된 단자(104)에서의 상기 고 전압은 트랜지스터(112)가 디스에이블 기능을 실행하기 위해 신용있게 활성화될 수 있음을 보장하기 위해 특정 크기가 요구된다.
정규 동작 동안, 상기 회로(114)는 디스에이블 입력(122)에서 "저(Low)" 신호를 수신하여, 트랜지스터(120)가 "온(on)"으로 되며 저항(128) 양단에 전압이 발생한다. 상기는 정규 동작 상태에서 트랜지스터(124, 126)를 교대로 "온(on)"시키며, 노드 A의 전압을 상대적으로 작은 값으로 강하시킬 것이다.
그래서, 예로서, 제너 다이오드(134)가 7-V 항복 전압(breakdown voltage)를 가지면, 노드 A는 Vcc 아래의 7V, 혹은 12V 전원 전압의 경우 5V 정도로 강하될 것이다.
트랜지스터(126) 역시 "온"되면, 트랜지스터(126)의 출력 및 트랜지스터(112)의 입력인 노드 D는 접지에 근접할 것이다. 그래서 디스에이블 트랜지스터(112)를 "오프" 상태로 유지한다.
그러나, 트랜지스터(126)가 "온"되면, 노드 B는 오직 하나의 다이오드 강하에 의해 Vcc 아래로 강하되거나 대략 0.7V가 될 것이다. 그래서 상기 예에서 정상-상태에서 11V를 약간 넘을 것이다. 따라서, 노드 A의 전압보다 작은 노드 B의 전압인 정상-상태에서의 커패시터(140) 양단간의 전압은 상기 예에서 약 6V가 될 것이다. 이는 노드 B가 대략 11V이며 노드 A가 대략 5V이기 때문이다.
게이트 제어 회로(108)에서의 바이어스 손실 또는 회로가 "스탠바이(stand by)" 모드에 놓여지는 것과 같은 "디스에이블(disable)" 조건이 발생하자마자, 회로(114)의 디스에이블 입력(122)상의 전압은 "고(high)"가 될 것이며, 그래서 트랜지스터(120, 124, 126)를 "오프"시킨다. 트랜지스터(124, 126)가 턴 "오프"되면, 노드 A는 사실상 전원 전압(Vcc)으로 상승할 것이며, 정상 상태에서 노드 A 보다 높은 대략 6V 였던 노드 B는 잠깐 전원 전압(Vcc) 위로 상승할 것이다. 노드 B가 Vcc 위로 상승하면, 다이오드(138)는 역바이어스될 것이며, 노드 B를 전원 전압으로 더 이상 클램핑하지 않는다. 노드 B에서의 전압 상승은 사실상 비감쇠 형태로 노드 D에 결합되는데, 왜냐하면 트랜지스터(126)가 "오프"이며 트랜지스터(112)의 입력 임피던스 크기가 저항(136)값보다 수 등급 높기 때문이다.
유사하게, 제 2 도의 점 C에서 기호로 도시되듯이, 접지 접속이 게이트 제어 회로(108) 또는 게이트 디스에이블 회로(114)에서 실패한다면, 트랜지스터(120, 124, 126)는 도통될 수 없으며 "오프"될 것이다. 그리고 상기 회로 동작은 디스에이블 입력(122)이 "고(high)"로 갈때에 설명된 것과 동일할 것이다.
그래서, 본 회로는 유럽 특허 No. 0239862에서 도시된 것과 같은 종래 기술을 능가하는 몇개의 중요한 장점을 제공한다. 먼저, 디스에이블 트랜지스터(112)는 공핍-모드 트랜지스터가 필요없기 때문에, 더 간단하고 보다 경제적인 제조가 가능해진다. 둘째로, 접지 접속에서 인터럽트 부재시 디스에이블 트랜지스터(112)의 게이트가 영구적으로 접속되지 않으므로, 본 회로는 상술한대로 많은 다른 사건시 디스에이블 기능을 제공하기 위해 사용될 수 있어서 다양한 능력을 제공한다. 마지막으로, 부트스트랩 커패시터 회로의 사용으로, 본 발명은 트랜지스터(100)의 게이트 전압이 Vcc 이상으로 구동되고 소스 전압이 Vcc에 매우 근접할 때에도 디스에이블 트랜지스터(112)의 신용있는 활성화를 보장한다.
본 회로의 추가적인 장점은 트랜지스터(112)의 게이트에서 Vcc 이상의 순간적인 전압 상승이 트랜지스터(112)가 활성화되고 트랜지스터(100)가 디스에이블 됨을 보장하기 위해 매우 짧은 구간 동안에만 발생할 필요가 있다는 것이다. 그리하여, 트랜지스터(112)가 저항(136)을 거쳐 노드 D에 결합된 노드 B에서 순간적인 고-전압 레벨에 의해 활성화되면, 트랜지스터(100)가 "오프(off)"되기 시작하며, 트랜지스터(112)의 소스에 접속된, 트랜지스터(100)의 소스 전극(104)에서의 전압이 강하하기 시작할 것이며, 노드 D에서의 정상-상태 "고(high)" 전압(한 다이오드 강하보다 작은 전원 전압(Vcc))이 트랜지스터(112)를 "온" 상태로 그리고 트랜지스터(100)를 "오프" 상태로 유지하기에 충분하게 될 것이다. 앞서 언급한대로, 상기 동작 모드는 부트스트랩 커패시터(140)에 대해 상대적으로 작은 값의 사용을 가능하게 한다.
마지막으로, 접지 접속 또는 바이어스 전압의 복구 등으로 인해 디스에이블 조건이 제거된다면, 상기 회로는 디스에이블 입력(122)은 "저(Low)", 트랜지스터(120, 124, 126)는 "온(on)", 그리고 디스에이블 트랜지스터(112)는 "오프(off) 상태로, 정상-상태 동작 조건으로 되돌아간다.
본 발명이 특히 그것의 양호한 실시예를 참고로하여 도시되고 설명되었지만, 종래 기술 숙지자에게는 본 발명의 취지 및 범주를 벗어나지 않고서 형태 및 세부사항의 다양한 변경이 가능하다는 것이 이해될 것이다.

Claims (4)

  1. 제1전원 공급 라인(Vcc)에 결합된 제1메인 전극, 제2전원 공급라인에 결합된 제2단자를 갖는 부하(102)의 제1단자(104)에 결합된 제2메인 전극, 그리고 제어 전극(106)을 가지는 전력 트랜지스터(100)용 제어 전극 디스에이블 회로(12)로서, 상기 전력 트랜지스터(100)의 상기 제어 전극(106)에 결합된 제1메인 전극, 상기 부하(102)의 상기 제1단자(104)에 결합된 제2메인 전극, 그리고 제어 전극(D)을 갖는 디스에이블 트랜지스터(112)와, 상기 제2전원 공급 라인에 결합되며 최소 하나의 디스에이블 신호에 응답하는 회로 수단(114)을 포함하는 제어 전극 디스에이블 회로에 있어서, 상기 회로 수단(114)이 상기 제2전원 공급 라인 및 상기 디스에이블 회로(12)간의 개방 회로에 응답하여 상기 디스에이블 트랜지스터(112)를 턴 온하며, 상기 회로 수단(114)이 상기 디스에이블 트랜지스터(112)의 제어 전극(D)에 결합된 제1단자를 가지고서 상기 디스에이블 트랜지스터(112)의 제어 전극(D)에서 적어도 일시적이라도 상기 제1전원 공급 라인(Vcc)상의 전압보다 높은 전압을 발생하는 커패시터(140)를 포함하는 것을 특징으로 하는 제어 전극 디스에이블 회로.
  2. 제1항에 있어서, 상기 커패시터(140)가 부트스트랩 커패시터로서 상기 회로 수단(114)에 접속된 제어 전극 디스에이블 회로.
  3. 제2항에 있어서, 제1 및 제2 제어 트랜지스터(124, 126)를 더 포함하며, 상기 제1제어 트랜지스터(124)의 메인 전극이 상기 부트스트랩 커패시터(140)의 제2단자(A)에 결합되어 상기 커패시터(140)의 제2단자(A)상의 전압을 제어하고, 상기 제2제어 트랜지스터(126)의 메인 전극이 상기 디스에이블 트랜지스터(112)의 제어 전극(D)에 결합되며, 부트스트랩 커패시터(140)의 상기 제1단자(B)가 상기 제1전원 공급 라인(Vcc), 상기 디스에이블 트랜지스터(112)의 상기 제어 전극(D), 및 상기 제2제어 트랜지스터(126)의 상기 메인 전극에 결합되는 제어 전극 디스에이블 회로.
  4. 제3항에 있어서, 부트스트랩 커패시터(140)의 상기 제1단자(B)가 부트스트랩 커패시터(140)의 상기 제1단자(B)상의 전압이 제1전원 공급 라인(Vcc)상의 전압보다 위로 상승할 수 있도록 하는 극성을 갖고 접속된 다이오드(138)에 의해 상기 제1전원 공급 라인(Vcc)에 결합되고, 상기 부트스트랩 커패시터(140)의 상기 제1단자(B)가 저항(136)에 의해 상기 제2트랜지스터(126)의 메인 전극에 결합된 제어 전극 디스에이블 회로.
KR1019930026541A 1992-12-14 1993-12-06 전력트랜지스터용 제어 전극 디스에이블 회로 KR100286509B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US989,628 1992-12-14
US07/989,628 US5418673A (en) 1992-12-14 1992-12-14 Control electrode disable circuit for power transistor

Publications (2)

Publication Number Publication Date
KR940017212A KR940017212A (ko) 1994-07-26
KR100286509B1 true KR100286509B1 (ko) 2001-04-16

Family

ID=25535303

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930026541A KR100286509B1 (ko) 1992-12-14 1993-12-06 전력트랜지스터용 제어 전극 디스에이블 회로

Country Status (5)

Country Link
US (1) US5418673A (ko)
EP (1) EP0602708B1 (ko)
JP (1) JPH06214666A (ko)
KR (1) KR100286509B1 (ko)
DE (1) DE69329484T2 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9424666D0 (en) * 1994-12-07 1995-02-01 Philips Electronics Uk Ltd A protected switch
US5592117A (en) * 1995-04-11 1997-01-07 International Rectifier Corporation Integrated MOSgated power semiconductor device with high negative clamp voltage and fail safe operation
US5672992A (en) * 1995-04-11 1997-09-30 International Rectifier Corporation Charge pump circuit for high side switch
US6008600A (en) * 1996-09-04 1999-12-28 Jidosha Kiki Co., Ltd. Control method and control apparatus for electric power pump type power steering system
DE19735541A1 (de) * 1997-08-16 1999-02-18 Bosch Gmbh Robert Schaltung zum Abschalten einer MOSFET-Endstufe
US6246557B1 (en) * 1998-04-10 2001-06-12 Texas Instruments Incorporated Loss of ground protection for electronic relays
US6215349B1 (en) 1999-01-05 2001-04-10 International Business Machines Corp. Capacitive coupled driver circuit
DE60042392D1 (de) 2000-01-20 2009-07-30 St Microelectronics Srl Leistungsvorrichtung mit Schutz gegen unerwünschte Selbstaktivierung
DE10249599B4 (de) * 2002-10-24 2007-12-27 Knorr-Bremse Systeme für Nutzfahrzeuge GmbH Sicherheitsschaltung für analoge Sensoren
US20060083149A1 (en) * 2004-10-18 2006-04-20 Behavior Computer Tech Corp. Protect circuit for optical disk drives
TWI325671B (en) * 2007-02-08 2010-06-01 Richtek Technology Corp Circuit and method for short circuit protection
JP5064905B2 (ja) * 2007-06-26 2012-10-31 ルネサスエレクトロニクス株式会社 半導体装置
US8351168B2 (en) * 2010-04-27 2013-01-08 Freescale Semiconductor, Inc. Open circuit detector and method therefore
DE102010032717A1 (de) * 2010-07-22 2012-01-26 Converteam Gmbh Verfahren und elektrische Schaltung zum Betreiben eines Leistungshalbleiter-Bauelements
DE102015201524A1 (de) * 2015-01-29 2016-08-04 Zf Friedrichshafen Ag Sicherheitsabschaltung eines Elektromotors
DE102015113916A1 (de) * 2015-08-21 2017-02-23 Pierburg Gmbh Elektromotorisch angetriebenes Stellglied
US9831852B2 (en) * 2015-08-31 2017-11-28 Texas Instruments Incorporated Methods and apparatus for a configurable high-side NMOS gate control with improved gate to source voltage regulation
DE102017130443A1 (de) * 2017-12-19 2019-06-19 Dr. Ing. H.C. F. Porsche Aktiengesellschaft Flexibles Bootstrapping für Leistungselektronikschaltungen
DE102018211872B4 (de) * 2018-07-17 2020-02-06 HELLA GmbH & Co. KGaA Schaltungsvorrichtung sowie Verfahren zum Betrieb einer Schaltungsvorrichtung

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3018501A1 (de) * 1980-05-14 1981-11-19 Siemens AG, 1000 Berlin und 8000 München Schalter mit einem als source-folger betriebenen mis-pet
US4492883A (en) * 1982-06-21 1985-01-08 Eaton Corporation Unpowered fast gate turn-off FET
JPS60119127A (ja) * 1983-11-30 1985-06-26 Matsushita Electric Works Ltd 電界効果型のトランジスタの駆動回路
IT1215279B (it) * 1985-06-10 1990-01-31 Ates Componenti Elettron Dispositivo elettrico di potenza intelligente a circuito integrato monolitico.
US4691129A (en) * 1986-03-19 1987-09-01 Siemens Aktiengesellschaft Drive circuit for a power MOSFET with source-side load
US4727469A (en) * 1987-03-23 1988-02-23 Reliance Comm/Tec Corporation Control for a series resonant power converter
GB8713384D0 (en) * 1987-06-08 1987-07-15 Philips Electronic Associated Driving semiconductor device
JPH0681025B2 (ja) * 1987-07-10 1994-10-12 日本電気株式会社 ゲ−ト駆動回路
JPS6422107A (en) * 1987-07-17 1989-01-25 Oki Electric Ind Co Ltd Voltage level detecting circuit
FR2630276B1 (fr) * 1988-04-14 1992-07-03 Bendix Electronics Sa Circuit de commande d'une charge inductive
IT1226557B (it) * 1988-07-29 1991-01-24 Sgs Thomson Microelectronics Circuito di controllo della tensione di bloccaggio di un carico induttivo pilotato con un dispositivo di potenza in configurazione "high side driver"
EP0369048A1 (de) * 1988-11-15 1990-05-23 Siemens Aktiengesellschaft Schaltungsanordnung zur Laststromregelung in einem Leistungs-MOSFET
JP2669117B2 (ja) * 1990-07-19 1997-10-27 富士電機株式会社 電圧駆動形半導体素子の駆動回路

Also Published As

Publication number Publication date
EP0602708B1 (en) 2000-09-27
EP0602708A2 (en) 1994-06-22
DE69329484T2 (de) 2001-05-10
EP0602708A3 (en) 1995-02-08
KR940017212A (ko) 1994-07-26
US5418673A (en) 1995-05-23
JPH06214666A (ja) 1994-08-05
DE69329484D1 (de) 2000-11-02

Similar Documents

Publication Publication Date Title
KR100286509B1 (ko) 전력트랜지스터용 제어 전극 디스에이블 회로
US5410441A (en) Circuit for protecting DC powered devices from improper supply voltages
KR100398692B1 (ko) 전원의 역접속방지회로
EP0287863B1 (en) Power select circuit
JPH10150354A (ja) 電力ｆｅｔ及び短絡認識部を有するスイツチ装置
JPH03145919A (ja) 接地外れ保護回路を有する電子回路装置
US5118962A (en) Power supply backup circuit
US5543996A (en) Protective circuit for protecting transistor from thermal destruction
US5548462A (en) Protective circuit
EP0631284B1 (en) Protection circuit for devices comprising nonvolatile memories
US5576615A (en) Method and circuit for detecting faulty recirculation diode in a switched mode power supply
EP0529448A2 (en) Field effect transistor protection circuit
JPH0473327B2 (ko)
KR970000787B1 (ko) 위성방송수신기의 엘.엔.비.용 전원 보호회로
JPH05244736A (ja) 給電装置
KR19990072223A (ko) 강하하는 전원에서 적절한 리셋을 보장하는리셋 회로
EP1211809A1 (en) Protection circuit for field effect transistor
KR910005463B1 (ko) 셔트 다운방식을 이용한 스위칭모드 파워 서플라이 보호회로
JP2560380B2 (ja) 出力過電流制限回路
JP2755391B2 (ja) 過電流保護回路
EP0955724B1 (en) Short-circuit protection circuit, particularly for power transistors
JP2000175345A (ja) 過電流保護回路装置
JPH11307850A (ja) 半導体レーザ駆動装置
KR850006661A (ko) 백 업 회 로
US20030030424A1 (en) Supply voltage reference circuit

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee