JPS6023370B2 - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPS6023370B2 JPS6023370B2 JP55067637A JP6763780A JPS6023370B2 JP S6023370 B2 JPS6023370 B2 JP S6023370B2 JP 55067637 A JP55067637 A JP 55067637A JP 6763780 A JP6763780 A JP 6763780A JP S6023370 B2 JPS6023370 B2 JP S6023370B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- turned
- backup
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
Description
【発明の詳細な説明】
本発明は記憶回路と記憶回路を制御するための周辺回路
とを備えた各種電気機器の電源回路に係り、記憶回路の
記憶内容を保持するために設けられたバックアップ用電
源の消耗を極力少なくし、寿命の長い優れた電源回路を
提供することを目的とするものである。
とを備えた各種電気機器の電源回路に係り、記憶回路の
記憶内容を保持するために設けられたバックアップ用電
源の消耗を極力少なくし、寿命の長い優れた電源回路を
提供することを目的とするものである。
一般に記憶回路とその周辺回路を備えた電気機器におい
ては、主電源の他に主電源をオフした場合でも一且記憶
回路に記憶された内容を保しておくためにバックアップ
用の電源を必要とする。
ては、主電源の他に主電源をオフした場合でも一且記憶
回路に記憶された内容を保しておくためにバックアップ
用の電源を必要とする。
従来、この種の機器において主電源とバックアップ用電
源との接続関係は第１図に示すように構成されることが
多い。すなわち、第１図において、１は記憶回路、２は
記憶回路１を制御する周辺回路であり、両者間はそれぞ
れデータライン３及びデータライン３のアースライン４
で接続されている。そして５は主電源であり、一端は直
接アースされ、他端は電源スイッチ６を介してそれぞれ
記憶回路１及び周辺回路２に接続されている。また、７
はバックアップ用の電源であり、一端は直接アースされ
他端は記憶回路１に接続されている。尚、バックアップ
用の電源７は図示していないが主電源５をオフしたとき
のみ作動するように構成されていることが多い。このよ
うに従来でも記憶回路１にバックアップ用の電源７を接
続し、主電源５をオフしたときにバックアップ用の電源
７が作動し、記憶回路１に記憶された内容をそのまま保
持するようにしているが、第１図に示すように構成され
た電源回路では、バックアップ用電源７の一端が直接ア
ースされているため、バックアップ用電源７からの電流
が記憶回路１のみならず周辺回路２へも流入することに
なり、バックアップ用電源７の消費電流が非常に大きく
なるという問題があった。
源との接続関係は第１図に示すように構成されることが
多い。すなわち、第１図において、１は記憶回路、２は
記憶回路１を制御する周辺回路であり、両者間はそれぞ
れデータライン３及びデータライン３のアースライン４
で接続されている。そして５は主電源であり、一端は直
接アースされ、他端は電源スイッチ６を介してそれぞれ
記憶回路１及び周辺回路２に接続されている。また、７
はバックアップ用の電源であり、一端は直接アースされ
他端は記憶回路１に接続されている。尚、バックアップ
用の電源７は図示していないが主電源５をオフしたとき
のみ作動するように構成されていることが多い。このよ
うに従来でも記憶回路１にバックアップ用の電源７を接
続し、主電源５をオフしたときにバックアップ用の電源
７が作動し、記憶回路１に記憶された内容をそのまま保
持するようにしているが、第１図に示すように構成され
た電源回路では、バックアップ用電源７の一端が直接ア
ースされているため、バックアップ用電源７からの電流
が記憶回路１のみならず周辺回路２へも流入することに
なり、バックアップ用電源７の消費電流が非常に大きく
なるという問題があった。
特にバックアップ用電源７は通常電池を使用するのが普
通であるため従来の回路ではひんぱんに電池を交換しな
ければならないという問題があった。本発明は以上のよ
うな従来の欠点を除去するものであり、主電源をオフし
たときにはバックアップ用電源の両端を完全にアースよ
り浮かし、バックアップ用電源からの電流が記憶回路以
外の不要な部分に流出しないように構成したものである
。
通であるため従来の回路ではひんぱんに電池を交換しな
ければならないという問題があった。本発明は以上のよ
うな従来の欠点を除去するものであり、主電源をオフし
たときにはバックアップ用電源の両端を完全にアースよ
り浮かし、バックアップ用電源からの電流が記憶回路以
外の不要な部分に流出しないように構成したものである
。
以下、本発明の電源回路について一実施例の図面ととも
に説明する。第２図は本発明の電源回路における一実施
例の既略電気的結線図であり、図中、第１図と同一符号
を付したものは第１図と同一のものを示している。異な
る点はデータラインのアースラインを切離し、一方４ａ
は直接アースし、他方はバックアップ用電源７のアース
側電極に接続したことである。そして、バックアップ用
電源７のアース側電極をベースが抵抗９を介して電源ス
イッチ６の出力側に接続されたスイッチング用トランジ
スタ８を介してアースしたことである。このように構成
した場合には、電源スイッチ６をオンし、主電源５を記
憶回路１、周辺回路２に印力０したときのみトランジス
タ８がオンすることになる。
に説明する。第２図は本発明の電源回路における一実施
例の既略電気的結線図であり、図中、第１図と同一符号
を付したものは第１図と同一のものを示している。異な
る点はデータラインのアースラインを切離し、一方４ａ
は直接アースし、他方はバックアップ用電源７のアース
側電極に接続したことである。そして、バックアップ用
電源７のアース側電極をベースが抵抗９を介して電源ス
イッチ６の出力側に接続されたスイッチング用トランジ
スタ８を介してアースしたことである。このように構成
した場合には、電源スイッチ６をオンし、主電源５を記
憶回路１、周辺回路２に印力０したときのみトランジス
タ８がオンすることになる。
したがって、この場合には従釆と同じように記憶回路１
、周辺回路２が動作状態になる。ところが電源スイッチ
６をオフし主電源５をオフした場合にはトランジスタ８
も同時にオフするさめバックアップ用電源７のアース側
電極が完全にアース点より浮き上ることになり、バック
アップ用電源７からの電流が周辺回路２まで流出するこ
とがなくなる。したがって、上記実施例によればそれだ
けバックアップ用電源７の容量を小さくすることができ
、バックアップ用電源７として電池を使用した場合でも
ひんばんに交換しなければならないといった問題がなく
なるという利点を有する。以上、実施例より明らかなよ
うに本発明によればバックアップ用電源の寿命を大中に
伸ばすことができ実用上きわめて有利なものである。
、周辺回路２が動作状態になる。ところが電源スイッチ
６をオフし主電源５をオフした場合にはトランジスタ８
も同時にオフするさめバックアップ用電源７のアース側
電極が完全にアース点より浮き上ることになり、バック
アップ用電源７からの電流が周辺回路２まで流出するこ
とがなくなる。したがって、上記実施例によればそれだ
けバックアップ用電源７の容量を小さくすることができ
、バックアップ用電源７として電池を使用した場合でも
ひんばんに交換しなければならないといった問題がなく
なるという利点を有する。以上、実施例より明らかなよ
うに本発明によればバックアップ用電源の寿命を大中に
伸ばすことができ実用上きわめて有利なものである。
第１図は従来の電源回路の電気的結線図、第２図は本発
明の電源回路における一実施例の電気的結線図である。 １・・・…記憶回路、２・・・・・・周辺回路、３…・
・・７ータライン、４，４ａ，４ｂ……アースライン、
５．．．．．．主電線、６・・・・・・電源スイッチ、
７・・・・・・バックアップ用電源、８・・・・・・ス
イッチング用トランジスタ、９・・・・・・抵抗。第１
図 第２図
明の電源回路における一実施例の電気的結線図である。 １・・・…記憶回路、２・・・・・・周辺回路、３…・
・・７ータライン、４，４ａ，４ｂ……アースライン、
５．．．．．．主電線、６・・・・・・電源スイッチ、
７・・・・・・バックアップ用電源、８・・・・・・ス
イッチング用トランジスタ、９・・・・・・抵抗。第１
図 第２図
Claims (1)
- １ 記憶回路と記憶回路を制御する周辺回路とを備えた
機器に所定の動作電圧を与える主電源と、この主電源が
オフされたときに上記記憶回路に記憶内容を保持させて
おくためのバツクアツプ用の電圧を与えるバツクアツプ
用電源とを備え、かつ、上記主電源のアース側電極と上
記バツクアツプ用電源のアース側電極との間に上記主電
源がオンされたときのみオンするスイツチ回路を設け、
主電源がオフされたときには上記バツクアツプ用電源の
アース側電極が上記スイツチ回路によつてアース点より
浮き上り独立するように構成した電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55067637A JPS6023370B2 (ja) | 1980-05-20 | 1980-05-20 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55067637A JPS6023370B2 (ja) | 1980-05-20 | 1980-05-20 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56164419A JPS56164419A (en) | 1981-12-17 |
| JPS6023370B2 true JPS6023370B2 (ja) | 1985-06-07 |
Family
ID=13350701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55067637A Expired JPS6023370B2 (ja) | 1980-05-20 | 1980-05-20 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6023370B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0438913B2 (ja) * | 1983-11-25 | 1992-06-25 |
-
1980
- 1980-05-20 JP JP55067637A patent/JPS6023370B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0438913B2 (ja) * | 1983-11-25 | 1992-06-25 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56164419A (en) | 1981-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3980935A (en) | Volatile memory support system | |
| JPH02299149A (ja) | バッテリパワーデジタルデータ処理装置及び主バッテリ交換法 | |
| JPS61285025A (ja) | 半導体電力回路 | |
| US5058075A (en) | Battery circuit for an integrated circuit (IC) memory card | |
| JPH03101163A (ja) | スタティックｒａｍ | |
| JPS6023370B2 (ja) | 電源回路 | |
| JPS6353567B2 (ja) | ||
| JPS6234357Y2 (ja) | ||
| JPS583782U (ja) | 漏れ電流吸収回路 | |
| JPH0322831Y2 (ja) | ||
| JPS5897721A (ja) | 電源回路 | |
| JPH0130750Y2 (ja) | ||
| JPH0749728A (ja) | マイクロコンピューターのバックアップ電源回路 | |
| JPH022165B2 (ja) | ||
| JPS626753Y2 (ja) | ||
| JPH02141848A (ja) | 記憶消去回路 | |
| JPH029394Y2 (ja) | ||
| JPS6338694Y2 (ja) | ||
| JPS6125324Y2 (ja) | ||
| JPS5938676B2 (ja) | メモリのバツテリ−バツクアツプ回路 | |
| JPH039415A (ja) | メモリカートリッジ | |
| JPH04273593A (ja) | バッテリーバックアップ装置 | |
| JPH0223410A (ja) | Ｉｃメモリカード | |
| JPH0574706B2 (ja) | ||
| JPS6129485A (ja) | 記憶回路 |